JPS6390841A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分封〕 本発明は半導体集積回路装置の製造方法、特に、多層配
線における眉間絶縁膜の構造と、該層間絶縁膜における
スルーホールの形成方法に関する。

〔従来の技術〕

従来、多層配厨におけるスルーホールの形成方法は、ま
ず第２図（ａ）に示す様に、配線の形成されたウェハー
表面全域に層間絶縁膜である例えばリンガラス１１ｇ２
３を被着形成する。次に第２図ｔｂ＋に示す様にホトレ
ジスト２４でスルーホールエツチングのためのパターン
形成を行う。次に、第２図ｔｃ）に示す様に、温度コン
トロールされたバッフアート７ツ酸で、前記リンガラス
膜の膜厚の約１７３〜１／２のリンガラス膜をエツチン
グ除去する。この工程においては、スルーホールの上部
を形成するものであり、等方性のエツチングによりスル
ーホール開口部にテーバ−付ケを行い、スルーホール形
成後に、配線金属膜を被着形成する際にスルーホールま
わシのステップカバレッジを改善することを目的として
いる。次に第２図ｆ（１）に示す様にＲｏＩ　、Ｆ、を
利用して残りのリンガラス膜を完全に工ツチングして除
去を行い、スルーホールを形成するものでめった。また
層間絶縁膜に例えば窒化膜を使用するのであれば、スル
ーホール形成方法は前記と同様であるが、第２図（Ｃ）
の形状を得るためには、等方性のプラズマエツチングに
より窒化膜の膜厚の約１／３〜ｌ／２の窒化膜ヲエッチ
ング除去を行いスルーホールを形成するものであった。

〔発明が解決しようとする問題点〕

ところが、上記のスルーホール形成方法によってスルー
ホール開口部にテーパー付けを行うための等方性のエツ
チングにおいては、リンガラス膜または窒化膜の膜厚の
約１７３〜１／２をエツチングするのに、そのエツチン
グ除去するべき膜厚と、エツチングレートより求めた一
定時間だけエツチングを行い除去しているため、リンガ
ラス膜または窒化膜を被着形成した際の膜厚のバラツキ
にょシ第２図（Ｃ）甲に示した残膜厚ｔにバラツキが生
じる。つまり、被着形成時に膜厚が厚くなった所では残
膜厚ｔは厚くなシ、薄くなった所では残膜厚−１は薄く
なる。この残膜厚ｔのバラツキは、次にＲ，１，Ｅ、を
利用してリンガラス膜または窒化膜を完全にエツチング
して除去を行いスルーホールを形成した際の第２図ｔｄ
Ｊ中に示したスルーホールの垂直壁面の高さｈのバラツ
キになる。この高さｈは配線金属膜を被着形成した際の
ステップカバレッジに大きく影響を与え、高さｈが高い
ほどステップカバレッジは悪くなる。この高さｈのバラ
ツキによシ安定したステップ力パレッジカウェハー全域
において得られないという欠点があシ、この欠点はスル
ーホールの導通不良等の発生の主要な原因となっていた
。さらに、眉間絶縁膜に窒化膜を使用した場合には、窒
化膜の内部応力のためにウェハーにそりが発生し、そり
のひどいものは、例えば目合せ露光の際のウェハー吸着
ステージに吸着できないという欠点があった。

本発明は多層配線の層間絶縁膜を、その下層（第４層）
が窒化膜、第３層が４ｍｏｌ　Ｐ　Ｓ　Ｇ膜、第２層が
７ｍｏｌＰ８Ｇ膜、上層（第１層ンが１２ｍｏｌ　Ｐ　
Ｓ　（）膜の４層構造とし、スルーホールを形成する工
程において、第１層から第３層までのリンガ２ス膜のス
ルーホール形成部分をバッフアート７ツ酸でエツチング
除去し、第４層の窒化膜をＲｏＬ、Ｅ、でエツチング除
去してスルーホールを形成することによシ上記欠点を解
決し、配線金属＾を被着形成した際に安定したステップ
カバレッジを得ることがでさるスルーホール形成工程の
製造方法を提供するものである。

〔問題点を解決するだめの手段〕

本発明の半導体集積回路装置の製造方法は多層配線の層
間絶縁膜の構造がその下層（第４層）が窒化膜、第３層
がリン濃度４ｍｏ１％のりンガラス膜（４ｍＯｌＰ、９
ＧＩｇ）、第２１−がリン良度？ｍｏ１％のリンガラス
ＩＪＩ＋＜７ｍｏｌＰＳＧ膜）、上層（第１層）がリン
嬢度１２ｍｏ１％のリンガラス［（１２ｍｏｌＰＳＧ膜
）の４７ｍ構造を有し、該層間絶縁膜にスルーボールを
形成する工程において、第１層から第３層までのリンガ
ラス膜をバッフアートフッ酸でエツチング除去し、第４
層の窒化膜ヲリアクディブ・イオン中エツチング（３１
，Ｅ、）でエツチング除去してスルーホールを形成する
ことを特徴とするものである。

〔実施例〕

以下に本発明を実施例によυ説明する。

第１図（ａＪに示す様に、配線の形成されたウェハー１
１の表面全域に窒化膜１２を例えば０．４μｍ被着形成
し、次に４ｍｏｌＰＳＧ膜１３を例えば９．２Ａｍ被着
形成し、次に７ｍｏｌＰＳＧ膜１４を例えば０．２μｍ
被着形成し、次に１２ｍｏｌＰＳＧ膜１５を例えば０．
２μｍ被着形成し、４層構造の層間絶縁膜を形成する。

次に、第１図（ｂ）に示す様にホトレジストで２ルーホ
ールエツチングのためのパターン形成を行う。

次に、第１図ｉｃ）に示す様に温度コントロールされた
バッフアートフッ酸で、第１層から第３層までのリンガ
ラス膜をエツチングして除去を行う。

この工程において、第４層の窒化膜はバッフアートフッ
酸ではほとんどエツチングが進行せずエツチングの阻止
層となるため、残膜厚ｔにバラツキを生じることなく第
１層から第３層までのリンガラス膜のエツチングが行え
る。さらに、第１層がら第３層までは前記の通シ異なっ
たリン濃度のリンガラス膜を形成しておシ、リン濃度の
高い膜はどエツチングレートが速いので、第」層（１２
ｍｏｌＰＳＧ））第２層（７ｍｏｌＰＳＧ）＞第３層（
４ｍｏｌＰＳＧ）の順でエツチングレートが速くなり、
このため、スルーホール開口部へのテーパー付けが行い
易く、かつ、良好な形状のテーパー付けが可能となる。

次に第１図ｔｄ）に示す様に、几、Ｉ、Ｅ、を利用して
第４層の窒化膜を完全にエツチングして除去を行いスル
ーホールを形成することにより良好な形状でスルーホー
ルを形成することができる。

また、４層構造の層間絶縁膜においては窒化膜の被着形
成膜厚が従来のものにくらべ薄いため、ウェハーのそり
を低減することができる。

尚、上記実施例の説明に於てＰＳＧの濃度膜厚層数等に
ついて言及したが、これら何ら本発明を限定するもので
はない。

〔発明の効果〕

以上詳細に説明したように本発明の実施によシ、配線金
属膜を被着形成した際に安定したステップカバレッジが
ウェハー全域において得られるため、スルーホール導通
不良等の発生がなくなｐ、ＬＳＩ製造歩留りの向上に大
きく寄与できる。

【図面の簡単な説明】

第１図ｔａ）　、　ｆｂ）　、　（Ｃ）　、　（ｄｌは
本発明の一実施例を工程順に示す断面図である。 第２図（ａｊ　、　ｔｂｌ　、　（ｃ）　、　ｆｄ）は
従来の実施例を工程順に示す断面図である。 １１・・・・・・ウェハー、１２・川・・窒化膜、１３
・旧・・リン濃度４ｍｏ１％のリンガラス膜（４ｍｏｌ
ＰＳＧ膜）、１４・・・・・・リン濃度７ｍｏｌ％のリ
ンガラス膜（７ｍｏｌＰＳＧ膜）、１５・旧・・リン濃
度１２ｍｏ１％のリンガラス膜（１２ｍｏｌＰＳＧ膜）
、１６・・・・・・配線、１７・・・・・・ホトレジス
ト。 ２１・・・・・・ウェハー、２２・旧・・配線、２３・
旧・・リンガラス膜（または窒化膜）、２４・・・・・
・ホトレジスト。 ′□゛し く−６） （Ｑ） 菖１図 と６）

Claims (1)

【特許請求の範囲】
1. 多層配線の層間絶縁膜の構造が、その第４層が窒化膜、
   第３層がリン濃度４ｍｏｌ％のリンガラス膜、第２層が
   リン濃度７ｍｏｌ％のリンガラス膜、第１層がリン濃度
   １２ｍｏｌ％のリンガラス膜の４層構造を有し、該層間
   絶縁膜にスルーホールを形成する工程において、第１層
   から第３層までのリンガラス膜をバッファードフツ酸で
   エッチング除去し、第４層の窒化膜をリアクティブ・イ
   オン・エッチングでエッチング除去してスルーホールを
   形成することを特徴とする半導体集積回路装置の製造方
   法。