JPH0467656A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0467656A JPH0467656A JP18102390A JP18102390A JPH0467656A JP H0467656 A JPH0467656 A JP H0467656A JP 18102390 A JP18102390 A JP 18102390A JP 18102390 A JP18102390 A JP 18102390A JP H0467656 A JPH0467656 A JP H0467656A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer wiring
- contact hole
- semiconductor device
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 230000007547 defect Effects 0.000 abstract 1
- 230000002093 peripheral effect Effects 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にポリシリコン系導電層
を有する多層配線構造の半導体装置に関するものである
。
を有する多層配線構造の半導体装置に関するものである
。
従来の半導体装置は第２図に示す様に下層配線３と上層
配線の接続は、それぞれの配線本体部より多少とも面積
の大きな部分である接続部でコンタクトホールを介して
１部分でのみ行なわれていた。通常フィールド酸化膜８
およびゲート絶縁膜９を形成後、下層配線用の第１の導
電膜を均一に形成し所望のパターンを得た後層間絶縁膜
を形成し必要な接続を得る為に、下層配線と上層配線を
ある一点で接続をとり電気信号の伝達部としていた。
配線の接続は、それぞれの配線本体部より多少とも面積
の大きな部分である接続部でコンタクトホールを介して
１部分でのみ行なわれていた。通常フィールド酸化膜８
およびゲート絶縁膜９を形成後、下層配線用の第１の導
電膜を均一に形成し所望のパターンを得た後層間絶縁膜
を形成し必要な接続を得る為に、下層配線と上層配線を
ある一点で接続をとり電気信号の伝達部としていた。
この様な従来の半導体装置では、上層配線と下層配線と
が局所的な接続部を介してのみ接続されているので、下
層配線がポリシリコン膜のように抵抗の大きい材料で構
成され、上層配線がアルミニウム膜で構成されているよ
うな場合には、電気信号伝達時間の遅延が問題となり半
導体装置のシステムとしての処理スピードが上がらず、
それを避けようとすると、ポリシリコン膜の厚さや配線
幅を大きくしなければならないので半導体装置のチップ
面積の増大、工程数の増加等をひきおこすという問題点
があった。
が局所的な接続部を介してのみ接続されているので、下
層配線がポリシリコン膜のように抵抗の大きい材料で構
成され、上層配線がアルミニウム膜で構成されているよ
うな場合には、電気信号伝達時間の遅延が問題となり半
導体装置のシステムとしての処理スピードが上がらず、
それを避けようとすると、ポリシリコン膜の厚さや配線
幅を大きくしなければならないので半導体装置のチップ
面積の増大、工程数の増加等をひきおこすという問題点
があった。
本発明は、接続部を備えた下層配線と、前記接続部上に
コンタクトホールを有する層間絶縁膜と、前記下層配線
の接続部及びコンタクトホールに対応する接続部を備え
た上層配線とを有する半導体装置において、前記上層配
線はその接続部から前記下層配線方向に延長して設けら
れ他のコンタクトホールを介して下層配線と更に接続さ
れているというものである。
コンタクトホールを有する層間絶縁膜と、前記下層配線
の接続部及びコンタクトホールに対応する接続部を備え
た上層配線とを有する半導体装置において、前記上層配
線はその接続部から前記下層配線方向に延長して設けら
れ他のコンタクトホールを介して下層配線と更に接続さ
れているというものである。
次に本発明について図面を参照して説明する。
第１図（ａ）は本発明の一実施例の半導体装置の平面図
、第１図（ｂ）は第１図（ａ）Ｙ−Ｙ線断面図である。
、第１図（ｂ）は第１図（ａ）Ｙ−Ｙ線断面図である。
半導体基板上の一主面にフィールド酸化膜８およびゲー
ト絶縁膜９を既知の方法で設けた後、ポリシリコン膜を
全面に成長させ、適当な抵抗を持たせた上で、所望パタ
ーンをホトリソグラフィ技術を用いて得る。このように
して下層配線３．４を形成する。次に、層間絶縁膜５を
全面に形成した後に上層配線と接続させる為のコンタク
トホール１０ａを従来例と同様に接続部７ａに設けるば
かりでなく、下層配線の本体部にもコンタクトホール１
０ｂ、１５を設ける。このようにして、上層配線１１ａ
と同−層状の金属膜（ＡＩ２配線）をゲート電極である
下層配線３上および周辺の通常の配線として用いている
下層配線４上にもそれぞれ延長して設は下層配線の抵抗
が大きいことによる欠陥を補うことができる。なお、コ
ンタクトホール１３，１５は、この実施例のように、長
方形状に長くしても良いし、正方形状で多数設けてもか
まわない。
ト絶縁膜９を既知の方法で設けた後、ポリシリコン膜を
全面に成長させ、適当な抵抗を持たせた上で、所望パタ
ーンをホトリソグラフィ技術を用いて得る。このように
して下層配線３．４を形成する。次に、層間絶縁膜５を
全面に形成した後に上層配線と接続させる為のコンタク
トホール１０ａを従来例と同様に接続部７ａに設けるば
かりでなく、下層配線の本体部にもコンタクトホール１
０ｂ、１５を設ける。このようにして、上層配線１１ａ
と同−層状の金属膜（ＡＩ２配線）をゲート電極である
下層配線３上および周辺の通常の配線として用いている
下層配線４上にもそれぞれ延長して設は下層配線の抵抗
が大きいことによる欠陥を補うことができる。なお、コ
ンタクトホール１３，１５は、この実施例のように、長
方形状に長くしても良いし、正方形状で多数設けてもか
まわない。
又、長い下層配線上で、回路レイアウト上両端にしかコ
ンタクトを設けられない所では、両端だけでも良い。
ンタクトを設けられない所では、両端だけでも良い。
以上説明したように本発明は下層配線と上層配線との接
続箇所の面積を増加させることにより、下層配線の抵抗
値を下げることができるため半導体装置のシステムとし
ての処理スピードが早くなるとともに、同じ処理スピー
ドを得るならば半導体装置の占有面積が小さくなるとい
う効果を有している。
続箇所の面積を増加させることにより、下層配線の抵抗
値を下げることができるため半導体装置のシステムとし
ての処理スピードが早くなるとともに、同じ処理スピー
ドを得るならば半導体装置の占有面積が小さくなるとい
う効果を有している。
第１図（ａ）は本発明の一実施例の平面図、第１図（ｂ
）は第１図（ａ）のＹ−Ｙ線断面図、第２図（ａ＞は従
来例の平面図、第２図（ｂ）は第２図（ａ）のＹ−Ｙ線
断面図である。 １・・・ソース領域、２・・・ドレイン領域、３．４・
・・下層配線、５・・・層間絶縁膜、６・・・絶縁保護
膜、７．７ａ・・・接続部、８・・・フィールド酸化膜
、９・・・ゲート絶縁膜、１０．１０ａ、１０ｂ・・・
コンタクトホール、１１．ｌｌａ・・・上層配線、１２
．１３・・・Ａｌ配線。
）は第１図（ａ）のＹ−Ｙ線断面図、第２図（ａ＞は従
来例の平面図、第２図（ｂ）は第２図（ａ）のＹ−Ｙ線
断面図である。 １・・・ソース領域、２・・・ドレイン領域、３．４・
・・下層配線、５・・・層間絶縁膜、６・・・絶縁保護
膜、７．７ａ・・・接続部、８・・・フィールド酸化膜
、９・・・ゲート絶縁膜、１０．１０ａ、１０ｂ・・・
コンタクトホール、１１．ｌｌａ・・・上層配線、１２
．１３・・・Ａｌ配線。
Claims (1)
- 接続部を備えた下層配線と、前記接続部上にコンタク
トホールを有する層間絶縁膜と、前記下層配線の接続部
及びコンタクトホールに対応する接続部を備えた上層配
線とを有する半導体装置において、前記上層配線はその
接続部から前記下層配線方向に延長して設けられ他のコ
ンタクトホールを介して下層配線と更に接続されている
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18102390A JPH0467656A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18102390A JPH0467656A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0467656A true JPH0467656A (ja) | 1992-03-03 |
Family
ID=16093414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18102390A Pending JPH0467656A (ja) | 1990-07-09 | 1990-07-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0467656A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115128A (ja) * | 1993-10-15 | 1995-05-02 | Nippondenso Co Ltd | 絶縁物分離半導体装置 |
-
1990
- 1990-07-09 JP JP18102390A patent/JPH0467656A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07115128A (ja) * | 1993-10-15 | 1995-05-02 | Nippondenso Co Ltd | 絶縁物分離半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467656A (ja) | 半導体装置 | |
| US6445071B1 (en) | Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JPH05160271A (ja) | 半導体装置 | |
| JPH04186828A (ja) | 半導体装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62104138A (ja) | 半導体装置 | |
| JPH01128448A (ja) | 半導体装置の配線接続部 | |
| US6525417B2 (en) | Integrated circuits having reduced step height by using dummy conductive lines | |
| JPH04318957A (ja) | 半導体集積回路 | |
| JPH0786281A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH03165037A (ja) | 半導体装置 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH0233952A (ja) | 半導体集積回路 | |
| JPH0582658A (ja) | 半導体集積回路の配線構造 | |
| JPS63131569A (ja) | 半導体装置 | |
| JPS63161642A (ja) | 半導体装置 | |
| JPS63208247A (ja) | 半導体集積回路装置 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| JPH03155627A (ja) | 半導体装置 | |
| JPH04162529A (ja) | 多層配線半導体集積回路 |