CN113312870A - 一种冗余填充方法 - Google Patents
一种冗余填充方法 Download PDFInfo
- Publication number
- CN113312870A CN113312870A CN202110359995.0A CN202110359995A CN113312870A CN 113312870 A CN113312870 A CN 113312870A CN 202110359995 A CN202110359995 A CN 202110359995A CN 113312870 A CN113312870 A CN 113312870A
- Authority
- CN
- China
- Prior art keywords
- layer
- redundant
- filling
- phase change
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 107
- 230000008859 change Effects 0.000 claims abstract description 91
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000011810 insulating material Substances 0.000 claims abstract description 16
- 238000003860 storage Methods 0.000 claims description 26
- 238000013461 design Methods 0.000 claims description 22
- 238000005520 cutting process Methods 0.000 claims description 8
- 230000008569 process Effects 0.000 description 68
- 230000002093 peripheral effect Effects 0.000 description 22
- 239000000463 material Substances 0.000 description 16
- 238000003780 insertion Methods 0.000 description 11
- 230000037431 insertion Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 238000000059 patterning Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000012774 insulation material Substances 0.000 description 5
- 229910001215 Te alloy Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- -1 but not limited to Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000003628 erosive effect Effects 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007709 ZnTe Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- VDDXNVZUVZULMR-UHFFFAOYSA-N germanium tellurium Chemical compound [Ge].[Te] VDDXNVZUVZULMR-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- BFRGSJVXBIWTCF-UHFFFAOYSA-N niobium monoxide Inorganic materials [Nb]=O BFRGSJVXBIWTCF-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- DDJAGKOCVFYQOV-UHFFFAOYSA-N tellanylideneantimony Chemical compound [Te]=[Sb] DDJAGKOCVFYQOV-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Abstract
本申请实施例公开了一种冗余填充方法，所述方法包括：形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层；对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构；在所述第一间隙中填充隔热材料，以形成的填充层；对所述填充层进行平坦化处理，并去除所述第一冗余结构。
Description
技术领域
本申请实施例涉及半导体制造领域，尤其涉及一种冗余填充方法。
背景技术
随着集成电路特征尺寸的不断缩小，半导体器件(Device)的设计尺寸越来越来越精密，制作工艺上微小的波动都可能会对器件的性能产生不可忽略的影响，这就对半导体制造工艺稳定性的提出了越来越高的要求。但是工艺稳定性也不可避免地受到集成电路设计版图的影响。例如在设计版图空旷区域填充冗余图形，能有效减少平坦化过程中的凹陷(dishing)或侵蚀(erosion)现象；在靠近栅极周围加入器件辅助图形，能有效减小刻蚀负载效应(loading effect)对栅极关键尺寸的影响，提高栅极的线宽均匀性。
然而，针对三维存储器，其存储单元的形成过程中存在多个平坦化和刻蚀的步骤，由于设计版图的图形密度的影响，导致平坦化和刻蚀步骤后会产生凹陷、侵蚀、刻蚀负载效应等缺陷。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供冗余填充方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种冗余填充方法，所述方法包括：
形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层；
对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构；
在所述第一间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第一冗余结构。
在一种可选的实施方式中，所述第一功能结构与所述第一冗余结构的结构相同，其中，所述第一功能结构包括多个第一目标结构，所述多个第一目标结构中的每个第一目标结构包括一条下部位线和一条存储堆叠条。
在一种可选的实施方式中，所述对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，包括：
确定第一设计版图，根据所述第一设计版图的图形密度确定第一冗余填充区域；
对第一堆叠结构沿第一方向进行刻蚀，以在存储区形成第一功能结构，以及在所述第一冗余填充区域形成第一冗余结构。
在一种可选的实施方式中，所述去除所述第一冗余结构，包括：
在所述第一相变结构体上形成截切掩膜；
通过所述截切掩膜刻蚀去除所述第一冗余结构。
在一种可选的实施方式中，所述方法还包括：
形成下部字线层；
对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙和第二相变结构体；所述第二相变结构体包括第二功能结构和第二冗余结构；
在所述第二间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第二冗余结构。
在一种可选的实施方式中，所述第二功能结构包括多个第二目标结构，所述多个第二目标结构中的每个第二目标结构包括一条下部字线和与该条下部字线连接的下部存储堆叠单元。
在一种可选的实施方式中，所述对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙和第二相变结构体，包括：
确定第二设计版图，根据所述第二设计版图的图形密度确定第二冗余填充区域；
对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以在存储区形成第二功能结构，以及在所述第二冗余填充区域形成第二冗余结构。
在一种可选的实施方式中，所述去除所述第二冗余结构，包括：
在所述第二相变结构体上形成截切掩膜；
通过所述截切掩膜刻蚀去除所述第二冗余结构。
在一种可选的实施方式中，所述方法还包括：
在所述第二功能结构上形成第二堆叠结构，所述第二堆叠结构包括上部字线层和存储堆叠层；
对所述第二堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第三间隙和第三相变结构体；所述第三相变结构体包括第三功能结构和第三冗余结构；
在所述第三间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第三冗余结构。
在一种可选的实施方式中，所述方法还包括：
形成上部位线层；
对所述上部位线层和所述第三功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第四间隙和第四相变结构体；所述第四相变结构体包括第四功能结构和第四冗余结构；
在所述第四间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第四冗余结构。
在一种可选的实施方式中，所述存储单元堆叠层包括相继堆叠的第一电极层、选择器层、第二电极层、相变存储层和第三电极层。
本申请实施例公开了一种冗余填充方法，所述方法包括：形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层；对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构；在所述第一间隙中填充隔热材料，以形成的填充层；对所述填充层进行平坦化处理，并去除所述第一冗余结构。本申请利用第一功能结构的形成工艺形成第一冗余结构，通过第一冗余结构的插入，可以减少各区域图形密度的差异，从而可以改善平坦化处理后表面的平坦性，避免后续产生缺陷而影响产品良率。并且本申请实施例中在平坦化处理后将冗余结构去除，从而该冗余结构的插入也不会影响该冗余结构形成区域的后续制程。
附图说明
图1a为本申请实施例提供的一种三维相变存储器的存储区局部水平示意图；
图1b为本申请实施例提供的一种三维相变存储器的外围区局部水平示意图；
图2为本申请实施例提供的一种冗余填充方法的实现流程示意图；
图3a至图3f为本申请一实施例的相变存储器的制造过程的剖面示意图；
图4a至图4f为本申请一实施例的相变存储器的制造过程的俯视图；
图5为本申请实施例提供的一种三维相变存储阵列的局部水平示意图；
图6为本申请实施例提供的一种三维相变存储器的局部的三维视图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在目前的三维相变存储器中，整个芯片里面还是有很多空白区域。如图1a所示，存储区的空白区域包括存储阵列周围的位线控制晶体管(bit line contact transistor)区域和字线控制晶体管(word line contact transistor)区域，如图1b所示，外围区的空白区域包括外围区传输控制源(power)的区域和衬垫(pad)下面需要连通孔(through via)的区域。需要说明的是，图1b中的白色虚线框即为外围区的空白区域。而三维相变存储器的制造过程中存在化学机械研磨CMP工艺，这些空白区域中没有设置任何器件结构，会使得整个芯片很多区域的图形密度达不到CMP的要求，如此，CMP工艺后会使空白区域和非空白区域的交界区域的产生凹陷、侵蚀、刻蚀负载效应等缺陷，这些缺陷在后续的CMP工艺中不仅难以被修复，而且会越来越差。
为此，提出了本申请实施例的以下技术方案。
本申请实施例提供一种冗余填充方法，图2为本申请实施例提供的一种冗余填充方法的实现流程示意图，如图2所示，所述方法主要包括以下步骤：
步骤1101、形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层。
图3a至图3f为本申请一实施例的相变存储器的制造过程的剖面示意图。下面结合图2和图3a至图3f描述本实施例的冗余填充方法。
在本申请实施例中，如图3a所示，所述第一堆叠结构包括下部位线层200以及存储堆叠层300，所述存储堆叠层300位于所述下部位线层200之上并与所述下部位线层200电接触。这里，所述第一堆叠结构形成于一衬底结构100上。所述衬底结构100包括半导体衬底101、互连线102、第一介质层103、第二介质层104和连接结构105，需要说明的是，所述半导体衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。所述互连线102用于连接相变存储器的外围电路和连接结构。所述连接结构包括字线连接结构和位线连接结构。在实际应用时，所述第一堆叠结构上还形成有掩膜层，通过该掩膜层对所述第一堆叠结构进行刻蚀。
这里，所述下部位线层的材料包括导电材料。例如单金属W、Co、Cu、Al、Ru、Rh、Pd、Ag、Pt、Au、Ir及Ta；例如导电金属氮化物TiN、TaN、WN及TaCN；例如导电金属硅化物硅化钽、硅化钨、硅化镍、硅化钴及硅化钛；例如导电金属氧化物RuO2。
这里，所述存储堆叠层300包括相继堆叠的第一电极层301、选择器层302、第二电极层303、相变存储层304和第三电极层305。第一电极层301、第二电极层303和第三电极层305的材料可以包括导电材料，所述导电材料包括但不限于钨(W)、钴(Co)、铜(Cu)、铝(Al)、碳(C)、多晶硅、掺杂硅、硅化物或其任何组合。在一些具体实施例中，第一电极层301、第二电极层303和第三电极层305的材料包括碳，例如非晶碳。选择器层302的材料可以为双向阈值开关(Ovonic threshold switching，OTS)材料，例如ZnTe、GeTe、NbO或者SiAsTe等。相变存储层304的材料可以是为硫系化合物，例如锗锑碲合金、锑碲合金、锗碲合金、钛锑碲合金、钽锑碲合金或其他硫系化合物的任意一种，当然，所述相变材料层的材料还可以是其他合适的相变材料，本申请在此不作限定。
步骤1102、对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构。
图4a至图4f为本申请一实施例的相变存储器的制造过程的俯视图。下面结合图2、图3a至图3f和图4a至图4f描述本实施例的冗余填充方法。需要说明的是，图3a至图3f仅以存储区内的部分半导体结构为例进行说明。图4a至图4f示意出的相变存储区和冗余填充区域之间的位置关系、及相变存储区形成的结构和冗余填充区域形成的结构的位置关系和数量仅为一种示意，而并非对本申请实施例中相变存储区和冗余填充区域之间位置关系、及相变存储区形成的结构和冗余填充区域形成的结构的位置关系和数量的限定。
在本申请实施例中，如图3b所示，在第一方向上对所述第一堆叠结构进行刻蚀，以形成沿第二方向交替排列的第一间隙413和第一相变结构体，所述第一相变结构体包括第一功能结构400和第一冗余结构500。
在本申请实施例中，如图3b所示，确定第一设计版图，根据所述第一设计版图的图形密度确定第一冗余填充区域；对第一堆叠结构沿第一方向进行刻蚀(刻蚀后的俯视图如图4a所示)，以在所述第一堆叠结构的存储区形成第一功能结构400，以及在所述第一冗余填充区域形成第一冗余结构500，所述第一功能结构400和所述第一冗余结构500构成第一相变结构体。其中，所述第一设计版图可以为所述第一堆叠结构的设计版图，也可以为相变存储器的设计版图。
这里，所述第一功能结构400和所述第一冗余结构500位于不同的区域，所述第一功能结构400作为相变存储阵列中的结构位于存储区的相变存储阵列区域，所述第一冗余结构500作为冗余图形位于第一冗余填充区域。需要说明的是，这里的第一冗余填充区域仅指在形成第一冗余结构时该区域中不具有器件结构，而并非限定该第一冗余填充区域为不具备器件结构的区域。
这里，所述第一冗余填充区域包括位于存储区的冗余填充区域和位于外围区的冗余填充区域。在实际应用时，如图5所示，所述第一冗余填充区域中位于存储区的冗余填充区域可以为存储阵列周围的位线控制晶体管(bit line contact transistor)区域和字线控制晶体管(word line contact transistor)区域，所述第一冗余填充区域中位于外围区的冗余填充区域(图5中未示出)可以为外围区中连接、传输控制源(power)的区域。需要说明的是，在形成第一冗余结构时，第一冗余填充区域还并未形成有器件结构，第一冗余填充区域内的器件结构是在第一冗余结构去除后才形成的。
在本申请实施例中，所述第一功能结构400与所述第一冗余结构500的结构相同，其中，所述第一功能结构400包括多个第一目标结构410，所述多个第一目标结构中的每个第一目标结构包括一条下部位线411和一条存储堆叠条412。
需要说明的是，所述第一功能结构与所述第一冗余结构的结构相同，但其尺寸可以不同，在实际应用时，第一冗余结构的尺寸可以小于所述第一功能结构的尺寸。具体地，第一冗余结构中的第一目标结构的尺寸可以小于第一功能结构中的第一目标结构的尺寸，第一冗余结构中相邻第一目标结构之间的距离可以小于第一功能结构中相邻第一目标结构之间的距离。这里，所述第一冗余结构的尺寸可以根据实际需求而进行调整。
在本申请实施例中，对第一堆叠结构的刻蚀工艺可以为下部位线的刻蚀工艺。所述下部位线的刻蚀工艺包括双重图案化工艺和刻蚀工艺。本申请实施例中在形成相变存储阵列时，利用下部位线的刻蚀工艺形成第一冗余结构，通过第一冗余结构的插入，可以减少相变存储阵列区域及第一冗余填充区域之间的图形密度的差异，从而可以改善平坦化处理后表面的平坦性，避免后续产生缺陷而影响产品良率。并且本申请实施例中在平坦化处理后将第一冗余结构去除，从而该第一冗余结构的插入也不会影响第一冗余填充区域的后续制程。
在一些实施例中，所述下部位线的双重图案化工艺的具体过程为：通过光刻、显影和刻蚀对刻蚀掩模图案化。刻蚀掩模可以是光致抗蚀剂掩模或基于光刻掩模进行图案化的硬掩模。双重图案化工艺可以包括但不限于光刻-蚀刻-光刻-蚀刻(Light-Etch-Light-Etch)间距分裂工艺或自对准双重图案化(Self-aligned Double Patterning，SADP)工艺，以控制将要形成的下部位线411和存储堆叠条412的临界尺寸。在一些实施例中，可以使用双重图案化刻蚀掩模通过一种或多种湿法刻蚀和/或干法刻蚀工艺(例如深反应离子刻蚀(Deep Reactive Ion Ething，DRIE))来刻蚀穿过第一堆叠结构(下部位线层200以及存储堆叠层300)，以形成沿第一方向延伸的平行的下部位线411和与该条下部位线411连接的存储堆叠条412。
步骤1103、在所述第一间隙中填充隔热材料，以形成的填充层。
在本申请实施例中，相邻的所述第一目标结构410之间存在第一间隙413，如图3c所示，在所述第一间隙413中填充隔热材料以形成填充层610，利用化学机械研磨(chemicalmechanical polish，CMP)工艺对填充层610进行平坦化处理。在一些实施例中，所述第一相变结构体上还具有掩膜层，在形成填充层后，利用CMP工艺对填充层进行平坦化处理，以去除所述掩膜层和部分隔热材料，以使所述填充层的上表面与所述存储堆叠条的上表面齐平。
在本申请实施例中，所述间隙材料可以为介电材料，例如氧化硅(例如，SiO2)、氧化铝(例如，Al2O3)及氮化硅(例如，Si3N4)以及其它高填充率，低热传导率的材料。
步骤1104、对所述填充层进行平坦化处理，并去除所述第一冗余结构。
在本申请实施例中，在进行平坦化处理后，去除所述第一冗余结构。具体地：在所述第一相变结构体上形成截切掩膜(cut mask)；所述截切掩膜覆盖所述第一功能结构，通过所述截切掩膜刻蚀去除所述第一冗余结构。
在一些实施例中，如图4a和4b所示，所述对第一堆叠结构的刻蚀工艺包括双重图案化工艺和刻蚀工艺，从而形成的第一目标结构410为环形结构，那么在形成截切掩膜620时，所述截切掩膜620定义多条相互平行的第一目标结构，所述截切掩膜620覆盖所述第一功能结构400的部分，通过所述截切掩膜刻蚀去除所述第一冗余结构500和部分所述第一功能结构400，从而在相变存储阵列区域形成多条相互平行的第一目标结构410，刻蚀后的结构如图3d和图4c所示。
本申请实施例中，利用第一目标结构的刻蚀工艺去除所述第一冗余结构，从而无需增加额外的冗余结构的去除工艺即可在平坦化处理后将第一冗余结构去除。如此，不会增加额外的工艺成本。
在本申请实施例中，去除所述第一冗余结构之后，在所述第一功能结构上沉积形成下部字线层。这里，所述下部字线层的材料和所述下部位线层的材料相同。沉积所述下部字线层的方法包括但不限于化学气相沉积(CVD，Chemical Vapor Deposition)工艺、物理气相沉积(PVD，Physical Vapor Deposition)工艺、原子层沉积(ALD，Atomic LayerDeposition)工艺。
在本申请实施例中，如图3e和图4d所示，对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙713和第二相变结构体；所述第二相变结构体包括第二功能结构700和第二冗余结构800。
在本申请实施例中，确定第二设计版图，根据所述第二设计版图的图形密度确定第二冗余填充区域；如图3e和图4d所示，对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙和第二相变结构体，所述第二相变结构体包括第二功能结构700和第二冗余结构800。其中，所述第二设计版图可以为所述第二相变结构体的设计版图，也可以为相变存储器的设计版图。需要说明的是，为了示意出沿第二方向刻蚀后的结构，图3e至图3f的剖视图均为沿第一方向的剖视图，图3a至图3d为沿第二方向的剖视图。
这里，所述第二冗余填充区域包括位于存储区的冗余填充区域和位于外围区的冗余填充区域。在实际应用时，如图5所示，所述第二冗余填充区域中位于存储区的冗余填充区域可以为存储阵列周围的位线控制晶体管区域和字线控制晶体管区域，所述第二冗余填充区域中位于外围区的冗余填充区域(图4中未示出)可以为外围区中连接、传输控制源的区域。需要说明的是，在形成第二冗余结构时，第二冗余填充区域还并未形成有器件结构，第二冗余填充区域内的器件结构是在第二冗余结构去除后才形成的。
在本申请实施例中，所述第一冗余填充区域和第二冗余填充区域可以为相同的区域，也可以为不同的区域。所述第一冗余填充区域和第二冗余填充区域还可以部分重叠。
在本申请实施例中，如图3e和图4d所示，所述第二功能结构700包括多个第二目标结构710，所述多个第二目标结构中的每个第二目标结构包括一条下部字线711和与该条下部字线711连接的下部存储堆叠单元712。这里，形成的下部存储堆叠单元712即为相变存储单元(PCM cell)，所述下部存储堆叠单元712位于下部位线411和下部字线711之间的交叉区域处。
需要说明的是，所述第二功能结构与所述第二冗余结构的结构可以相同，也可以不同。所述第二功能结构与所述第二冗余结构的形状相同，但其材料及材料组成可以不同。所述第二功能结构与所述第二冗余结构的尺寸可以不同。在实际应用时，第一冗余结构的尺寸可以小于所述第一功能结构的尺寸。具体地，第一冗余结构中的第一目标结构的尺寸可以小于第一功能结构中的第一目标结构的尺寸，第一冗余结构中相邻第一目标结构之间的距离可以小于第一功能结构中相邻第一目标结构之间的距离。这里，所述第二冗余结构的尺寸可以根据实际需求而进行调整。
这里，所述第一方向与所述第二方向相互垂直。从而形成的所述下部位线411沿所述第一方向延伸，所述形成的下部字线711沿所述第二方向延伸，下部位线411和下部字线711也相互垂直。
这里，所述第二功能结构和所述第二冗余结构位于不同的区域，所述第二功能结构作为相变存储阵列中的结构位于存储区的相变存储阵列区域，所述第二冗余结构作为冗余图形位于所述第二相变结构体的空白区域。需要说明的是，这里的空白区域仅指在形成第二冗余结构时该区域中不具有器件结构，而并非限定该空白区域为不具备器件结构的区域。
在本申请实施例中，对所述下部字线层和所述第一功能结构的刻蚀工艺可以为下部字线的刻蚀工艺。所述下部字线的刻蚀工艺包括双重图案化工艺和刻蚀工艺。本申请实施例中在形成相变存储阵列时，利用下部字线的刻蚀工艺形成第二冗余结构，通过第二冗余结构的插入，可以减少相变存储阵列区域及第二冗余填充区域之间的图形密度的差异，从而可以改善平坦化处理后表面的平坦性，避免后续产生缺陷而影响产品良率。并且本申请实施例中在平坦化处理后将第二冗余结构去除，从而该第二冗余结构的插入也不会影响第二冗余填充区域的后续制程。
在一些实施例中，所述下部字线的双重图案化工艺的具体过程为：通过光刻、显影和刻蚀对刻蚀掩模图案化。刻蚀掩模可以是光致抗蚀剂掩模或基于光刻掩模进行图案化的硬掩模。双重图案化工艺可以包括但不限于光刻-蚀刻-光刻-蚀刻间距分裂工艺或自对准双重图案化工艺，以控制将要形成的下部字线711和下部存储堆叠单元712的临界尺寸。在一些实施例中，可以使用双重图案化刻蚀掩模通过一种或多种湿法刻蚀和/或干法刻蚀工艺(例如深反应离子刻蚀)来刻蚀穿过下部字线层和存储堆叠条，以形成沿第二方向延伸的平行的下部字线711和与该条下部字线711连接的下部存储堆叠单元712。
在本申请实施例中，所述下部存储堆叠单元可直接或间接响应于控制脉冲(例如电压或电流脉冲)而在高电阻状态与低电阻状态之间切换。这些下部存储堆叠单元可以称为可变电阻存储单元。在一些可变电阻存储单元中，在读写操作期间的电阻的改变至少部分与由控制脉冲产生的热相关联。读写操作可为编程或擦除操作。对于可变电阻存储单元，编程操作也可称为复位操作，其可将存储单元柱的电阻状态从低电阻状态改变到高电阻状态。类似地，擦除操作(也可称为置位操作)可将下部存储堆叠单元的电阻状态从高电阻状态改变到低电阻状态。
在本申请实施例中，所述下部存储堆叠单元中的相变存储层能够在晶态和非晶态之间发生可逆转变。所述下部存储堆叠单元中的选择器层在控制脉冲(大于选择器层的阈值脉冲)的作用下，所述选择器层能够进行开启状态与关闭状态的状态转换。
在本申请实施例中，相邻的所述第二目标结构710之间存在第二间隙713，如图3f所示，在所述第二间隙713中填充隔热材料以形成填充层630，利用CMP工艺对填充层630进行平坦化处理。在一些实施例中，所述下部字线层上还形成有掩膜层，在形成填充层后，利用CMP工艺对填充层进行平坦化处理，以去除所述掩膜层和部分隔热材料。这里，所述第二间隙处填充的隔热材料和所述第一间隙处填充的隔热材料相同。在一些实施例中，所述下部字线层上还具有掩膜层，在形成填充层后，利用CMP工艺对填充层进行平坦化处理，以去除所述掩膜层和部分隔热材料，以使所述填充层的上表面与所述下部字线的上表面齐平。
在本申请实施例中，在进行平坦化处理后，去除所述第二冗余结构。具体地：在所述第二相变结构体上形成截切掩膜；所述截切掩膜覆盖所述第二功能结构，通过所述截切掩膜刻蚀去除所述第二冗余结构。
在一些实施例中，如图4e所示，所述对下部字线层和所述第一功能结构的刻蚀工艺包括双重图案化工艺和刻蚀工艺，从而形成的第二目标结构710为环形结构，那么在形成截切掩膜640时，所述截切掩膜640定义多条相互平行的第二目标结构，所述截切掩膜640覆盖所述第二功能结构710的部分，通过所述截切掩膜640刻蚀去除所述第二冗余结构800和部分所述第二功能结构710，从而在相变存储阵列区域形成多条相互平行的第二目标结构710，刻蚀后的结构如图4f所示。
本申请实施例中，利用第二目标结构的刻蚀工艺去除所述第二冗余结构，从而无需增加额外的冗余结构的去除工艺即可在平坦化处理后将第二冗余结构去除。如此，不会增加额外的工艺成本。
这里，所述器件结构至少包括以下之一：位于存储区的字线控制晶体管(wordline contact transistor)、位于存储区的位线控制晶体管(bit line contacttransistor)、位于存储区的字线连接结构(word line contact)、位于存储区的位线连接结构(bit line contact)、位于外围区的顶部插塞(top via)、位于外围区的金属衬垫(pad)。
最终形成的结构即为下部存储阵列，所述下部存储阵列包括多条平行的下部位线、呈阵列排布下部存储堆叠单元的和多条平行的下部字线；所述下部存储堆叠单元位于下部位线和下部字线之间，下部位线和下部字线相互垂直。
在本申请实施例中，在形成下部存储阵列后，还可以继续在下部存储阵列上形成上部存储阵列，具体过程为：在所述第二功能结构上形成第二堆叠结构，所述第二堆叠结构包括上部字线层和存储堆叠层；对所述第二堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第三间隙和第三相变结构体；所述第三相变结构体包括第三功能结构和第三冗余结构；在所述第三间隙中填充隔热材料，以形成的填充层；对所述填充层进行平坦化处理，并去除所述第三冗余结构；形成上部位线层；对所述上部位线层和所述第三功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第四间隙和第四相变结构体；所述第四相变结构体包括第四功能结构和第四冗余结构；在所述第四间隙中填充隔热材料，以形成的填充层；对所述填充层进行平坦化处理，并去除所述第四冗余结构。沉积所述上部位线层和所述存储单元堆叠层的方法包括但不限于CVD工艺、PVD工艺、ALD工艺。
需要说明的是，上部存储阵列和下部存储阵列的形成工艺和材料相同，可以参照上述下部存储阵列的具体形成过程，因此，在此不再赘述上部存储阵列的具体形成过程。最终形成的上部存储阵列包括多条平行的上部位线、呈阵列排布上部存储堆叠单元的和多条平行的上部字线；所述上部存储堆叠单元位于上部位线和上部字线之间，上部位线和上部字线相互垂直。
本申请实施例中通过上部存储阵列和下部存储阵列的堆叠形成三维相变存储器，最终形成的三维相变存储器的结构可以参照图6所示，图6示出了本申请实施例提供的三维相变存储器的局部的三维视图。从图6可以看出，该相变存储阵列包括：平行的多条上部位线910和平行的多条下部位线411；与上部位线910接触，且从相邻的两条下部位线411之间延伸出来，用于实现上部位线910与外围电路连接的上部位线连接结构940；与下部位线411接触，用于实现下部位线411与外围电路连接的下部位线连接结构930；处于顶部位线910和下部位线411之间的多条字线920；所述多条字线920可以包括下部字线711和上部字线，多条字线920处于同一平面，且与顶部位线910、下部位线411均平行；与字线920接触，用于实现字线920与相关器件连接的字线连接结构(图中未示出)；处于上部位线910与字线920之间，且与对应的上部位线910与字线920连接的上部存储堆叠单元；处于字线920与下部位线411之间的下部存储堆叠单元712。需要说明的是，在实际应用时，上部位线910和相应的下部位线411(位于上部位线下方的一条下部位线)之间可以存在偏移。这种位线的偏移是为了便于位线连接结构的引出，使得整体架构更加均匀对称、互连布线难度以及位线寄生串联电阻更小。
本申请实施例在三维相变存储器的制造工艺中，利用位线、字线的形成工艺形成冗余结构，通过冗余结构的插入，可以减少相变存储区域和冗余填充区域的图形密度的差异，从而可以改善平坦化处理后表面的平坦性，避免后续产生缺陷而影响产品良率。并且本申请实施例中在平坦化处理后将冗余结构去除，从而该冗余结构的插入也不会影响冗余填充区域的后续制程。
这里，三维相变存储器包括存储区的存储阵列(Array)和外围区的外围电路(CMOS)。在实际应用时，存储阵列与外围电路可以形成在同一平面上的不同区域中；或者存储阵列与外围电路可以形成堆叠的结构，即二者形成在不同的平面上。例如，存储阵列可以形成在外围电路的上方，以减小芯片尺寸。
在一些实施例中，外围电路包括用于便于相变存储器操作的任何合适的数字、模拟和/或混合信号电路。例如，外围电路可以包括控制逻辑、数据缓冲器、解码器(解码器也可以称为译码器)、驱动器及读写电路等。当控制逻辑收到读写操作命令及地址数据时，在控制逻辑的作用下，解码器可以基于解码的地址将从驱动器产生的相应电压施加到相应的位线、字线上，以实现数据的读写，并通过数据缓冲器与外部进行数据交互。
本申请实施例公开了一种冗余填充方法，所述方法包括：形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层；对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构；在所述第一间隙中填充隔热材料，以形成的填充层；对所述填充层进行平坦化处理，并去除所述第一冗余结构。本申请利用第一功能结构的形成工艺形成第一冗余结构，通过第一冗余结构的插入，可以减少各区域图形密度的差异，从而可以改善平坦化处理后表面的平坦性，避免后续产生缺陷而影响产品良率。并且本申请实施例中在平坦化处理后将冗余结构去除，从而该冗余结构的插入也不会影响该冗余结构形成区域的后续制程。
应理解，说明书通篇中提到的“在本申请实施例”或“在一些实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在本申请实施例”或“在一些实施例”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种冗余填充方法，其特征在于，所述方法包括：
形成第一堆叠结构，所述第一堆叠结构包括下部位线层和存储堆叠层；
对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，所述第一方向垂直于所述第二方向；所述第一相变结构体包括第一功能结构和第一冗余结构；
在所述第一间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第一冗余结构。
2.根据权利要求1所述的冗余填充方法，其特征在于，所述第一功能结构与所述第一冗余结构的结构相同，其中，所述第一功能结构包括多个第一目标结构，所述多个第一目标结构中的每个第一目标结构包括一条下部位线和一条存储堆叠条。
3.根据权利要求1所述的冗余填充方法，其特征在于，所述对所述第一堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第一间隙和第一相变结构体，包括：
确定第一设计版图，根据所述第一设计版图的图形密度确定第一冗余填充区域；
对第一堆叠结构沿第一方向进行刻蚀，以在存储区形成第一功能结构，以及在所述第一冗余填充区域形成第一冗余结构。
4.根据权利要求1所述的冗余填充方法，其特征在于，所述去除所述第一冗余结构，包括：
在所述第一相变结构体上形成截切掩膜；
通过所述截切掩膜刻蚀去除所述第一冗余结构。
5.根据权利要求1所述的冗余填充方法，其特征在于，所述方法还包括：
形成下部字线层；
对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙和第二相变结构体；所述第二相变结构体包括第二功能结构和第二冗余结构；
在所述第二间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第二冗余结构。
6.根据权利要求5所述的冗余填充方法，其特征在于，所述第二功能结构包括多个第二目标结构，所述多个第二目标结构中的每个第二目标结构包括一条下部字线和与该条下部字线连接的下部存储堆叠单元。
7.根据权利要求5所述的冗余填充方法，其特征在于，所述对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第二间隙和第二相变结构体，包括：
确定第二设计版图，根据所述第二设计版图的图形密度确定第二冗余填充区域；
对所述下部字线层和所述第一功能结构沿第二方向进行刻蚀，以在存储区形成第二功能结构，以及在所述第二冗余填充区域形成第二冗余结构。
8.根据权利要求5所述的冗余填充方法，其特征在于，所述去除所述第二冗余结构，包括：
在所述第二相变结构体上形成截切掩膜；
通过所述截切掩膜刻蚀去除所述第二冗余结构。
9.根据权利要求5所述的冗余填充方法，其特征在于，所述方法还包括：
在所述第二功能结构上形成第二堆叠结构，所述第二堆叠结构包括上部字线层和存储堆叠层；
对所述第二堆叠结构沿第一方向进行刻蚀，以形成沿第二方向交替排列的第三间隙和第三相变结构体；所述第三相变结构体包括第三功能结构和第三冗余结构；
在所述第三间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第三冗余结构。
10.根据权利要求9所述的冗余填充方法，其特征在于，所述方法还包括：
形成上部位线层；
对所述上部位线层和所述第三功能结构沿第二方向进行刻蚀，以形成沿第一方向交替排列的第四间隙和第四相变结构体；所述第四相变结构体包括第四功能结构和第四冗余结构；
在所述第四间隙中填充隔热材料，以形成的填充层；
对所述填充层进行平坦化处理，并去除所述第四冗余结构。
11.根据权利要求1或5所述的冗余填充方法，其特征在于，
所述存储单元堆叠层包括相继堆叠的第一电极层、选择器层、第二电极层、相变存储层和第三电极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110359995.0A CN113312870A (zh) | 2021-04-02 | 2021-04-02 | 一种冗余填充方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110359995.0A CN113312870A (zh) | 2021-04-02 | 2021-04-02 | 一种冗余填充方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113312870A true CN113312870A (zh) | 2021-08-27 |
Family
ID=77372073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110359995.0A Pending CN113312870A (zh) | 2021-04-02 | 2021-04-02 | 一种冗余填充方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113312870A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030146486A1 (en) * | 2002-02-04 | 2003-08-07 | Nec Electronics Corporation | Semiconductor device |
| KR20060007523A (ko) * | 2004-07-20 | 2006-01-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100816732B1 (ko) * | 2006-10-31 | 2008-03-25 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 그 제조방법 |
| KR20090075953A (ko) * | 2008-01-07 | 2009-07-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20090286384A1 (en) * | 2008-05-14 | 2009-11-19 | Ming-Yuan Wu | Dishing-free gap-filling with multiple CMPs |
| US20130249113A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN106409814A (zh) * | 2015-07-28 | 2017-02-15 | 台湾积体电路制造股份有限公司 | 互连件中的用于减少cmp凹陷的伪底部电极 |
| CN110914907A (zh) * | 2019-10-14 | 2020-03-24 | 长江存储科技有限责任公司 | 三维相变存储器件 |
| CN111106064A (zh) * | 2018-10-29 | 2020-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112186102A (zh) * | 2020-11-27 | 2021-01-05 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件的形成方法及半导体器件 |
| CN112434484A (zh) * | 2020-12-02 | 2021-03-02 | 长江存储科技有限责任公司 | 一种冗余填充方法 |
-
2021
- 2021-04-02 CN CN202110359995.0A patent/CN113312870A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030146486A1 (en) * | 2002-02-04 | 2003-08-07 | Nec Electronics Corporation | Semiconductor device |
| KR20060007523A (ko) * | 2004-07-20 | 2006-01-26 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100816732B1 (ko) * | 2006-10-31 | 2008-03-25 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자 및 그 제조방법 |
| KR20090075953A (ko) * | 2008-01-07 | 2009-07-13 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US20090286384A1 (en) * | 2008-05-14 | 2009-11-19 | Ming-Yuan Wu | Dishing-free gap-filling with multiple CMPs |
| US20130249113A1 (en) * | 2012-03-22 | 2013-09-26 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN106409814A (zh) * | 2015-07-28 | 2017-02-15 | 台湾积体电路制造股份有限公司 | 互连件中的用于减少cmp凹陷的伪底部电极 |
| CN111106064A (zh) * | 2018-10-29 | 2020-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110914907A (zh) * | 2019-10-14 | 2020-03-24 | 长江存储科技有限责任公司 | 三维相变存储器件 |
| CN112186102A (zh) * | 2020-11-27 | 2021-01-05 | 长江先进存储产业创新中心有限责任公司 | 一种半导体器件的形成方法及半导体器件 |
| CN112434484A (zh) * | 2020-12-02 | 2021-03-02 | 长江存储科技有限责任公司 | 一种冗余填充方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10475853B2 (en) | Replacement materials processes for forming cross point memory | |
| CN110914907B (zh) | 三维相变存储器件 | |
| JP5020570B2 (ja) | 相変化メモリセルおよびその製造方法 | |
| CN110914994B (zh) | 用于形成三维相变存储器件的方法 | |
| CN1967897B (zh) | 管型相变化存储器形成方法 | |
| US10608176B2 (en) | Memory device and method of fabricating the same | |
| US20050212024A1 (en) | Memory device with an active material embedded in an insulating material | |
| TWI696269B (zh) | 記憶體與積體電路的製造方法 | |
| CN112018238B (zh) | 三维存储器的制造方法 | |
| TW201947738A (zh) | 記憶體裝置及應用其之積體電路之製造方法 | |
| CN111969110B (zh) | 一种存储器及其制备方法 | |
| CN113517310A (zh) | 一种半导体器件及其制造方法 | |
| US20060115909A1 (en) | Method for manufacturing a resistively switching memory cell, manufactured memory cell, and memory device based thereon | |
| KR102329578B1 (ko) | 라인형 메모리 및 그 형성 방법 | |
| CN113312870A (zh) | 一种冗余填充方法 | |
| US20220069211A1 (en) | Small line or pillar structure and process | |
| US20240040938A1 (en) | Memory device and fabrication method thereof | |
| CN113517312B (zh) | 三维存储器及其制作方法 | |
| CN114512601A (zh) | 相变存储器及其制作方法 | |
| KR20060122268A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| CN112106202A (zh) | 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层 | |
| CN114512598A (zh) | 相变存储器及其制作方法 | |
| CN114975513A (zh) | 存储器及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |