CN112186102A - 一种半导体器件的形成方法及半导体器件 - Google Patents

一种半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN112186102A
CN112186102A CN202011360297.4A CN202011360297A CN112186102A CN 112186102 A CN112186102 A CN 112186102A CN 202011360297 A CN202011360297 A CN 202011360297A CN 112186102 A CN112186102 A CN 112186102A
Authority
CN
China
Prior art keywords
layer
phase change
electrode layer
change structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011360297.4A
Other languages
English (en)
Other versions
CN112186102B (zh
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202011360297.4A priority Critical patent/CN112186102B/zh
Publication of CN112186102A publication Critical patent/CN112186102A/zh
Application granted granted Critical
Publication of CN112186102B publication Critical patent/CN112186102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例公开了一种半导体器件的形成方法及半导体器件，其中，所述方法包括：形成半导体堆叠结构；选取所述半导体堆叠结构中的至少一层作为待处理层，在第一方向上，对所述待处理层进行刻蚀，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体，所述第一方向垂直于所述第二方向；在每一所述第一相变结构体的表面形成第一预封装层，形成所述半导体器件；其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C‑C化学键连接。

Description

一种半导体器件的形成方法及半导体器件
技术领域
本申请实施例涉及半导体技术领域，涉及但不限于一种半导体器件的形成方法及半导体器件。
背景技术
在商用的半导体器件，如三维相变存储器中（Three Dimensional Phase ChangeMemory，3D PCM），字线（Word Line，WL）和位线（Bit Line，BL）由20nm/20nm线或空隙（Line/Space，L/S）图案形成。存储单元放置在相互垂直WL和BL之间的交点处，形成交叉点架构。
相关技术中，3D PCM存储单元由氮化硅薄层封装，用于防止相变材料的扩散。然而，3D PCM中相变材料和相变材料上方、下方的电极与封装层之间的粘附性不好，容易引起相变材料沿电极材料的侧壁界面扩散以及相变材料的成分改变；且相邻3D X-Point存储单元之间的距离较小，意味着存在潜在的热串扰，这将会导致相邻存储单元之间的编程干扰。当三维存储器的尺寸做到更小时，相邻3D X-Point存储单元之间的热串扰会更明显。
发明内容
有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件，能够减少相邻存储单元之间的热串扰，并且能够提高半导体器件中相变材料和相变材料上方、下方的电极与封装层之间的粘附性，防止相变材料的扩散。
本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种半导体器件的形成方法，所述方法包括：
形成半导体堆叠结构；
选取所述半导体堆叠结构中的至少一层作为待处理层，在第一方向上，对所述待处理层进行刻蚀，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体，所述第一方向垂直于所述第二方向；
在每一所述第一相变结构体的表面形成第一预封装层，形成所述半导体器件；其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
这样，在沉积第一封装层之前，在第一相变结构体的表面先沉积形成第一预封装层，第一预封装层可以使得相变材料上方、下方的电极与第一封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变。
在其他实施例中，所述在每一所述第一相变结构体的表面形成第一预封装层，包括：
采用第一沉积工艺，在每一所述第一相变结构体的表面沉积第一材料，形成所述第一预封装层。
在其他实施例中，所述形成半导体堆叠结构包括：由下至上依次堆叠形成中间电极层、相变材料层和顶部电极层；其中，所述中间电极层和所述顶部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述顶部电极层与所述第一预封装层之间，和，所述中间电极层与所述第一预封装层之间。
在其他实施例中，所述选取所述半导体堆叠结构中的至少一层作为待处理层，包括：
选取所述相变材料层和所述顶部电极层作为所述待处理层；
对应地，所述在第一方向上，对所述待处理层进行刻蚀，包括：
在所述第一方向上，由上至下依次刻蚀所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止；其中，刻蚀所述顶部电极层和所述相变材料层的刻蚀方向，与所述第一方向和所述第二方向垂直。
在其他实施例中，所述第一相变结构体的表面具有第一粗糙度；所述方法还包括：
在每一所述第一相变结构体的表面形成第一预封装层之前，对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体，其中，所述处理后的第一相变结构体的表面具有第二粗糙度，所述第二粗糙度大于所述第一粗糙度；
对应地，所述在每一所述第一相变结构体的表面形成第一预封装层，包括：
在每一所述处理后的第一相变结构体的表面形成所述第一预封装层。
在其他实施例中，所述对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体，包括：
将特定类型的气体，以预设参数作用于每一所述第一相变结构体的表面，实现对每一所述第一相变结构体的表面同时进行清洁处理和刻蚀处理，得到所述处理后的第一相变结构体，其中，所述特定类型的气体至少包括：任意一种惰性气体或惰性气体的等离子体；所述预设参数包括但不限于以下至少之一：预设压力、预设流量或预设能量。
在其他实施例中，所述形成半导体堆叠结构还包括：形成位于所述中间电极层之下的选通层、底部电极层和第一地址线层；
所述形成所述半导体器件，包括：
在沉积所述第一预封装层之后，在所述第一方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向交替排列的第二刻蚀间隙和第二相变结构体，其中，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直；
在所述第二相变结构体的周围沉积第二预封装层，形成所述半导体器件，其中，所述第二预封装层与所述第二相变结构体均具有碳元素，以在所述第二预封装层和所述第二相变结构体表面形成稳定的C-C化学键连接。
在其他实施例中，所述在所述第二相变结构体的周围沉积第二预封装层，形成所述半导体器件，包括：
采用第二沉积工艺，在每一所述第二相变结构体中沉积第二材料，形成所述第二预封装层；所述第二材料包括SiC或SiCN。
在其他实施例中，所述第二相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；
其中，所述中间电极层和所述底部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述中间电极层与所述第二预封装层之间，和，所述底部电极层与所述第二预封装层之间。
在其他实施例中，所述方法还包括：
采用第一预设沉积工艺，在所述第二预封装层的表面依次沉积至少两层第一封装层，形成所述半导体器件；
其中，所述半导体器件中相邻的两个第二相变结构体之间的热串扰小于阈值。
这样，在每一第二预封装层的表面沉积至少两层第一封装层，可以有效地降低相邻第二相变结构体之间的热串扰，提升半导体器件的存储性能。
在其他实施例中，所述在所述第二预封装层的表面依次沉积至少两层第一封装层，形成所述半导体器件，包括：
在沉积所述至少两层第一封装层之后，在所述至少一个第二刻蚀间隙中填充隔热材料，得到处理后的半导体堆叠结构，所述隔热材料用于隔离相邻的两个所述第二相变结构体之间的热传导。
在其他实施例中，所述方法还包括：
形成第二地址线层，所述第二地址线层位于所述顶部电极层之上；
在所述第二方向上，由上至下依次刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止，以形成沿所述第一方向交替排列的第三刻蚀间隙和第三相变结构体，其中，刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层的刻蚀方向，与所述第二方向和所述第一方向垂直；
在每一所述第三相变结构体的表面形成第三预封装层，形成所述半导体器件；其中，所述第三预封装层与所述第三相变结构体均具有碳元素，以在所述第三预封装层和所述第三相变结构体表面形成稳定的C-C化学键连接。
在其他实施例中，所述在每一所述第三相变结构体的表面形成第三预封装层，包括：
采用第三沉积工艺，在每一所述第三相变结构体中沉积第三材料，形成所述第三预封装层；所述第三材料包括SiC或SiCN。
在其他实施例中，所述第三相变结构体包括由下至上依次堆叠的所述中间电极层、所述相变材料层、所述顶部电极层和所述第二地址线层；
其中，所述中间电极层和所述顶部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述顶部电极层与所述第三预封装层之间，和，所述中间电极层与所述第三预封装层之间。
在其他实施例中，所述方法还包括：
在沉积所述第三预封装层之后，在所述第二方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出所述衬底为止，以形成沿所述第一方向交替排列的第四刻蚀间隙和第四相变结构体，其中，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第二方向和所述第一方向垂直；
在每一所述第四相变结构体的表面形成第四预封装层，形成具有柱状存储单元的所述半导体器件，其中，所述第四预封装层与所述第四相变结构体均具有碳元素，以在所述第四预封装层和所述第四相变结构体表面形成稳定的C-C化学键连接。
在其他实施例中，所述在第四相变结构体的表面沉积第四封装层，形成具有柱状存储单元的所述半导体器件，包括：
采用第四沉积工艺，在每一所述第四相变结构体中沉积第四材料，形成所述第四预封装层；所述第四材料包括SiC或SiCN。
在其他实施例中，所述第四相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；
其中，所述中间电极层和所述底部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述中间电极层与所述第四预封装层之间，和，所述底部电极层与所述第四预封装层之间。
在其他实施例中，所述方法还包括：
采用第二预设沉积工艺，在所述第四预封装层的表面依次沉积至少两层第二封装层，形成具有柱状存储单元的所述半导体器件；
其中，所述具有柱状存储单元的半导体器件中相邻的两个第四相变结构体之间的热串扰小于所述阈值。
在其他实施例中，所述在所述第四预封装层的表面依次沉积至少两层第二封装层，形成具有柱状存储单元的所述半导体器件，包括：
在沉积所述至少两层第二封装层之后，在所述至少一个第四刻蚀间隙中填充所述隔热材料，形成具有柱状存储单元的所述半导体器件，所述隔热材料用于隔离相邻的两个所述第四相变结构体之间的热传导。
第二方面，本申请实施例提供一种半导体器件，所述半导体器件通过上述方法所形成，至少包括：
半导体堆叠结构；其中，所述半导体堆叠结构至少包括待处理层；
所述待处理层包括在第二方向上交替设置的第一相变结构体和第一刻蚀间隙；
第一预封装层，所述第一预封装层位于所述第一相变结构体的表面，其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
在其他实施例中，所述半导体堆叠结构还包括：位于所述待处理层之下的中间电极层、选通层、底部电极层和第一地址线层；
所述半导体器件还包括：在第二方向上交替设置的第二相变结构体和第二刻蚀间隙；所述第二相变结构体包括所述第一相变结构体，所述第二刻蚀间隙包裹所述第一刻蚀间隙，且所述第二刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层；
第二预封装层，所述第二预封装层位于所述第二相变结构体的表面，其中，所述第二预封装层与所述第二相变结构体均具有碳元素，以在所述第二预封装层和所述第二相变结构体表面形成稳定的C-C化学键连接；
至少两层第一封装层，所述至少两层第一封装层位于所述第二预封装层的表面。
在其他实施例中，所述待处理层还包括在第一方向上交替设置的第三相变结构体和第三刻蚀间隙；
第三预封装层，所述第三预封装层位于所述第三相变结构体的表面，其中，所述第三预封装层与所述第三相变结构体均具有碳元素，以在所述第三预封装层和所述第三相变结构体表面形成稳定的C-C化学键连接。
在其他实施例中，所述半导体器件还包括：在第一方向上交替设置的第四相变结构体和第四刻蚀间隙；所述第四相变结构体包括所述第三相变结构体，所述第四刻蚀间隙包裹所述第三刻蚀间隙，且所述第四刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层；
第四预封装层，所述第四预封装层位于所述第四相变结构体的表面，其中，所述第四预封装层与所述第四相变结构体均具有碳元素，以在所述第四预封装层和所述第四相变结构体表面形成稳定的C-C化学键连接。
至少两层第二封装层，所述至少两层第二封装层位于所述第四预封装层的表面。
本申请实施例提供的半导体器件的形成方法及半导体器件，在第一相变结构体的表面沉积形成第一预封装层，由于第一封装层与第一相变结构体至少具有一种相同的化学元素，因此，第一预封装层与第一相变结构体之间形成了稳定的化学键连接，可以使得相变材料上方、下方的电极与第一封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变；且通过本申请实施例提供的半导体器件的形成方法，所形成的半导体器件，至少具有两层第一封装层和两层第二封装层，可以有效地降低相邻存储单元之间的热串扰，保证了半导体器件的存储性能。
附图说明
在附图（其不一定是按比例绘制的）中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1A为相关技术中形成的三维相变存储器的透射电镜图；
图1B为相关技术中柱状存储单元的局部放大图；
图1C为相关技术中柱状存储单元的剖面结构示意图；
图1D为相关技术中热量传递的示意图；
图1E为相关技术中扰动存储单元的电阻随扰动电流的变化曲线；
图1F为相关技术中90nm结构的存储单元的热量扩散示意图；
图1G为相关技术中45nm各项异性存储单元的热量扩散示意图；
图1H为相关技术中45nm各项同性存储单元的热量扩散示意图；
图2为本申请实施例提供的半导体器件形成方法的实现流程示意图；
图3A为本申请实施例提供的半导体堆叠结构的三维结构示意图；
图3B为本申请实施例提供的半导体堆叠结构的剖面结构示意图；
图3C为本申请实施例提供的形成第一相变结构体和第一刻蚀间隙的剖面结构示意图；
图3D为本申请实施例提供的形成第一预封装层的结构示意图；
图4为本申请实施例提供的半导体器件形成方法的实现流程示意图；
图5A为本申请实施例提供的半导体堆叠结构的三维结构示意图；
图5B为本申请实施例提供的半导体堆叠结构的剖面结构示意图；
图5C为本申请实施例提供的形成第一刻蚀间隙和第一相变结构体的结构示意图；
图5D为本申请实施例提供的形成第一预封装层的结构示意图；
图6为本申请实施例提供的半导体器件形成方法的实现流程示意图；
图7A为本申请实施例提供的半导体堆叠结构的三维结构示意图；
图7B为本申请实施例提供的半导体堆叠结构的剖面结构示意图；
图7C为本申请实施例提供的形成第一刻蚀间隙和第一相变结构体的结构示意图；
图7D为本申请实施例提供的形成第一预封装层的结构示意图；
图7E为本申请实施例提供的形成第二刻蚀间隙和第二相变结构体的结构示意图；
图7F为本申请实施例提供的形成第二预封装层的结构示意图；
图7G为本申请实施例提供的形成第一封装层的结构示意图；
图7H为本申请实施例提供的在第二刻蚀间隙中填充隔热材料的结构示意图；
图7I为本申请实施例提供的经过平坦化处理后的半导体器件的结构示意图；
图7J为本申请实施例提供的形成第二地址线层和第二硬掩膜层的结构示意图；
图7K为本申请实施例提供的形成第二地址线层和第二硬掩膜层之后，在第二方向上的堆叠结构的剖面示意图；
图7L为本申请实施例提供的形成第三刻蚀间隙和第三相变结构体的剖面结构示意图；
图7M为本申请实施例提供的形成第三预封装层的结构示意图；
图7N为本申请实施例提供的形成第四刻蚀间隙和第四相变结构体的剖面结构示意图；
图7O为本申请实施例提供的形成第四预封装层的结构示意图；
图7P为本申请实施例提供的形成第二封装层的结构示意图；
图7Q为本申请实施例提供的在第四刻蚀间隙中填充隔热材料的结构示意图；
图7R为本申请实施例提供的经过平坦化处理后的半导体器件的结构示意图；
图8为本申请实施例提供的三维相变存储器的结构示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般来说，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排他性的罗列，方法或者装置也可能包含其他的步骤或元素。
空间关系术语例如“在……上”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用，从而描述图中所示的一个元件或特征与其他元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。当元件或层被称为“在……上”、“与……相邻”或“连接到”其他元件或层时，其可以直接地在其他元件或层上、与之相邻或连接到其他元件或层，或者可以存在居间的元件或层。
在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
相关技术中，在半导体器件，如三维相变存储器的相变材料层、位于相变材料层之上的电极层和位于相变材料层之下的电极层被干法刻蚀和湿法清洗之后，直接在刻蚀后的间隙中沉积封装层，以形成三维相变存储器单元。如图1A所示，为相关技术中形成的三维相变存储器的透射电镜图，所述三维相变存储器具有顶部存储单元（Top Cell，TC）11和底部存储单元（Bottom Cell，BC）12，其中，顶部存储单元TC和底部存储单元BC均包括：位线111、字线112以及位于位线和字线之间的柱状存储单元123，其中，所述柱状存储单元包括第一存储单元123-1和第二存储单元123-2。
图1B为相关技术中柱状存储单元的局部放大图，如图1B所示，所述柱状存储单元123至少包括：相变材料层1231；图1C为相关技术中柱状存储单元的剖面结构示意图，所述柱状存储单元123还包括：位于所述相变材料层1231之上的顶部电极层1232-1，和位于所述相变材料层1231之下的底部电极层1232-2。相关技术中，3D PCM存储单元由氮化硅薄层封装，用来防止相变材料的扩散，然而，由于相变材料和相变材料上方、下方的电极层与封装层之间的作用力为范德华力，且范德华力是一种弱的分子间作用力，材料之间的范德华力远小于材料之间的化学键力，因此，相变材料与相变材料上方的电极层和下方的电极层的粘附性不好，导致相变材料容易沿电极材料的侧壁扩散（即沿图1B和1C中箭头所示的方向扩散），进而使得相变材料的组分改变，影响三维相变存储器的存储效果。
基于相关技术中半导体器件所存在的粘附性差的问题，本申请实施例提供一种半导体器件的形成方法及半导体器件，通过该方法所制备的半导体器件，能够提高半导体器件中相变材料和相变材料上方、下方的电极层与封装层之间的粘附性，并且能够有效地防止相变材料的扩散，提高了半导体器件的存储效果。
进一步地，相邻3D X-Point单元之间的小距离意味着潜在的热串扰，这可能会导致相邻单元之间的编程干扰，举例来说，图1A中相邻的第一存储单元123-1和第二存储单元123-2之间会存在热串扰。当三维相变存储器缩放到较小的节距时，将会导致更明显的热串扰。材料系统的总热阻由组成材料的热阻和这些材料之间界面热阻（Thermal Boundaryresistance，TBR）组成。介电材料和半导体中的热量主要由声子传递，声子通过与缺陷、其他声子、边界、同位素等相互作用而在材料中发生散射。这些过程导致构成材料的热阻。图1D为相关技术中热量传递的示意图，如图1D所示，当热量通过材料13和材料14之间的界面时，热量通过声子131传递，一部分热量通过界面传递了，另一部分热量被反射了。因此，在热量通过两种材料之间的界面时，在界面处会出现温度不连续性。TBR定义为界面处的温度不连续性与由于界面上强烈的声子反射而流过该界面的热通量之比。
图1E为相关技术中扰动存储单元的电阻随扰动电流的变化曲线，可以看出，随着扰动电流的增大，扰动存储单元的电阻减小。图1F为相关技术中90nm结构的存储单元的热量扩散示意图，可以看出，当存储单元15和存储单元16之间的距离为90nm时，由于相邻存储单元之间的距离相距较远，所以，存储单元15产生的热量在传输至存储单元16时，已经逐渐消散，即热量不会从存储单元15传输至存储单元16。图1G为相关技术中45nm各项异性存储单元的热量扩散示意图，可以看出，当存储单元17和存储单元18之间的距离较小（45nm）时，由于存储单元17和18为各项异性结构，所以，存储单元17产生的热量会传输至存储单元18。图1H为相关技术中45nm各项同性存储单元的热量扩散示意图，可以看出，当存储单元19和存储单元20之间的距离较小（45nm）时，由于存储单元19和20为各项同性结构，所以，存储单元19产生的热量在传输至存储单元20时，已经逐渐消散，即热量不会从存储单元19传输至存储单元20。
基于相关技术中半导体器件存在的热串扰问题，本申请实施例提供一种半导体器件的形成方法，该方法能够减少相邻存储单元之间的热串扰，并且提高半导体器件的缩放能力。
实施例一
图2为本申请实施例提供的半导体器件形成方法的实现流程示意图，如图2所示，所述方法包括以下步骤：
步骤S201、形成半导体堆叠结构。
图3A为本申请实施例提供的半导体堆叠结构的三维结构示意图，图3B为本申请实施例提供的半导体堆叠结构的剖面结构示意图，结合图3A和3B所示，在衬底30之上沉积形成半导体堆叠结构31。
这里，所述衬底30位于整个结构的最底层，所述衬底的材料可以选择硅（Si）、硅锗合金（SiGe）、碳化硅（SiC）、氧化铝（Al2O3）、氮化铝（AlN）、氧化锌（ZnO）、氧化镓（Ga2O3）或铝酸锂（LiAlO2）等中的任意一种。由于Si衬底价格低廉，且易于掺杂，同时易于发生反应生成异质的隔离层，因此本申请实施例中选择Si作为衬底。
所述半导体堆叠结构31是具有一定层数的叠层结构，本申请实施例中，所述半导体堆叠结构31可以通过化学气相沉积（Chemical Vapor Deposition，CVD）、物理气相沉积（Physical Vapor Deposition，PVD）或原子层沉积（Atomic Layer Deposition，ALD）等方法，形成于所述衬底30的表面。
步骤S202、选取所述半导体堆叠结构中的至少一层作为待处理层，在第一方向上，对所述待处理层进行刻蚀，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体。
本申请实施例中，所述第一方向垂直于所述第二方向，所述待处理层为待进行刻蚀处理的所述半导体堆叠结构中的一层或连续的多层。
如图3C所示，为本申请实施例提供的形成第一相变结构体和第一刻蚀间隙的剖面结构示意图，这里，对所述半导体堆叠结构31的刻蚀是沿Z轴方向进行的刻蚀，且本申请实施例中，仅仅对所述半导体堆叠结构31中的待处理层31-1进行刻蚀，即保留部分所述半导体堆叠结构31，不对所述半导体堆叠结构31进行完全刻蚀。所述第一方向为X轴方向（参见图3A），所述第二方向为Y轴方向，在对所述半导体堆叠结构31进行刻蚀以后，形成沿Y轴方向交替排列的第一刻蚀间隙311和第一相变结构体312。
在一些实施例中，所述刻蚀工艺可以是干法刻蚀工艺，对所述半导体堆叠结构31-1刻蚀完之后，需要对所述第一相变结构体312的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀释后的氢氟酸溶液或去离子水进行清洗。
步骤S203、在每一所述第一相变结构体的表面形成第一预封装层，形成所述半导体器件。
这里，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
如图3D所示，为本申请实施例提供的形成第一预封装层的结构示意图，所述第一预封装层313位于所述第一相变结构体312的表面，所述第一预封装层313可以通过化学气相沉积或者液相沉积的方式形成。
需要说明的是，本申请实施例提供的第一预封装层还可以提供存储单元制造过程中的机械支撑作用。
本申请实施例提供的半导体器件的形成方法，在第一相变结构体的表面沉积形成第一预封装层，由于第一预封装层与第一相变结构体均具有碳元素，在第一预封装层与第一封装层之间形成有稳定的C-C化学键，因此，第一预封装层可以使得相变材料上方、下方的电极与第一封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变，提高了半导体器件的存储效果。
实施例二
图4为本申请实施例提供的半导体器件形成方法的实现流程示意图，如图4所示，所述方法包括以下步骤：
步骤S401、由下至上依次堆叠形成中间电极层、相变材料层和顶部电极层，以形成半导体堆叠结构。
图5A为本申请实施例提供的半导体堆叠结构的三维结构示意图，图5B为本申请实施例提供的半导体堆叠结构的剖面结构示意图，结合图5A和5B所示，所述半导体堆叠结构50至少包括：顶部电极层502-1、相变材料层503和中间电极层502-2。其中，所述顶部电极层502-1位于所述相变材料层503之上，且与所述相变材料层503相邻；所述中间电极层502-2位于所述相变材料层503之下，且与所述相变材料层503相邻。所述顶部电极层502-1、所述相变材料层503和所述中间电极层502-2均可以通过PVD的方式沉积形成。所述相变材料层中的相变材料可以是含锗、锑、碲的合成材料（GST），例如，Ge2Sb2Te5；所述相变材料也可以是硫属化物。所述顶部电极层和所述底部电极层由碳电极形成。
在一些实施例中，所述半导体堆叠结构50还包括：选通层（Ovonic ThresholdSwitch，OTS）504和氧化物层505；所述氧化物层505可以由氧化硅形成，其中，所述选通层504位于所述中间电极层502-2之下，且与所述中间电极层相邻，所述氧化物层505位于所述选通层504之下。
步骤S402、选取所述相变材料层和所述顶部电极层作为所述待处理层。
所述待处理层为待进行刻蚀处理的所述半导体堆叠结构50中的一层或连续的多层，本申请实施例中，选取所述相变材料层503和顶部电极层502-1作为待处理层。
步骤S403、在所述第一方向上，由上至下依次刻蚀所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体。
请继续参见图5A和5B，所述半导体堆叠结构50还包括硬掩膜层501，所述硬掩膜层501可以通过CVD工艺或者通过等离子化学气相沉积等工艺沉积形成。所述硬掩膜层501可以采用无机薄膜材形成，例如，所述硬掩膜层501可以采用碳形成。或者，所述硬掩膜层501的材料也可以选用氧化物、氮化物或者金属等。
在刻蚀工艺中，首先把多重光刻胶图案转移到硬掩模上，形成所述刻蚀图案，然后通过硬掩膜层501将最终图案刻蚀转移到半导体堆叠结构50中的顶部电极层502-1上。
如图5C所示，为本申请实施例提供的形成第一刻蚀间隙和第一相变结构体的结构示意图，结合图5A和图5C，这里，所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第一方向与所述第二方向垂直。刻蚀所述顶部电极层502-1和所述相变材料层503的刻蚀方向（即Z轴方向），与所述第一方向和所述第二方向垂直。本申请实施例中，沿Z轴方向，通过所述硬掩膜层501依次刻蚀所述顶部电极层502-1和所述相变材料层503，直至暴露出所述中间电极层502-2时停止刻蚀，形成在Y轴方向上交替排列的第一刻蚀间隙511和第一相变结构体512。
在一些实施例中，所述刻蚀工艺可以是干法刻蚀工艺，对所述半导体堆叠结构50刻蚀完之后，需要对所述第一相变结构体512的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀氢氟酸溶液或去离子水进行清洗。
步骤S404、采用第一沉积工艺，在每一所述第一相变结构体中沉积第一材料，形成所述第一预封装层，进而形成所述半导体器件。
其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
如图5D所示，为本申请实施例提供的形成第一预封装层的结构示意图，所述第一预封装层513覆盖在所述第一相变结构体512的表面。所述第一沉积工艺可以是化学气相沉积工艺，也可以是液相沉积工艺，本申请实施例对实际的沉积工艺不做限制。
所述第一材料包括SiC或SiCN，即所述第一预封装层513由SiC或SiCN形成，在一些实施例中，所述第一预封装层513也可以由SiC和SiCN组成。
在一些实施例中，所述第一相变结构体至少含有碳元素，对应地，所述第一预封装层513与所述第一相变结构体的表面形成有C-C化学键。本申请实施例中，第一相变结构体包括由下至上依次堆叠的中间电极层、相变材料层以及顶部电极层；所述C-C化学键分别形成于所述顶部电极层与所述第一预封装层之间，和，所述中间电极层与所述第一预封装层之间。
在一些实施例中，由于C-C键的键能较大，本申请实施例中在形成第一预封装层513之后，所述第一预封装层513和顶部电极层、中间电极层之间会发生反应形成C-C化学键，C-C化学键的结合力远大于相关技术中SiN封装层与第一相变结构体表面之间的范德华力，因此，本申请实施例中形成的第一预封装层SiC/SiCN与碳电极之间的粘结性增强了。
在一些实施例中，在所述第一相变结构体表面沉积所述第一预封装层之前，所述方法还包括：
步骤S10、对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体。
这里，所述第一相变结构体的表面具有第一粗糙度，所述处理后的第一相变结构体的表面具有第二粗糙度，所述第二粗糙度大于所述第一粗糙度，本申请实施例中，可以采用以下方式对所述第一相变结构体进行表面处理：
将特定类型的气体，以预设参数作用于每一所述第一相变结构体的表面，实现对每一所述第一相变结构体的表面同时进行清洁处理和刻蚀处理，得到所述处理后的第一相变结构体，其中，所述特定类型的气体至少包括：任意一种惰性气体或惰性气体的等离子体，例如，氩气或者氩气的等离子体。
所述预设参数为所述特定类型气体的作用参数，所述预设参数的类型至少包括以下任意一种：气体压力、气体流量或气体能量，对应地，所述预设参数包括但不限于以下至少之一：预设压力、预设流量或预设能量。
本申请实施例中，在所述预设压力大于第一预设压力值时，可实现上述清洁处理过程，在所述预设压力大于第二预设压力值时，可实现上述刻蚀处理过程，其中，所述第二预设压力值大于所述第一预设压力值；在所述预设流量大于第一预设流量值时，可实现上述清洁处理过程，在所述预设流量大于第二预设流量值时，可实现上述刻蚀处理过程，其中，所述第二预设流量值大于所述第一预设流量值；在所述预设能量大于第一预设能量值时，可实现上述清洁处理过程，在所述预设能量大于第二预设能量值时，可实现上述刻蚀处理过程，其中，所述第二预设能量值大于所述第一预设能量值。在其他实施例中，所述预设参数还包括：预设时长。
步骤S11、在每一所述处理后的第一相变结构体的表面形成所述第一预封装层。
本申请实施例中，在沉积第一预封装层之前，对所述第一相变结构体进行粗糙化处理，可以提高所述第一相变结构体表面的粗糙度，进一步增强所述第一预封装层与所述第一相变结构体表面的粘结力。
本申请实施例提供的半导体器件的形成方法，采用第一沉积工艺，在第一相变结构体的表面沉积形成由SiC或SiCN组成的第一预封装层，由于第一预封装层与第一相变结构体具有相同的化学元素C，在第一预封装层可以与第一相变结构体的表面形成有C-C化学键，因此，第一预封装层可以使得相变材料上方、下方的电极与第一封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变，提高了半导体器件的存储效果。
实施例三
图6为本申请实施例提供的半导体器件形成方法的实现流程示意图，如图6所示，所述方法包括以下步骤：
步骤S601、形成半导体堆叠结构。
本申请实施例中，所述形成半导体堆叠结构可以通过以下步骤来实现：
步骤S6011、由下至上依次堆叠形成中间电极层、相变材料层和顶部电极层。
步骤S6012、形成位于所述中间电极层之下的选通层、底部电极层和第一地址线层。
这里，所述半导体堆叠结构是形成于衬底之上的、具有一定层数的叠层结构，图7A为本申请实施例提供的半导体堆叠结构的三维结构示意图，图7B为本申请实施例提供的半导体堆叠结构的剖面结构示意图，结合图7A和7B所示，所述半导体堆叠结构70至少包括：顶部电极层702-1、相变材料层703和中间电极层702-2。所述相变材料层703中的相变材料可以是含锗、锑、碲的合成材料（GST），例如，Ge2Sb2Te5。所述顶部电极层702-1和所述中间电极层702-3均由碳电极形成。
在一些实施例中，所述半导体堆叠结构70还包括：位于所述中间电极层702-2之下的底部电极层702-3、选通层704、第一地址线层705-1和氧化物层706，其中，所述选通层704位于所述中间电极层702-2和所述底部电极层702-3之间，所述第一地址线层705-1位于所述底部电极层702-3与所述氧化物层706之间。所述选通层由OTS（Ovonic ThresholdSwitch）材料形成，所述底部电极层702-3可以是碳电极，所述第一地址线层705-1包括金属钨。
步骤S602、选取所述半导体堆叠结构中的至少一层作为待处理层，在第一方向上，对所述待处理层进行刻蚀，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体。
所述待处理层为待进行刻蚀处理的所述半导体堆叠结构70中的一层或连续的多层，本申请实施例中，选取所述相变材料层703和顶部电极层702-1作为待处理层。
请继续参见图7A和7B，所述半导体堆叠结构70还包括第一硬掩膜层701-1，所述第一硬掩模层701-1通过CVD的方法形成于所述顶部电极层702-1之上，用于根据所述第一硬掩膜层701-1上的多重光刻胶图案对所述半导体堆叠结构70进行刻蚀。这里，第一硬掩膜成分包括TiN、SiN或SiO2等。
如图7C所示，为本申请实施例提供的形成第一刻蚀间隙和第一相变结构体的结构示意图，结合图7A和7C，这里，所述第一方向为X轴方向，所述第二方向为Y轴方向，所述第一方向与所述第二方向垂直。刻蚀所述顶部电极层702-1和所述相变材料层703的刻蚀方向（即Z轴方向），与所述第一方向和所述第二方向垂直。本申请实施例中，沿Z轴方向，通过所述第一硬掩膜层701-1依次刻蚀所述顶部电极层702-1和所述相变材料层703，直至暴露出所述中间电极层702-2时，停止刻蚀，形成在Y轴方向上交替排列的第一刻蚀间隙711和第一相变结构体712。
在一些实施例中，所述刻蚀可以是：等离子体刻蚀或光刻，对所述半导体堆叠结构70刻蚀完之后，需要对所述第一相变结构体712的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀氢氟酸溶液或去离子水进行清洗。
步骤S603、采用第一沉积工艺，在每一所述第一相变结构体中沉积第一材料，形成所述第一预封装层。
如图7D所示，为本申请实施例提供的形成第一预封装层的结构示意图，所述第一预封装层713位于所述第一相变结构体的表面。所述第一沉积工艺可以是化学气相沉积工艺，也可以是液相沉积工艺，本申请实施例不做限制。
所述第一材料包括SiC或SiCN，即所述第一预封装层713由SiC或SiCN组成，在一些实施例中，所述第一预封装层713也可以由SiC和SiCN组成。
本申请实施例中，由于所述第一相变结构体包括C元素，所述第一预封装层也包含C元素，因此，所述第一预封装层713与所述第一相变结构体的表面形成有C-C化学键。本申请实施例中，所述第一相变结构体包括由下至上依次堆叠的中间电极层702-2、相变材料层703以及顶部电极层702-1；所述C-C化学键分别形成于所述顶部电极层与所述第一预封装层之间，和，所述中间电极层与所述第一预封装层之间。
在一些实施例中，所述第一相变结构体表面具有第一粗糙度，在每一所述第一相变结构体的表面形成第一预封装层之前，对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体，其中，所述处理后的第一相变结构体的表面具有第二粗糙度，所述第二粗糙度大于所述第一粗糙度。
对应地，所述在每一所述第一相变结构体的表面形成第一预封装层，包括：
在每一所述处理后的第一相变结构体的表面形成所述第一预封装层。
本申请实施例中，可以通过以下方式对所述第一相变结构体的表面进行粗糙化处理：
将特定类型的气体，以预设参数作用于每一所述第一相变结构体的表面，实现对每一所述第一相变结构体的表面同时进行清洁处理和刻蚀处理，得到所述处理后的第一相变结构体，其中，所述特定类型的气体至少包括：任意一种惰性气体或惰性气体的等离子体。
这里，所述特定类型的保护气体可以是氩气、氪气、氩气等离子体或者氪气等离子体；所述预设参数的类型包括以下任意一种：气体压力、气体流量或气体能量，所述预设参数包括但不限于以下至少之一：预设压力、预设流量或预设能量。所述清洁处理是指通过所述特定类型的气体清除所述第一相变结构体表面的灰尘等杂质；所述刻蚀处理是指通过所述特定类型的气体在所述第一相变结构体的表面形成一些微小的凹凸结构。
步骤S604、在所述第一方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向交替排列的第二刻蚀间隙和第二相变结构体。
如图7E所示，为本申请实施例提供的形成第二刻蚀间隙和第二相变结构体的结构示意图，所述第一方向为X轴方向，所述第二方向为Y轴方向，刻蚀所述中间电极层702-2、所述选通层704、所述底部电极层702-3和所述第一地址线层705-1的刻蚀方向，与所述第一方向和所述第二方向垂直。本申请实施例中，沿Z轴方向，依次刻蚀所述中间电极层702-2、所述选通层704、所述底部电极层702-3和所述第一地址线层705-1，直至暴露出衬底时，停止刻蚀，形成沿Y轴方向交替排列的第二刻蚀间隙714和第二相变结构体715。本申请实施例中，对所述第一地址线层705-1的刻蚀可以完全刻蚀，也可以是部分刻蚀。在一些实施例中，所述氧化层706位于所述衬底的表面，且与所述衬底相邻，在刻蚀过程中，当暴露出所述氧化物层706时，停止刻蚀。所述刻蚀工艺可以是干法刻蚀工艺，例如，等离子体刻蚀工艺或光刻工艺。
在一些实施例中，对所述半导体堆叠结构70刻蚀完之后，需要对所述第二相变结构体715的表面进行湿法清洗处理，以去除刻蚀过程的残留物。例如，可以采用稀氢氟酸溶液或去离子水进行清洗。
步骤S605、采用第二沉积工艺，在每一所述第二相变结构体中沉积第二材料，形成所述第二预封装层。
如图7F所示，为本申请实施例提供的形成第二预封装层的结构示意图，所述第二预封装层716覆盖于所述第二相变结构体715的表面。所述第二沉积工艺可以是化学气相沉积工艺，也可以是液相沉积工艺，本申请实施例对实际工艺不做限制。
所述第二料包括SiC或SiCN，即所述第二预封装层716由SiC或SiCN组成，在一些实施例中，所述第二预封装层716也可以由SiC和SiCN组成。所述第一材料与所述第二材料相同或不同。
本申请实施例中，由于所述第二相变结构体包括C元素，所述第二预封装层也包含C元素，因此，所述第二预封装层716与所述第二相变结构体715之间形成有C-C化学键。本申请实施例中，所述第二相变结构体包括由下至上依次堆叠的第一地址线层705-1、底部电极层702-3、选通层704以及中间电极层702-2；所述C-C化学键形成于所述中间电极层与所述第二预封装层之间；和，所述底部电极层与所述第二预封装层之间。
在一些实施例中，由于C-C键的键能较大，本申请实施例中在形成第二预封装层716之后，所述第二预封装层和中间电极层、底部电极层之间会发生反应形成C-C化学键，C-C化学键的结合力远大于相关技术中SiN封装层与第二相变结构体之间的范德华力，因此，本申请实施例中形成的第二预封装层SiC/SiCN与碳电极之间的粘结性增强了。
在一些实施例中，所述第二相变结构体表面具有第三粗糙度，在所述第二相变结构体715的表面沉积形成第二预封装层716之前，可以对所述第二相变结构体进行粗糙化处理，所述粗糙化处理后的第二相变结构体具有第四粗糙度，所述第四粗糙度大于所述第三粗糙度，本申请实施例中，对第二相变结构体的粗糙化处理过程与对第一相变结构体的粗糙化处理过程类似。
步骤S606、在所述第二预封装层的表面依次沉积至少两层第一封装层。
本申请实施例中，可以采用第一预设沉积工艺，在所述第二预封装层的表面依次沉积至少两层第一封装层。沉积每一层第一封装层的所述第一预设沉积工艺包括但不限于以下之一：化学气相沉积工艺，物理气相沉积工艺或原子层沉积工艺。
图7G为本申请实施例提供的形成第一封装层的结构示意图，如图7G所示，所述第一封装层717位于所述第二预封装层716的表面，形成封装结构。每一层第一封装层的材料包括但不限于以下之一：SiC、SiN或SiOx。在其它实施例中，每一层第一封装层还可以是：SiN层和SiOx层的交替封装层，或者，SiC层、SiN层和SiOx层的交替封装层。本申请实施例中，在第二预封装层716的表面形成了两层第一封装层7171和7172。
本申请实施例中，沉积至少两层第一封装层的目的是为了形成多个界面，通过多个界面来减小相邻两个第二相变结构体之间的热串扰。所述半导体器件中相邻的两个第二相变结构体之间的热串扰小于阈值，这里，对阈值的大小不做限制。本申请实施例中，如果相邻的两个第二相变结构体之间的热串扰大于阈值，则导致整个半导体器件的性能下降。
步骤S607、在所述至少一个第二刻蚀间隙中填充隔热材料，得到处理后的半导体堆叠结构。
如图7H所示，为本申请实施例提供的在第二刻蚀间隙中填充隔热材料的结构示意图，所述隔热材料718可以通过喷涂的形式填充于所述第二刻蚀间隙中，所述隔热材料包括：任意一种低导热材料，所述隔热材料用于隔离相邻的两个第二相变结构体之间的热传导，本申请实施例中，所述隔热材料包括：SiO2或碳掺杂的SiO2。
在一些实施例中，在填充所述隔热材料之后，打磨所述处理后的半导体堆叠结构的表面，直至暴露出所述顶部电极层为止。
如图7I所示，为本申请实施例提供的经过平坦化处理后的半导体器件的结构示意图，这里，可以采用化学机械抛光工艺（Chemical Mechanical Polish，CMP）打磨所述处理后的半导体堆叠结构，直至暴露出所述顶部电极层702-1为止。
步骤S608、在所述半导体堆叠结构的表面形成第二地址线层和第二硬掩膜层。
图7J为本申请实施例提供的形成第二地址线层和第二硬掩膜层的结构示意图，本申请实施例中，通过PVD或者CVD的方式，在所述半导体堆叠结构70中的顶部电极层702-1的表面沉积形成第二地址线层705-2和第二硬掩膜层701-2。这里，所述第二地址线层705-2与所述第一地址线层705-1相同，所述第二硬掩膜层701-2与所述第一硬掩膜层701-1相同。
步骤S609、在所述第二方向上，由上至下依次刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止，以形成沿所述第一方向交替排列的第三刻蚀间隙和第三相变结构体。
在一些实施例中，在第二相变结构体表面形成第一封装层以后，还需要在所述第二方向上，对所述堆叠结构进行继续刻蚀，以形成完整的半导体器件。
如图7K所示，为本申请实施例提供的形成第二地址线层和第二硬掩膜层之后，在第二方向上的堆叠结构71的剖面示意图，所述第二方向为Y轴方向，所述第一方向为X轴方向，所述第二方向与所述第一方向垂直。刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层的刻蚀方向为Z轴方向，所述刻蚀方向分别与所述第二方向和所述第一方向垂直。
图7L为本申请实施例提供的形成第三刻蚀间隙和第三相变结构体的剖面结构示意图，沿Z轴方向，通过所述第二硬掩膜层701-2依次刻蚀所述第二地址线层705-2、所述顶部电极层702-1和所述相变材料层703，直至暴露出所述中间电极层702-2时，停止刻蚀，形成在X轴方向上交替排列的第三刻蚀间隙719和第三相变结构体720。
步骤S610、采用第三沉积工艺，在每一所述第三相变结构体中沉积第三材料，形成所述第三预封装层。
如图7M所示，为本申请实施例提供的形成第三预封装层的结构示意图，所述第三预封装层721覆盖在所述第三相变结构体720的表面。所述第三沉积工艺可以是化学气相沉积工艺，也可以是液相沉积工艺，本申请实施例对实际工艺不做限制。
所述第三材料包括SiC或SiCN，即所述第三预封装层721由SiC或SiCN组成，在一些实施例中，所述第三预封装层721也可以由SiC和SiCN组成。所述第三材料与所述第二材料相同或不同。
本申请实施例中，由于所述第三相变结构体包括C元素，所述第三预封装层也包含C元素，因此，所述第三预封装层721与所述第三相变结构体720之间形成有C-C化学键。本申请实施例中，所述第三相变结构体包括由下至上依次堆叠的所述中间电极层702-2、所述相变材料层703、所述顶部电极层702-1以及所述第二地址线层705-2；所述C-C化学键形成于所述顶部电极层与所述第三预封装层之间；和/或，所述中间电极层与所述第三预封装层之间。
在一些实施例中，由于C-C键的键能较大，本申请中在形成第三预封装层721之后，所述第三预封装层和顶部电极层、中间电极层之间会发生反应形成C-C化学键，C-C化学键的结合力远大于相关技术中SiN封装层与第三相变结构体之间的范德华力，因此，本申请实施例中形成的第三预封装层SiC/SiCN与碳电极之间的粘结性增强了。
在一些实施例中，所述第三相变结构体表面具有第五粗糙度，在所述第三相变结构体720的表面沉积形成第三预封装层721之前，可以对所述第三相变结构体进行粗糙化处理，所述粗糙化处理后的第三相变结构体具有第六粗糙度，所述第六粗糙度大于所述第五粗糙度，本申请实施例中，对第三相变结构体的粗糙化处理过程与对第一相变结构体的粗糙化处理过程类似。
步骤S611、在所述第二方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出所述衬底为止，以形成沿所述第一方向交替排列的第四刻蚀间隙和第四相变结构体。
这里，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直。图7N为本申请实施例提供的形成第四刻蚀间隙和第四相变结构体的剖面结构示意图，如图7N所示，沿Z轴方向，依次刻蚀所述中间电极层702-2、所述选通层704、所述底部电极层702-3和所述第一地址线层705-1，直至暴露出衬底时，停止刻蚀，形成沿Y轴方向交替排列的第四刻蚀间隙722和第四相变结构体723。本申请实施例中，对所述第一地址层705-1的刻蚀可以完全刻蚀，也可以是部分刻蚀。在一些实施例中，所述氧化层706位于所述衬底的表面，且与所述衬底相邻，在刻蚀过程中，当暴露出所述氧化物层706时，停止刻蚀。
步骤S612、采用第四沉积工艺，在每一所述第四相变结构体中沉积第四材料，形成所述第四预封装层。
如图7O所示，为本申请实施例提供的形成第四预封装层的结构示意图，所述第四预封装层724覆盖在所述第四相变结构体723的表面。所述第四沉积工艺可以是化学气相沉积工艺，也可以是液相沉积工艺，本申请实施例对实际工艺不做限制。
所述第四料包括SiC或SiCN，即所述第四预封装层724由SiC或SiCN组成，在一些实施例中，所述第四预封装层724也可以由SiC和SiCN组成。所述第四材料与所述第二材料相同或不同。
本申请实施例中，由于所述第四相变结构体包括C元素，所述第四预封装层也包含C元素，因此，所述第四预封装层724与所述第四相变结构体之间形成有C-C化学键。本申请实施例中，所述第四相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；所述C-C化学键形成于所述中间电极层与所述第四预封装层之间；和/或，所述底部电极层与所述第四预封装层之间。
在一些实施例中，由于C-C键的键能较大，本申请中在形成第四预封装层724之后，所述第四预封装层和中间电极层、底部电极层之间会发生反应形成C-C化学键，C-C化学键的结合力远大于相关技术中SiN封装层与第四相变结构体之间的范德华力，因此，本申请实施例中形成的第四预封装层SiC/SiCN与碳电极之间的粘结性增强了。
在一些实施例中，所述第四相变结构体表面具有第七粗糙度，在所述第四相变结构体723的表面沉积形成第四预封装层724之前，可以对所述第四相变结构体进行粗糙化处理，所述粗糙化处理后的第四相变结构体具有第八粗糙度，所述第八粗糙度大于所述第七粗糙度，本申请实施例中，对第四相变结构体的粗糙化处理过程与对第二相变结构体的粗糙化处理过程类似。
步骤S613、在所述第四预封装层的表面依次沉积至少两层第二封装层。
本申请实施例中，可以采用第二预设沉积工艺，在所述第四预封装层的表面依次沉积至少两层第二封装层。沉积每一层第二封装层的所述第二预设沉积工艺包括但不限于以下之一：化学气相沉积工艺，物理气相沉积工艺或原子层沉积工艺，所述第二预设沉积工艺与所述第一预设沉积工艺相同或不同。
图7P为本申请实施例提供的形成第二封装层的结构示意图，如图7P所示，所述第二封装层725位于所述第四预封装层724的表面，形成封装结构。每一层第二封装层材料包括但不限于以下之一：SiC、SiN或SiOx。在其它实施例中，每一层第二封装层还可以是：SiN和SiOx的交替封装层，或者，SiC、SiN和SiOx的交替封装层。本申请实施例中，在第四预封装层724的表面形成了两层第二封装层7251和7252。
本申请实施例中，沉积至少两层第二封装层725的目的是为了形成多个界面，通过多个界面来减小相邻第四相变结构体之间的热串扰。所述半导体器件中相邻的两个第四相变结构体之间的热串扰小于所述阈值，这里，对阈值的大小不做限制。本申请实施例中，如果相邻的两个第四相变结构体之间的热串扰大于阈值，则导致整个半导体器件的性能下降。
步骤S614、在所述至少一个第四刻蚀间隙中填充所述隔热材料，形成具有柱状存储单元的所述半导体器件。
如图7Q所示，为本申请实施例提供的在第四刻蚀间隙中填充隔热材料的结构示意图，所述隔热材料718可以通过喷涂的形式填充于所述第四刻蚀间隙中，所述隔热材料包括：任意一种低导热材料，所述隔热材料用于隔离相邻的两个第四相变结构体之间的热传导。
在一些实施例中，在填充所述隔热材料之后，打磨所述处理后的半导体堆叠结构的表面，直至暴露出所述第二地址线层为止，以形成具有柱状存储单元的所述半导体器件。
如图7R所示，为本申请实施例提供的经过平坦化处理后的半导体器件的结构示意图，这里，可以采用化学机械抛光工艺（Chemical Mechanical Polish，CMP）打磨所述处理后的半导体堆叠结构，直至暴露出所述第二地址线层705-2为止。
本申请实施例提供的形成半导体器件的方法，在第一方向上，在第一相变结构体的表面沉积形成由SiC或SiCN组成的第一预封装层，第一预封装层可以与第一相变结构体之间形成有C-C化学键；并且在第二相变结构体的表面先沉积形成由SiC或SiCN组成的第二预封装层，第二预封装层可以与第二相变结构体之间形成有C-C化学键，在第二方向上，进行同样的刻蚀和沉积预封装层的过程，进而使得相变材料上方、下方的电极与第一封装层和第二封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变；且通过本申请实施例提供的半导体器件的形成方法，所形成的半导体器件，至少具有两层位于第二相变结构体表面的第一封装层和位于第四相变结构体表面的第二封装层，可以有效地降低相邻存储单元之间的热串扰，保证了半导体器件的存储性能。
实施例四
在上述任一半导体器件形成方法的基础上，本申请实施例提供一种三维相变存储器。如图8所示，为本申请实施例提供的三维相变存储器的结构示意图，所述三维相变存储器80包括：
半导体堆叠结构81，所述半导体堆叠结构形成于衬底（图中未示出）之上，所述衬底位于整个结构的最底层，本实施例中可以选择Si作为衬底。
所述半导体堆叠结构81是具有一定层数的叠层结构，所述半导体堆叠结构81可以通过CVD、PVD或ALD等方法，形成于所述衬底的表面。
本申请实施例中，所述半导体堆叠结构81至少包括待处理层，所述待处理层包括：顶部电极层802-1和相变材料层803。在一些实施例中，所述半导体堆叠结构还包括：第一硬掩膜层（图中未示出）、中间电极层802-2、选通层804、底部电极层802-3、第一地址线层805和氧化物层806。其中，所述氧化物层806、第一地址线层805、底部电极层802-3、选通层804、中间电极层802-2、相变材料层803、顶部电极层802-1和第一硬掩膜层通过PVD方法，依次沉积在衬底上。所述相变材料层中的相变材料可以是含锗、锑、碲的合成材料（GST），例如，Ge2Sb2Te5；所述相变材料也可以是硫属化物。所述顶部电极层和所述中间电极层由碳电极形成。所述第一硬掩膜层用于根据所述第一硬掩膜层上的多重光刻胶图案对所述半导体堆叠结构81进行刻蚀。
所述待处理层包括在第二方向上交替设置的第一相变结构体和第一刻蚀间隙。
这里，所述第二方向为Y轴方向，所述第一相变结构体和所述第一刻蚀间隙是通过干法刻蚀工艺，以所述顶部电极层802-1为起点，沿Z轴方向，对所述待处理层进行刻蚀形成。这里，所述刻蚀工艺可以是等离子刻蚀工艺。
第一预封装层811，所述第一预封装层位于所述第一相变结构体的表面。
在一些实施例中，所述第一预封装层811可以通过以下方式形成：
采用第一沉积工艺，在所述第一相变结构体的表面沉积第一材料，形成所述第一预封装层。其中，所述第一沉积工艺包括：化学气相沉积或者液相沉积工艺；所述第一材料包括SiC或SiCN，即所述第一预封装层811由SiC或SiCN组成。
所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。本申请实施例中，所述第一相变结构体包括由下至上依次堆叠的中间电极层802-2、相变材料层803、顶部电极层802-1；所述C-C化学键分别形成于所述顶部电极层与所述第一预封装层之间，和，所述中间电极层与所述第一预封装层之间。
在一些实施例中，所述半导体器件还包括：在第二方向上交替设置的第二相变结构体812和第二刻蚀间隙；所述第二相变结构体包括所述第一相变结构体，所述第二刻蚀间隙包裹所述第一刻蚀间隙，且所述第二刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层。
所述第二相变结构体812和所述第二刻蚀间隙是通过刻蚀工艺，以所述中间电极层802-2为起点，沿Z轴方向，依次刻蚀所述中间电极层802-2、所述选通层804、所述底部电极层802-3和所述第一地址线层805形成。所述第二刻蚀间隙包裹所述第一刻蚀间隙，且所述第二刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层。这里，所述刻蚀工艺也可以是干法刻蚀工艺。
所述三维相变存储器80还包括：第二预封装层813，所述第二预封装层位于所述第二相变结构体的表面。
在一些实施例中，所述第二预封装层813可以通过以下方式形成：
采用第二沉积工艺，在所述第二相变结构体812的表面沉积第二材料，形成所述第二预封装层。其中，所述第二沉积工艺包括：化学气相沉积或者液相沉积工艺，所述第二材料包括SiC或SiCN，所述第二材料与所述第一材料相同或不同。
这里，所述第二预封装层与所述第二相变结构体具有相同的化学元素：碳元素，因此，所述第二预封装层与所述第二相变结构体之间形成有C-C化学键。
本申请实施例中，所述第二相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；所述C-C化学键形成于所述中间电极层与所述第二预封装层之间；和/或，所述底部电极层与所述第二预封装层之间。
在一些实施例中，由于C-C键的键能较大，本申请中在形成第二预封装层813之后，所述第二预封装层和中间电极层、底部电极层之间会发生反应形成C-C化学键，C-C化学键的结合力远大于相关技术中SiN封装层与第二相变结构体之间的范德华力，因此，本申请实施例中形成的第二预封装层SiC/SiCN与碳电极之间的粘结性增强了。
在一些实施例中，所述三维相变存储器80还包括：至少两层第一封装层814，所述至少两层第一封装层位于所述第二预封装层的表面。
在所述第二预封装层813的表面形成至少两层第一封装层814。这里，形成第一封装层814的方法包括：CVD、LVD或者ALD。所述第一封装层814可以是氮化硅层，也可以是氮化硅层和氧化物层交替形成的封装层，本申请实施例中，所述第一封装层814包括：氮化硅层814-1和氧化物封装层814-2，所述氧化物封装层814-2的材料与所述氧化物层806的材料可以相同，也可以不同。
在一些实施例中，所述三维相变存储器还包括：隔热材料815，所述隔热材料填充于所述第二刻蚀间隙中。
在一些实施例中，在第一方向上，在第二刻蚀间隙和第二相变结构体的表面还形成有第二地址线层和第二硬掩膜层（图中未示出）。
在一些实施例中，所述待处理层还包括在第一方向上交替设置的第三相变结构体和第三刻蚀间隙；所述第三相变结构体包括由下至上依次堆叠的所述中间电极层、所述相变材料层以及所述顶部电极层。
这里，所述第一方向为X轴方向（图中未示出），所述X轴方向与Y轴方向和Z轴方向垂直。所述第三刻蚀间隙和所述第三相变结构体是通过干法刻蚀工艺，以所述第二地址线层为起点，沿Z轴方向，通过所述第二硬掩膜层，刻蚀所述第二地址线层和所述待处理层形成。
第三预封装层，所述第三预封装层位于所述第三相变结构体的表面。
在一些实施例中，所述第三预封装层可以通过以下方式形成：
采用第三沉积工艺，在所述第三相变结构体的表面沉积第三材料，形成所述第三预封装层。其中，所述第三沉积工艺包括：化学气相沉积或者液相沉积工艺；所述第三材料包括SiC或SiCN，所述第三材料与所述第一材料相同或不同。
这里，所述第三预封装层与所述第三相变结构体具有相同的化学元素，碳元素；因此，所述第三预封装层与所述第三相变结构体之间形成有C-C化学键。本申请实施例中，所述第三相变结构体包括由下至上依次堆叠的中间电极层、相变材料层、顶部电极层；所述C-C化学键分别形成于所述顶部电极层与所述第三预封装层之间，和，所述中间电极层与所述第三预封装层之间。
所述三维相变存储器还包括：在第一方向上交替设置的第四相变结构体和第四刻蚀间隙；所述第四相变结构体包括所述第三相变结构体，所述第四刻蚀间隙包裹所述第三刻蚀间隙，且所述第四刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层。
所述第四相变结构体和第四刻蚀间隙是通过刻蚀工艺，以所述中间电极层为起点，沿Z轴方向，依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层形成。这里，所述刻蚀工艺也可以是干法刻蚀工艺。
所述三维相变存储器80还包括：第四预封装层，所述第四预封装层位于所述第四相变结构体的表面。
在一些实施例中，所述第四预封装层可以通过以下方式形成：
采用第四沉积工艺，在所述第四相变结构体的表面沉积第四材料，形成所述第四预封装层。其中，所述第四沉积工艺包括：化学气相沉积或者液相沉积工艺；所述第四材料包括SiC或SiCN，所述第四材料与所述第一材料相同或不同。
这里，所述第四预封装层与所述第四相变结构体具有相同的化学元素：碳元素，因此，所述第四预封装层与所述第四相变结构体之间形成有C-C化学键。
本申请实施例中，所述第四相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层包括；所述C-C化学键形成于所述中间电极层与所述第四预封装层之间；和/或，所述底部电极层与所述第四预封装层之间。
至少两层第二封装层，所述至少两层第二封装层位于所述第四预封装层的表面。
在所述第四预封装层的表面形成至少两层第二封装层。这里，形成第二封装层的方法包括：CVD、LVD或者ALD。所述第二封装层可以是氮化硅层，也可以是氮化硅层和氧化物封装层交替形成的封装层，本申请实施例中，对第二封装层不作限制。
需要说明的是，本申请实施例图8中仅仅示出了所述三维相变存储器的第一方向的结构示意图，对于所述三维相变存储器在第二方向的结构，请参照所述第一方向的结构示意图进行理解。
本申请实施例提供的三维相变存储器，在第一方向上，由于在第一相变结构体中沉积形成由SiC或SiCN组成的第一预封装层，第一预封装层可以与第一相变结构体之间形成有C-C化学键；并且在第二相变结构体中沉积形成由SiC或SiCN组成的第二预封装层，第二预封装层可以与第二相变结构体之间形成有C-C化学键，在第二方向上，进行同样的过程，进而使得相变材料上方、下方的电极与第一封装层和第二封装层之间的粘附性增强，防止相变材料沿电极材料的侧壁扩散，并防止相变材料的成分改变；且本申请实施例中至少沉积两层第一封装层和至少沉积两层第二封装层，可以有效地降低相邻存储单元之间的热串扰，提高了三维相变存储器的缩放能力，保证了三维相变存储器的存储性能。
本领域内的技术人员应明白，本申请实施例的半导体器件及其形成方法的其他构成以及作用，对于本领域的技术人员而言都是已知的，为了减少冗余，本申请实施例不做赘述。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施例，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同限定。

Claims (23)

1.一种半导体器件的形成方法，其特征在于，所述方法包括：
形成半导体堆叠结构；
选取所述半导体堆叠结构中的至少一层作为待处理层，在第一方向上，对所述待处理层进行刻蚀，以形成沿第二方向交替排列的第一刻蚀间隙和第一相变结构体，所述第一方向垂直于所述第二方向；
在每一所述第一相变结构体的表面形成第一预封装层，形成所述半导体器件；其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
2.根据权利要求1所述的方法，其特征在于，所述在每一所述第一相变结构体的表面形成第一预封装层，包括：
采用第一沉积工艺，在每一所述第一相变结构体的表面沉积第一材料，形成所述第一预封装层；所述第一材料包括SiC或SiCN。
3.根据权利要求1所述的方法，其特征在于，所述形成半导体堆叠结构包括：由下至上依次堆叠形成中间电极层、相变材料层和顶部电极层；其中，所述中间电极层和所述顶部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述顶部电极层与所述第一预封装层之间，和，所述中间电极层与所述第一预封装层之间。
4.根据权利要求3所述的方法，其特征在于，所述选取所述半导体堆叠结构中的至少一层作为待处理层，包括：
选取所述相变材料层和所述顶部电极层作为所述待处理层；
对应地，所述在第一方向上，对所述待处理层进行刻蚀，包括：
在所述第一方向上，由上至下依次刻蚀所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止；其中，刻蚀所述顶部电极层和所述相变材料层的刻蚀方向，与所述第一方向和所述第二方向垂直。
5.根据权利要求1所述的方法，其特征在于，所述第一相变结构体的表面具有第一粗糙度；所述方法还包括：
在每一所述第一相变结构体的表面形成第一预封装层之前，对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体，其中，所述处理后的第一相变结构体的表面具有第二粗糙度，所述第二粗糙度大于所述第一粗糙度；
对应地，所述在每一所述第一相变结构体的表面形成第一预封装层，包括：
在每一所述处理后的第一相变结构体的表面形成所述第一预封装层。
6.根据权利要求5所述的方法，其特征在于，所述对每一所述第一相变结构体的表面进行粗糙化处理，得到处理后的第一相变结构体，包括：
将特定类型的气体，以预设参数作用于每一所述第一相变结构体的表面，实现对每一所述第一相变结构体的表面同时进行清洁处理和刻蚀处理，得到所述处理后的第一相变结构体，其中，所述特定类型的气体至少包括：任意一种惰性气体或惰性气体的等离子体；所述预设参数包括但不限于以下至少之一：预设压力、预设流量或预设能量。
7.根据权利要求3所述的方法，其特征在于，所述形成半导体堆叠结构还包括：形成位于所述中间电极层之下的选通层、底部电极层和第一地址线层；
所述形成所述半导体器件，包括：
在沉积所述第一预封装层之后，在所述第一方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出衬底为止，以形成沿所述第二方向交替排列的第二刻蚀间隙和第二相变结构体，其中，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第一方向和所述第二方向垂直；
在所述第二相变结构体的周围沉积第二预封装层，形成所述半导体器件，其中，所述第二预封装层与所述第二相变结构体均具有碳元素，以在所述第二预封装层和所述第二相变结构体表面形成稳定的C-C化学键连接。
8.根据权利要求7所述的方法，其特征在于，所述在所述第二相变结构体的周围沉积第二预封装层，形成所述半导体器件，包括：
采用第二沉积工艺，在每一所述第二相变结构体中沉积第二材料，形成所述第二预封装层；所述第二材料包括SiC或SiCN。
9.根据权利要求7所述的方法，其特征在于，所述第二相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；
其中，所述中间电极层和所述底部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述中间电极层与所述第二预封装层之间，和，所述底部电极层与所述第二预封装层之间。
10.根据权利要求7所述的方法，其特征在于，所述方法还包括：
采用第一预设沉积工艺，在所述第二预封装层的表面依次沉积至少两层第一封装层，形成所述半导体器件；
其中，所述半导体器件中相邻的两个第二相变结构体之间的热串扰小于阈值。
11.根据权利要求10所述的方法，其特征在于，所述在所述第二预封装层的表面依次沉积至少两层第一封装层，形成所述半导体器件，包括：
在沉积所述至少两层第一封装层之后，在所述至少一个第二刻蚀间隙中填充隔热材料，得到处理后的半导体堆叠结构，所述隔热材料用于隔离相邻的两个所述第二相变结构体之间的热传导。
12.根据权利要求11所述的方法，其特征在于，所述方法还包括：
形成第二地址线层，所述第二地址线层位于所述顶部电极层之上；
在所述第二方向上，由上至下依次刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层，直至暴露出所述中间电极层为止，以形成沿所述第一方向交替排列的第三刻蚀间隙和第三相变结构体，其中，刻蚀所述第二地址线层、所述顶部电极层和所述相变材料层的刻蚀方向，与所述第二方向和所述第一方向垂直；
在每一所述第三相变结构体的表面形成第三预封装层，形成所述半导体器件；其中，所述第三预封装层与所述第三相变结构体均具有碳元素，以在所述第三预封装层和所述第三相变结构体表面形成稳定的C-C化学键连接。
13.根据权利要求12所述的方法，其特征在于，所述在每一所述第三相变结构体的表面形成第三预封装层，包括：
采用第三沉积工艺，在每一所述第三相变结构体中沉积第三材料，形成所述第三预封装层；所述第三材料包括SiC或SiCN。
14.根据权利要求12所述的方法，其特征在于，所述第三相变结构体包括由下至上依次堆叠的所述中间电极层、所述相变材料层、所述顶部电极层和所述第二地址线层；
其中，所述中间电极层和所述顶部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述顶部电极层与所述第三预封装层之间，和，所述中间电极层与所述第三预封装层之间。
15.根据权利要求12所述的方法，其特征在于，所述方法还包括：
在沉积所述第三预封装层之后，在所述第二方向上，由上至下依次刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层，直至暴露出所述衬底为止，以形成沿所述第一方向交替排列的第四刻蚀间隙和第四相变结构体，其中，刻蚀所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层的刻蚀方向，与所述第二方向和所述第一方向垂直；
在每一所述第四相变结构体的表面形成第四预封装层，形成具有柱状存储单元的所述半导体器件，其中，所述第四预封装层与所述第四相变结构体均具有碳元素，以在所述第四预封装层和所述第四相变结构体表面形成稳定的C-C化学键连接。
16.根据权利要求15所述的方法，其特征在于，所述在第四相变结构体的表面沉积第四预封装层，形成具有柱状存储单元的所述半导体器件，包括：
采用第四沉积工艺，在每一所述第四相变结构体中沉积第四材料，形成所述第四预封装层；所述第四材料包括SiC或SiCN。
17.根据权利要求15所述的方法，其特征在于，所述第四相变结构体包括由下至上依次堆叠的所述第一地址线层、所述底部电极层、所述选通层以及所述中间电极层；
其中，所述中间电极层和所述底部电极层包括碳电极，对应地，所述C-C化学键分别形成于所述中间电极层与所述第四预封装层之间，和，所述底部电极层与所述第四预封装层之间。
18.根据权利要求15所述的方法，其特征在于，所述方法还包括：
采用第二预设沉积工艺，在所述第四预封装层的表面依次沉积至少两层第二封装层，形成具有柱状存储单元的所述半导体器件；
其中，所述具有柱状存储单元的半导体器件中相邻的两个第四相变结构体之间的热串扰小于所述阈值。
19.根据权利要求18所述的方法，其特征在于，所述在所述第四预封装层的表面依次沉积至少两层第二封装层，形成具有柱状存储单元的所述半导体器件，包括：
在沉积所述至少两层第二封装层之后，在所述至少一个第四刻蚀间隙中填充所述隔热材料，形成具有柱状存储单元的所述半导体器件，所述隔热材料用于隔离相邻的两个所述第四相变结构体之间的热传导。
20.一种半导体器件，其特征在于，应用权利要求1至19任一项所述的方法形成的所述半导体器件，至少包括：
半导体堆叠结构；其中，所述半导体堆叠结构至少包括待处理层；
所述待处理层包括在第二方向上交替设置的第一相变结构体和第一刻蚀间隙；
第一预封装层，所述第一预封装层位于所述第一相变结构体的表面，其中，所述第一预封装层与所述第一相变结构体均具有碳元素，以在所述第一预封装层和所述第一相变结构体表面形成稳定的C-C化学键连接。
21.根据权利要求20所述的半导体器件，其特征在于，所述半导体堆叠结构还包括：位于所述待处理层之下的中间电极层、选通层、底部电极层和第一地址线层；
所述半导体器件还包括：在第二方向上交替设置的第二相变结构体和第二刻蚀间隙；所述第二相变结构体包括所述第一相变结构体，所述第二刻蚀间隙包裹所述第一刻蚀间隙，且所述第二刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层；
第二预封装层，所述第二预封装层位于所述第二相变结构体的表面，其中，所述第二预封装层与所述第二相变结构体均具有碳素，以在所述第二预封装层和所述第二相变结构体表面形成稳定的C-C化学键连接；
至少两层第一封装层，所述至少两层第一封装层位于所述第二预封装层的表面。
22.根据权利要求21所述的半导体器件，其特征在于，所述待处理层还包括在第一方向上交替设置的第三相变结构体和第三刻蚀间隙；
第三预封装层，所述第三预封装层位于所述第三相变结构体的表面，其中，所述第三预封装层与所述第三相变结构体均具有碳元素，以在所述第三预封装层和所述第三相变结构体表面形成稳定的C-C化学键连接。
23.根据权利要求22所述的半导体器件，其特征在于，所述半导体器件还包括：在第一方向上交替设置的第四相变结构体和第四刻蚀间隙；所述第四相变结构体包括所述第三相变结构体，所述第四刻蚀间隙包裹所述第三刻蚀间隙，且所述第四刻蚀间隙贯通所述中间电极层、所述选通层、所述底部电极层和所述第一地址线层；
第四预封装层，所述第四预封装层位于所述第四相变结构体的表面，其中，所述第四预封装层与所述第四相变结构体均具有碳元素，以在所述第四预封装层和所述第四相变结构体表面形成稳定的C-C化学键连接；
至少两层第二封装层，所述至少两层第二封装层位于所述第四预封装层的表面。
CN202011360297.4A 2020-11-27 2020-11-27 一种半导体器件的形成方法及半导体器件 Active CN112186102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011360297.4A CN112186102B (zh) 2020-11-27 2020-11-27 一种半导体器件的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011360297.4A CN112186102B (zh) 2020-11-27 2020-11-27 一种半导体器件的形成方法及半导体器件

Publications (2)

Publication Number Publication Date
CN112186102A true CN112186102A (zh) 2021-01-05
CN112186102B CN112186102B (zh) 2021-02-26

Family

ID=73918255

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011360297.4A Active CN112186102B (zh) 2020-11-27 2020-11-27 一种半导体器件的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN112186102B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312870A (zh) * 2021-04-02 2021-08-27 长江先进存储产业创新中心有限责任公司 一种冗余填充方法
CN113517310A (zh) * 2021-04-02 2021-10-19 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016060529A1 (ko) * 2014-10-17 2016-04-21 한양대학교 산학협력단 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템
US20160293842A1 (en) * 2010-05-19 2016-10-06 Micron Technology, Inc. Forming self-aligned conductive lines for resistive random access memories
US20190140023A1 (en) * 2014-04-30 2019-05-09 Micron Technology, Inc. Phase change memory stack with treated sidewalls
US20200287133A1 (en) * 2019-03-07 2020-09-10 Intel Corporation Memory device with boron nitride liner

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293842A1 (en) * 2010-05-19 2016-10-06 Micron Technology, Inc. Forming self-aligned conductive lines for resistive random access memories
US20190140023A1 (en) * 2014-04-30 2019-05-09 Micron Technology, Inc. Phase change memory stack with treated sidewalls
WO2016060529A1 (ko) * 2014-10-17 2016-04-21 한양대학교 산학협력단 3차원 구조의 인공 뉴런 반도체 소자 및 이를 이용한 인공 뉴런 반도체 시스템
US20200287133A1 (en) * 2019-03-07 2020-09-10 Intel Corporation Memory device with boron nitride liner

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312870A (zh) * 2021-04-02 2021-08-27 长江先进存储产业创新中心有限责任公司 一种冗余填充方法
CN113517310A (zh) * 2021-04-02 2021-10-19 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN112186102B (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
US10680170B2 (en) Cross-point memory and methods for forming of the same
TWI595560B (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
US9893277B2 (en) Memory arrays and methods of forming memory cells
TWI536546B (zh) 具有選擇裝置之三維記憶體陣列
US8941089B2 (en) Resistive switching devices and methods of formation thereof
US8021897B2 (en) Methods of fabricating a cross point memory array
US8722455B2 (en) Phase change memory structure having low-K dielectric heat-insulating material and fabrication method thereof
JP5241717B2 (ja) 抵抗スイッチング装置の抵抗スイッチング材料の制御された形成方法および該方法によって得られる装置
CN112186102B (zh) 一种半导体器件的形成方法及半导体器件
TWI476972B (zh) Resistive change memory and its manufacturing method
JP2011040579A (ja) 抵抗変化メモリ
US11502132B2 (en) Semiconductor memory device
CN112599667A (zh) 一种相变存储器及其制作方法
CN111146340B (zh) 一种相变存储器单元及其制备方法
CN113258000A (zh) 半导体结构和形成半导体器件的方法
WO2022143461A1 (zh) 一种相变存储器单元及其制备方法
CN112582536B (zh) 一种半导体器件及其制备方法
CN112103390B (zh) 一种半导体器件的形成方法及半导体器件
CN112436028A (zh) 一种三维存储器及三维存储器的形成方法
TW202139495A (zh) 三維半導體記憶體元件
CN112133827B (zh) 一种三维存储器的形成方法及三维存储器
KR101026603B1 (ko) 상변화 기억 소자의 제조방법
CN112689894A (zh) 非易失性半导体存储装置及其制造方法
CN102299106A (zh) 相变存储器存储单元及其制作方法
CN114864811A (zh) 相变存储单元、相变存储器及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant