CN114864811A - 相变存储单元、相变存储器及其制备方法、电子设备 - Google Patents

相变存储单元、相变存储器及其制备方法、电子设备 Download PDF

Info

Publication number
CN114864811A
CN114864811A CN202110521657.2A CN202110521657A CN114864811A CN 114864811 A CN114864811 A CN 114864811A CN 202110521657 A CN202110521657 A CN 202110521657A CN 114864811 A CN114864811 A CN 114864811A
Authority
CN
China
Prior art keywords
phase change
layer
change memory
electrode
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110521657.2A
Other languages
English (en)
Inventor
李响
李天宇
谭海波
陈一峰
马平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN114864811A publication Critical patent/CN114864811A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8613—Heating or cooling means other than resistive heating electrodes, e.g. heater in parallel

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本申请提供了一种相变存储单元、相变存储器及其制备方法、电子设备。上述相变存储单元包括第一电极、第一加热层、相变材料层、第一绝缘层和隔热层。其中，上述第一电极、第一加热层和相变材料层层叠设置。第一绝缘层环绕包裹第一加热层和相变材料层。隔热层至少位于第一加热层和第一绝缘层之间，以及第一加热层与第一电极之间。隔热层包裹了第一加热层除了与相变材料层相对一侧的表面，从而第一加热层的热量可以通过该表面传导至相变材料层，以驱动相变材料层工作。可以提高该相变存储单元加热效率，降低了操作电流。可以减少相邻的相变存储单元之间的热串扰，降低相变存储器的读写错误率。

Description

相变存储单元、相变存储器及其制备方法、电子设备
本申请要求在2021年2月3日提交中华人民共和国知识产权局、申请号为202110149444.1、发明名称为“一种三维相变存储器”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及存储器技术领域，尤其涉及到一种相变存储单元、相变存储器及其制备方法、电子设备。
背景技术
随着移动互联网、云计算、大数据、深度学习以及物联网等各项技术的广泛应用，市场对超高密度、超大容量的数据存储的需求快速增长。其中，相变存储器作为应用前景最被看好的非易失存储技术之一，其存储器结构正在从二维向三维发展。
相变存储器具有低功耗、高密度、尺寸小等优点，其通过电脉冲产热的方式使相变材料在晶态和非晶态之间转变时所表现出来的导电性差异来存储数据。相变存储器中，相邻的相变存储单元通常是通过绝缘介质层(如二氧化硅层)隔开。在每次读写操作过程中，相变存储单元会被升到一个较高的温度。但现有绝缘介质层的保温隔热能力较差，热量可能会扩散到邻近的相变存储单元，可能发生热串扰，导致邻近存储单元存储的数据发生错误。
发明内容
本申请提供了一种相变存储单元、相变存储器及其制备方法、电子设备，该相变存储单元包括隔热层，可以降低相邻的相变存储单元之间的热串扰，降低相变存储器的读写错误率。
第一方面，本申请提供了一种相变存储单元，该相变存储单元包括第一电极、第一加热层、相变材料层、第一绝缘层和隔热层。其中，上述第一电极、第一加热层和相变材料层层叠设置。第一绝缘层环绕包裹第一加热层和相变材料层。隔热层至少位于第一加热层和第一绝缘层之间，以及第一加热层与第一电极之间。该方案中，上述隔热层能够包裹第一加热层，值得说明的是，本申请提到的“包裹”并不是完全包裹，一侧是未包裹状态，从而热量可以从未包裹的一侧进行传导。该技术方案中，隔热层包裹了第一加热层除了与相变材料层相对一侧的表面，从而第一加热层的热量可以通过该表面传导至相变材料层，以驱动相变材料层工作。隔热层具有较好的隔热效果，因此，可以提高该相变存储单元加热效率，降低了操作电流。同时可以减少相邻的相变存储单元之间的热串扰，从而降低相变存储器的读写错误率。
具体设置上述隔热层时，上述隔热层的热导率小于1.4W/mK。该方案中，隔热层的隔热效果较好。
上述隔热层还位于相变材料层与第一绝缘层之间。也就是说，隔热层包裹相变材料层和第一加热层，从而可以隔离较多的热量，可以更加可靠的减少热串扰的情况。
相变存储单元还可以包括第二电极，上述第一加热层和相变材料层位于第一电极与第二电极之间，从而驱动相变存储单元工作。相变存储单元还可以包括选通管，该选通管与第一电极相邻、与第二电极相邻，或者，位于第一加热层与相变材料层之间，本申请对于选通管的具体设置位置不做限制。
具体设置上述隔热层时，还可以使隔热层还位于选通管与第一绝缘层之间。该方案可以增加隔热层隔离热量的效果，减少热串扰。
再一种技术方案中，上述隔热层还位于第二电极与第一绝缘层之间。该隔热层隔离相变存储单元较多的结构，隔热效果较好。具体设置上述隔热层时，可以使得隔热层包裹相变存储单元处第一电极以外的全部结构，以使得隔热层具有足够的隔热效果。
上述隔热层的具体材质不做限制，具体的，隔热层可以包括氧化铝和氮化硅中的至少一种与氧化硅形成的堆叠层，以及稀土氧化物掺杂的氧化锆中的一种或多种；其中，所述稀土氧化物包括三氧化二钇和二氧化铈中的至少一种。上述材质的隔热层的热导率较小，则具有较好的隔热效果。
上述隔热层的厚度为0.3nm-10nm。隔热层的厚度较薄，则可以减少隔热层占用的体积，有利于提升相变存储器的相变存储单元的密度。
上述第一加热层内还可以设置附加层，上述附加层朝向相变材料层的一侧的至少部分区域从第一加热层中裸露。该方案中，第一加热层与相变材料层相邻的面积较小，则只需驱动相变材料层较小的体积发生相变，则功耗较小。此外，该方案中，无需第一加热层产生太多的热量，也可以减少热串扰的发生。
上述附加层的具体类型不做限制，具体的，上述附加层可以为第二绝缘层，也就是附加层不具有导电性，仅仅第一加热层导电，用于对相变材料层进行加热。具体的，该第二绝缘层的材质可以与第一绝缘层的材质相同，也可以不同。或者，上述附加层还可以是第二加热层，该第二加热层具有一定的导电性，但是第二加热层的电阻率高于第一加热层的电阻率，则电流主要通过第一加热层流过，以使得第一加热层主要用于对相变材料层进行加热。
第二方面，本申请还提供了一种相变存储单元。该相变存储单元包括第一电极、第一加热层、相变材料层、第一绝缘层和隔热层。其中，上述第一电极、第一加热层和相变材料层层叠设置。第一绝缘层环绕包裹第一加热层和相变材料层。隔热层至少位于相变材料层和第一绝缘层之间，以及相变材料层与第一加热层之间。该方案中，相变存储单元可以为限制型相变存储单元。也就是说，第一加热层和相变材料层等结构的截面积大致相等。限制型相变存储单元的热量主要从相变材料层扩散，因此，本申请技术方案中，将相变材料层包裹，则可以阻隔相变材料层的热量扩散，以减少相邻的相变存储单元之间的热串扰，从而降低相变存储器的读写错误率。
第三方面，本申请还提供了一种相变存储器，该相变存储器可以为平面的相变存储器，也可以为三维的相变存储器，本申请不做限制。具体的，上述相变存储器包括衬底，以及多个上述任一技术方案中的相变存储单元，多个上述相变存储单元排布设置于衬底上，从而形成为相变存储器。具体的，可以使多个相变存储单元的第一电极连接成第一连接线，多个相变存储单元的第二电极连接成第二连接线。使得相变存储器具有多个第一连接线和多个第二连接线，上述第一连接线和第二连接线的延伸方向可以不同。该相变存储器的热串扰较少，读写错误率较低，且存储密度较高。
上述相变存储器为三维相变存储器时，多个相变存储单元排布呈N行、M列和P层，其中，每行相变存储单元沿第三方向排布，每列相变存储单元沿第五方向排布，每层相变存储单元沿第四方向层叠。上述第三方向、第四方向和第五方向两两垂直，可以类似于三维直角坐标系的三个轴。上述M、N和P分别为大于1的正整数。具体的，多个第一电极连接成第一电极线，多个第二电极连接成第二电极线；，例如，可以使得每列相变存储单元的第一电极连接成第一电极线，第一电极线沿第五方向延伸，每层的一个相变存储单元的第二电极连接成第二电极线，第二电极线沿第四方向延伸。任一相变存储单元的两端分别连接第一电极线和第二电极线，则选定一根第一电极线和一根第二电极线则可以唯一确定一个相变存储单元，以进行读取。对于三维相变存储器，减少热串扰和提升存储密度，对于相变存储器的性能具有至关重要的影响。
第四方面，本申请还提供了一种电子设备，该电子设备包括壳体、电源模块、主板和上述相变存储器。上述电源模块、主板和相变存储器设置于壳体，电源模块与主板和相变存储器分别电连接，用于为主板和相变存储器供电。上述主板与相变存储器电连接，以实现相变存储器的读写功能。该方案中，相变存储器的读写错误率较低，且存储密度较高。
第五方面，本申请提供了一种用于制作上述第三方面的相变存储器的方法，该方法包括以下步骤：提供衬底；在衬底制备具有多个第一沉积孔的第一绝缘层，第一沉积孔的底壁具有第一电极；在第一沉积孔的底壁和侧壁保形沉积形成隔热层。该方案中，可以利用保形沉积的方式制备隔热层，然后，在具有隔热层的第一沉积孔内制备第一加热层等结构。该方案的相变存储器的制备方法较为简单，且成本较低。
第六方面，本申请还提供了一种用于制作上述三维的相变存储器的方法，该方法包括以下步骤：在衬底表面交替沉积第一绝缘层和导电层；在交替沉积的第一绝缘层和导电层中垂直刻蚀出沟槽，沿第四方向，沟槽至少贯穿全部的导电层，第四方向垂直于衬底；在沟槽内填充第三绝缘层；在第三绝缘层上蚀刻形成第二沉积孔，沿第四方向，第二沉积孔至少贯穿全部的导电层；第二沉积孔的至少一侧有导电层暴露出来；在第二沉积孔内刻蚀导电层，形成第一电极线和沿第三方向延伸的第三沉积孔，第三方向垂直于第四方向；在第三沉积孔的底壁和侧壁保形沉积形成隔热层。同样，该方案可以利用保形沉积的方式制备隔热层，然后，在具有隔热层的第三沉积孔内制备第一加热层等结构。该方案中，主要利用刻蚀和沉积的方式，可以制备相变存储器，相变存储器的制备方法较为简单，且成本较低。
附图说明
图1为本申请实施例中相变存储单元的一种结构示意图；
图2为本申请实施例中相变存储单元的另一种结构示意图；
图3为本申请实施例中相变存储单元的另一种结构示意图；
图4为本申请实施例中相变存储单元的另一种结构示意图；
图5为本申请实施例中相变存储单元的另一种结构示意图；
图6为本申请实施例中相变存储单元的另一种结构示意图；
图7为本申请实施例中相变存储单元的另一种结构示意图；
图8为本申请实施例中相变存储单元的另一种结构示意图；
图9为本申请实施例中相变存储单元的另一种结构示意图；
图10为本申请实施例中相变存储单元的另一种结构示意图；
图11为本申请实施例中相变存储单元的另一种结构示意图；
图12为本申请实施例中相变存储单元的另一种结构示意图；
图13为本申请实施例中相变存储单元的另一种结构示意图；
图14为本申请实施例中相变存储器的一种结构示意图；
图15为本申请实施例中相变存储器的一种电气结构示意图；
图16为本申请实施例中相变存储器的另一种结构示意图；
图17为本申请实施例中相变存储器的一种电气结构示意图；
图18为本申请实施例中相变存储器的另一种结构示意图；
图19为本申请实施例中相变存储器的一种制备流程图；
图20为本申请实施例中相变存储器的另一种制备流程图；
图21为本申请实施例中相变存储器的一种制备过程图；
图22为本申请实施例中相变存储器的一种结构示意图。
图标说明：
1-相变存储单元；
11-第一绝缘层；
12-第一电极；
13-第二电极；
14-相变材料层；
15-第一加热层；
16-隔热层；
17-选通管；
18-附加层；
19-第一缓冲层；
110-第二缓冲层；
111-衬底；
2-第一电极线；
02-导电层；
3-第二电极线；
4-沟槽；
5-第三绝缘层；
6-第二沉积孔；
7-第三沉积孔。
具体实施方式
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“具体的实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
为了方便理解本申请实施例提供的相变存储单元、相变存储器及其制备方法、电子设备，下面介绍一下其应用场景。本申请提供的相变存储器(Phase Change Memory，PCM)可用于手机、平板电脑、笔记本电脑、可穿戴设备、车载设备等电子设备中的数据存储。相变存储器是一种基于硫系相变材料的非易失存储器。在热作用下能够在不同电阻状态下转换，利用相变存储器在不同电阻状态下的阻值的差异，实现数据的读写操作及存储。由于相变存储器的读写操作通过热量来进行操作，而现有技术中的相变存储器容易出现热串扰的问题，导致读写错误，相变存储器的读写容易出现错误。为了解决上述问题，本申请提供了一种相变存储单元、相变存储器及其制备方法、电子设备，下面结合附图来说明本申请技术方案中的相变存储单元、相变存储器及其制备方法、电子设备。
图1为本申请实施例中相变存储单元的一种结构示意图。如图1所示，本申请实施例中的相变存储单元1包括第一绝缘层11、第一电极12、第二电极13、相变材料层14、第一加热层15和隔热层16。其中，相变材料层14和第一加热层15沿第一方向M排布。具体的，相变材料层14可以与第一加热层15接触，也可以不接触，本申请不做限制。沿第一方向M，相变材料层14和第一加热层15位于第一电极12与第二电极13之间。上述第一绝缘层11环绕包裹上述第一加热层15和相变材料层14。每个相变存储单元1具有一个独立的第一加热层15。上述隔热层16至少位于第一加热层15与第一绝缘层11之间，以及第一加热层15与第一电极12之间。也就是说，第一加热层15的各个方向上，除了朝向相变材料层14的一侧，均具有隔热层16。该方案中，第一加热层15只有与相变材料层14相对的一侧不具有隔热层16，由于该隔热层16的可以减少相变存储单元1的热量向邻近的相变存储单元1扩散，使得较多的热量传导至相变材料层14。提高了第一加热层15产生的焦耳热对相变材料层14的加热效率。使得相变存储单元1对电脉冲产热的热利用效率提高，能够以较低能量的电脉冲来可使相变材料发生晶态和非晶态之间的转变，降低了功耗，进而提高了相变存储器的使用寿命。以充分利用第一加热层15产生的热量，提升第一加热层15的效率，可以降低相变存储单元1的功耗。另外，由于隔热层16的阻隔，第一加热层15内的热量不易从其它方向散发，从而不易产生热串扰。因此，该方案可以降低相变存储器的读写错误率。
请参考图1中的(a)，上述第一加热层15沿第二方向N的宽度，小于相变材料层14沿第二方向N的宽度。上述第二方向N与第一方向M垂直。也就是说，上述相变存储单元1为T型相变存储单元。经研究发现，T型相变存储单元的热量约有61％经由第一加热层15扩散出去，特别是由第一加热层15沿朝向第一电极12的方向传导。因此，该方案中的隔热层16可以将第一加热层15周侧以及朝向第一电极12方向的热量隔离在第一加热层15内。因此，该方案中的相变存储单元1能够在很大程度上减少第一加热层15中热量的散发，以降低热串扰。
请参考图1中的(b)，上述第一加热层15沿第二方向N的宽度，大致等于相变材料层14沿第二方向N的宽度。也就是说，上述相变存储单元1还可以为限制性(confined)相变存储单元，本申请不做限制。
本申请技术方案中的隔热层16的热导率小于1.4W/mK，则其热传导能力差，能将单个相变存储单元1产生的热量较好地集中起来，降低相变存储单元1的功耗。此外，隔热层16可以较好的降低热量扩散到邻近相变存储单元1的概率，因此，该方案降低了相变存储单元1之间发生热串扰的概率。
上述隔热层16的材质不做限制，可以是氧化铝(Al2O3)和氮化硅(Si3N4)中的至少一种与氧化硅(SiO2)形成的堆叠结构，或者是稀土氧化物掺杂的氧化锆(ZrO2)涂层，或者是二者的组合，但不限于此。其中，稀土氧化物可以包括三氧化二钇(Y2O3)和二氧化铈(CeO2)中的至少一种。示例性的，热隔离结构可以是SiO2+Al2O3、SiO2+Si3N4、SiO2+Al2O3+Si3N4、Y2O3+ZrO2、CeO2+ZrO2、Y2O3+CeO2+ZrO2等。
本申请实施方式中，上述隔热层16的厚度较薄，其厚度可以是0.3nm-10nm。例如，上述隔热层16的厚度为0.5nm、1nm、1.2nm、1.5nm、2nm、2.5nm、3nm、3.3nm、3.8nm、4nm、4.2nm、4.5nm、5nm、5.5nm、6nm、6.8nm、7nm、7.3nm、8nm、8.1nm、8.5nm、9nm或者9.5nm等。厚度薄的低热导率隔热层16，不会占用过多空间，也适合于超高密度的相变存储器。其可以在不显著增加相变存储单元1体积的情况下，将电脉冲产生的绝大部分热量集中于相变存储单元1内，以用来对相变材料进行相变，从而减少了因热量扩散带来的相变单元之间热串扰的问题。
上述相变材料层14具有第一电阻状态和第二电阻状态，相变材料层14在第一电阻状态下的阻值，与相变材料层14在第二电阻状态下的阻值不同，从而可以通过控制和读取当前相变存储单元1的阻值来进行读写操作。值得说明的是，此处相变材料层14具有第一电阻状态和第二电阻状态，对相变材料层14具有的电阻状态数量不构成限制。相变材料层14可能不止具有两种电阻状态，可以具有多种电阻状态，例如三种电阻状态、四种电阻状态或者更多种电阻状态，只要包括阻值不同的第一电阻状态和第二电阻状态，就属于本申请的保护范围内。
具体制备上述相变材料层14时，相变材料层14的材质可以为包含锗(Ge)、锑(Sb)、碲(Te)、镓(Ga)、铋(Bi)中至少一个元素的化合物；或者，相变材料层14为上述化合物掺杂碳(C)、氮(N)、氧(O)、硅(Si)、硫(S)、铟(In)、铝(Al)、锡(Sn)、硒(Se)、金(Au)、铪(Hf)、铅(Pd)、铜(Cu)、钴(Co)、银(Ag)、铂(Pt)、钪(Sc)、钛(Ti)、钽(Ta)中至少一个元素的材质。总之相变材料层14具有至少两种电阻状态，且可以随热量切换电阻状态。
具体制备上述第一加热层15时，第一加热层15的具体材质不做限制，可以是金属化合物的第一加热层15，例如，氮化物：氮化钛(TiN)、氮化钽(TaN)、氮化锗(GeN)、氮化硅(SiN)、氮化钽(CN)；氧化物：氧化铪(HfOx)、氧化铌(NbOx)、氧化钽(TaOx)、氧化钨(WOx)、氧化钌(RuOx)、二氧化硅(SiO2)、氧化锗(GeO)、氧化钛(TiOx)；碳化物：碳化钨(WC)、碳化钼(MoC)、碳化硅(SiC)；或者金属硅化物。或者，上述第一加热层15还可以为半导体材料的第一加热层15，半导体材料可以为掺杂Si或者Ge的半导体材料，还可以为多晶Si或者SiGe合金。
图2为本申请实施例中相变存储单元的另一种结构示意图。如图2所示，图2中的(a)示出的相变存储单元1为T型相变存储单元，图2中的(b)示出的相变存储单元1为限制型相变存储单元。上述隔热层16还位于相变材料层14与第一绝缘层11之间。该方案中，隔热层16还包裹了相变材料层14。隔热层16的隔热效果更好，有利于更好的隔离相邻相变存储单元1之间的热量，降低热量扩散到邻近相变存储单元1的概率，因此，降低了相变存储单元1之间发生热串扰的概率。
值得说明的是，位于相变材料层14与第一绝缘层11之间的隔离层，和位于第一加热层15与第一绝缘层11之间的隔离层，可以相互连接，也可以不连接，本申请不做具体限制。为了便于制作，可以使得位于相变材料层14与第一绝缘层11之间的隔离层，和位于第一加热层15与第一绝缘层11之间的隔离层相连，或者说是一体结构。
图3为本申请实施例中相变存储单元的另一种结构示意图。如图3所示，图3中的(a)示出的相变存储单元1为T型相变存储单元，图3中的(b)示出的相变存储单元1为限制型相变存储单元。另一个实施例中，相变存储单元1还可以包括选通管17，上述隔热层16还位于选通管17与第一绝缘层11之间。也就是说，隔热层16还包裹了选通管17。从而可以更好的隔离相变存储单元1的热量，提升第一加热层15的效率，降低相变存储单元1的功耗，降低热串扰的概率。
具体的，本申请实施例中，选通管17的材质不做限制，可以为包含锗(Ge)、硒(Se)、砷(As)、锡(Sn)、碲(Te)、硅(Si)、氮(N)、碳(C)、硫(S)、磷(S)、硼(B)、铝(Al)、铋(Bi)中至少一个元素的化合物，或金属绝缘体转变材料，例如二氧化钒(VO2)，二氧化铌(NbO2)。
图4为本申请实施例中相变存储单元的另一种结构示意图。如图4所示，图4中的(a)示出的相变存储单元1为T型相变存储单元，图4中的(b)示出的相变存储单元1为限制型相变存储单元。另一个实施例中，隔热层16还位于第二电极13与第一绝缘层11之间。也就是说，隔热层16还包裹了第二电极13。该方案中，除了第一电极12都被隔热层16包裹，有效的隔离相变存储单元1的热量，降低相变存储单元1的功耗，降低热串扰的概率。
图5为本申请实施例中相变存储单元的另一种结构示意图。如图5所示，第一加热层15内具有附加层18，附加层18朝向相变材料层14的一侧的至少部分区域从第一加热层15中裸露。从而可以使第一加热层15朝向相变材料层14的一侧的截面积，小于相变材料层14朝向第一加热层15的一侧的截面积。或者说，使得第一加热层15朝向相变材料层14一侧的截面形状为环形，则，可以使得第一加热层15朝向相变材料层14一侧的截面积，小于第一加热层15的外轮廓截面积。该方案中，可以使得第一加热层15朝向相变材料层14的面积，占第一加热层15朝向相变材料层14的面积以及附加层18朝向相变材料层14的面积之和的5％～90％。只需使得与第一加热层15相对的相变材料层14发生相变即可实现读写操作，需要发生相变的相变材料层14的体积较小，可以进一步的降低相变存储器的能耗。此外，第一加热层15产生的热量较少，相邻的相变存储单元1之间的热串扰也较少，可以降低因热串扰导致的读写错误率。
具体的实施例中，上述附加层18具体可以为第二绝缘层。第二绝缘层不导电，则电流集中从第一加热层15经过，可以提升电流密度和电流的加热效率。具体的实施例中，制备上述第一加热层15和第二绝缘层时，可以使得上述第一加热层15朝向相变材料层14的截面形状为环形，上述第二绝缘层的上述截面位于环形内。当然，在其他实施例中，对此不作限制。
此外，上述附加层18还可以为第二加热层。上述第二加热层的电阻率高于第一加热层15的电阻率，具体可以使得第二加热层的电阻率高于第一加热层15的电阻率的五倍。该方案中，第一加热层15的电阻率较低，则电流主要通过第一加热层15流过。第一加热层15可以主要对相变材料层14进行加热，以使得相变材料层14较小的体积发生相变，降低相变存储器的能耗。
图6为本申请实施例中相变存储单元的另一种结构示意图。如图6所示，一种实施例中，上述相变存储单元1还可以包括选通管17，相变材料层14朝向选通管17方向的面积，小于选通管17朝向相变材料层14方向的面积。该实施例中，可以认为第二电极13和选通管17沿第二方向N延伸。多个相变存储单元1共用一个第二电极13和选通管17，而每个相变存储单元1都具有独立的相变材料层14。则相邻的相变存储单元1之间的相变材料层14不易出现热串扰，或者误读写的情况，降低相变存储器的读写错误率。
图7为本申请实施例中相变存储单元的另一种结构示意图。如图7所示，一种实施例中，相变材料层14与第一加热层15之间还具有第一缓冲层19。该第一缓冲层19可以防止第一加热层15和/或附加层18与相变材料层14的材料相互扩散。从而可以保证相变材料层14、第一加热层15等各层各自的特性。进而提升存储单元的稳定性、可靠性、以及反复操作后的疲劳特性，从而延长存储器的寿命和可靠性。
具体的，上述第一缓冲层19的厚度可以为0.3nm到10nm，则第一缓冲层19的厚度较薄，有利于降低第一缓冲层19在三维相变存储器占用的体积，提升相变存储单元1的密度，提升三维相变存储器的存储密度。上述第一缓冲层19的具体材质不做限制，可以是金属化合物的第一缓冲层19，例如，氮化物：氮化钛(TiN)、氮化钽(TaN)、氮化锗(GeN)、氮化硅(SiN)、氮化钽(CN)；氧化物：氧化铪(HfOx)、氧化铌(NbOx)、氧化钽(TaOx)、氧化钨(WOx)、氧化钌(RuOx)、二氧化硅(SiO2)、氧化锗(GeO)、氧化钛(TiOx)；碳化物：碳化钨(WC)、碳化钼(MoC)、碳化硅(SiC)；或者金属硅化物。或者，上述第一加热层15还可以为半导体材料的第一加热层15，半导体材料可以为掺杂Si或者Ge的半导体材料，还可以为多晶Si或者SiGe合金。
图8为本申请实施例中相变存储单元的另一种结构示意图。如图8所示，具体的实施例中，沿第一方向M，上述第二电极13、选通管17、相变材料层14、第一加热层15和第二电极13依次设置。该选通管17与第二电极13相邻，选通管17与相变材料层14之间设置有第二缓冲层110。该第二缓冲层110隔离了选通管17与相变材料层14，可以防止选通管17与相变材料层14之间发生材料的相互扩散，从而可以保证选通管17以及相变材料层14各自的特性，进而提升存储单元的稳定性、可靠性、以及反复操作后的疲劳特性，从而延长存储器的寿命和可靠性。
具体的，上述第二缓冲层110的厚度可以为0.3nm到10nm，则第二缓冲层110的厚度较薄，有利于降低第二缓冲层110在三维相变存储器占用的体积，提升相变存储单元1的密度，提升三维相变存储器的存储密度。上述第二缓冲层110的具体材质不做限制，可以是金属化合物的第二缓冲层110，例如，氮化物：氮化钛(TiN)、氮化钽(TaN)、氮化锗(GeN)、氮化硅(SiN)、氮化钽(CN)；氧化物：氧化铪(HfOx)、氧化铌(NbOx)、氧化钽(TaOx)、氧化钨(WOx)、氧化钌(RuOx)、二氧化硅(SiO2)、氧化锗(GeO)、氧化钛(TiOx)；碳化物：碳化钨(WC)、碳化钼(MoC)、碳化硅(SiC)；或者金属硅化物。或者，上述第一加热层15还可以为半导体材料的第一加热层15，半导体材料可以为掺杂Si或者Ge的半导体材料，还可以为多晶Si或者SiGe合金。
图9为本申请实施例中相变存储单元的另一种结构示意图。如图9所示，具体的实施例中，第二缓冲层110朝向选通管17方向的面积，小于选通管17朝向第二缓冲层110方向的面积。或者说，第二缓冲层110朝向相变材料层14方向的面积，与相变材料层14朝向第二缓冲层110方向的面积大致相等。该实施例中，多个相变存储单元1共用一个第二电极13和选通管17，而每个相变存储单元1都具有独立的第二缓冲层110。则相邻的相变存储单元1之间的第二缓冲层110不易出现热串扰，或者误读写的情况，降低相变存储器的读写错误率。此外，当选中的相变存储单元1的选通管17开启，而沿第五方向Z与其相邻的相变存储单元1的选通管17关闭时，相邻的第二缓冲层110相隔离，则可以避免由于连通的第二缓冲层110而导致的电路潜通路，降低了读写错误率。
值得说明的是，本申请实施例中，任一相邻的两层结构之间，均可能设置有缓冲层。则在设置隔热层16时，隔热层16可以位于缓冲层与第一绝缘层11之间，也可以不位于缓冲层与第一结缘层之间，本申请不做限制。
图10为本申请实施例中相变存储单元的另一种结构示意图。如图10所示，具体的实施例中，上述选通管17还可以与第一电极12相邻。例如，沿第一方向M，可以使第二电极13、相变材料层14、第一加热层15、选通管17和第一电极12依次设置，如图10所示。该方案中，当选通管17与相变材料层14之间具有第一加热层15时，则无需设置与选通管17相邻的缓冲层。或者，沿第一方向M，还可以使第二电极13、第一加热层15、相变材料层14、选通管17和第一电极12依次设置。该实施例中的选通管17的朝向相变材料层14面积大致与相变材料层14朝向选通管17的面积相等，每个相变存储单元1具有一个独立的选通管17，可以避免潜通路，降低读写错误率。
图11为本申请实施例中相变存储单元的另一种结构示意图。如图11所示，具体的实施例中，上述选通管17还可以位于相变材料层14和第一加热层15之间。具体的，也可以使上述选通管17朝向第一加热层15方向的面积大致与第一加热层15朝向选通管17方向的面积相等，每个相变存储单元1具有一个独立的选通管17，可以避免潜通路，降低读写错误率。
总之，图12为本申请实施例中相变存储单元的另一种结构示意图。请参考图10、图11和图12，具体的实施例中，选通管17朝向所述相变材料层14方向的面积，与相变材料层14朝向选通管17方向的面积相同。此处指的是选通管17朝向所述相变材料层14方向的面积，与相变材料层14朝向选通管17方向的面积大致相同。该方案中，每个上述相变存储单元1具有一个独立的选通管17，可以避免潜通路，降低读写错误率。
图13为本申请实施例中相变存储单元的另一种结构示意图。如图13所示，当上述相变存储单元1为限制型相变存储单元时，相变存储单元1包括第一绝缘层11、第一电极12、第二电极13、相变材料层14、第一加热层15和隔热层16。其中，相变材料层14和第一加热层15沿第一方向M排布，具体的，相变材料层14可以与第一加热层15相邻，也可以不相邻，本申请不做限制。沿第一方向M，相变材料层14和第一加热层15位于第一电极12与第二电极13之间。上述第一绝缘层11环绕包裹上述第一加热层15和相变材料层14，则每个相变存储单元1具有一个独立的第一加热层15。此外，上述第一加热层15沿第二方向N的宽度，大致等于相变材料层14沿第二方向N的宽度。上述第一方向M和第二方向N垂直。也就是说，该实施例中的相变存储单元1为限制型相变存储单元。
该相变存储单元1的该隔热层16至少位于相变材料层14与第一绝缘层11之间，以及相变材料层14与第一加热层15之间。经研究发现，限制型结构的相变存储单元1的热量主要由相变材料层14扩散出去，其中，经由相变材料层14散发出去的热量约占89％。因此将限制型相变存储单元的相变材料层14的底部及侧壁采用低热导率的隔热层16包覆起来，因此该隔热层16能够将限制型相变存储单元产生的热量较好地集中起来，避免了相变存储单元1之间的热串扰及操作时的相互影响。此外，由于该隔热层16的存在可以减少热扩散，使得限制型相变存储单元对电脉冲产热的热利用效率提高，能够以较低能量的电脉冲来使相变材料发生晶态和非晶态之间的转变，降低了功耗，进而提高了相变存储器的使用寿命。
当然，对于限制型相变存储单元，隔热层16除了设置于相变材料层14的侧面以及底面以外，还可以设置于选通管17以及第一加热层15等结构的侧壁，本申请不做限制。
基于相同的发明构思，本申请还提供了一种相变存储器。图14为本申请实施例中相变存储器的一种结构示意图，如图14所示，相变存储器包括衬底111以及上述任一技术方案中的相变存储单元1，多个相变存储单元1排布于衬底111。该方案中，采用上述实施例的相变存储单元1形成的相变存储器，相邻的相变存储单元1之间的热串扰较少，有利于提升相变存储器的相变存储单元1的密度，提升相变存储器的存储密度。
图15为本申请实施例中相变存储器的一种电气结构示意图。图15所示，该相变存储器还可以包括行解码器(Row Decoder)、列解码器(Column Decoder)、灵敏放大器(SenseAmplifier)、驱动电路(Driver Circuitry)、数据缓冲器(Data Buffer)和数字控制器(Digital Controller)。多个相变存储单元1的第一电极12连接成第一电极线2，多个相变存储单元1的第二电极13，连接成第二电极线3，上述第一电极线2的延伸方向和第二电极线3的延伸方向相交。具体的，上述第一电极线2和第二电极线3交叉处具有唯一确定的一个相变存储单元1。相变存储器的行解码器与所有的第一电极线2电连接，列解码器、灵敏放大器和驱动电路与所有的第二电极线3电连接。而上述行解码器、列解码器、灵敏放大器和驱动电路又分别与数字控制器和数据缓冲器电连接。第一电极线2和第二电极线3中的一个为字线(Word Line，WL)，另一个为位线(Bit Line，BL)。可以使得一条字线连接一个行的相变存储单元1，在选中的字线上施加和其他字线不同的电平值，从而选择某一行的相变存储单元1进行读和写等操作。一条位线连接一个列的相变存储单元1，向列解码器选中的列传递写相变存储单元1操作的电信号，或者沿着选中的列，向列解码器传递读取单元操作得到的电信号。具体可以使第一电极线2为字线，第二电极线3为位线；或者，可以使第一电极线2为位线，第二电极线3为字线，本申请不做限制。
下面以第一电极线2为字线，第二电极线3为位线为例，来说明本申请技术方案中相变存储器的工作过程。相变存储器的行解码器与所有的第一电极线2电连接，列解码器、灵敏放大器和驱动电路与所有的第二电极线3电连接。而上述行解码器、列解码器、灵敏放大器和驱动电路又分别与数字控制器和数据缓冲器电连接。由于位于第一电极线2和第二电极线3交叉处具有唯一确定的一个相变存储单元1，该相变存储单元1具有不同的电阻状态，则可以实现三维相变存储器的读写操作。在进行读取操作时：数字控制器控制行解码器将与设定相变存储单元1连接的第一电极线2的电压调制到读模式(比如电压为0V)，控制列解码器将与该设定相变存储单元1连接的第二电极线3的电压调制到读模式(比如电压为1V)。然后通过与第二电极线3连接的灵敏放大器对该设定相变存储单元1的电流进行测量，以判断该相变存储单元1的相变材料层14的电阻状态，从而获取存储数据的状态。在进行写入操作时：数字控制器控制行解码器将与设定相变存储单元1连接的第一电极线2的电压调制到写模式(比如电压为2V)，控制列解码器将与该设定相变存储单元1连接的第二电极线3的电压调制到写模式(比如电压为0V)，然后通过与第二电极线3连接的驱动电路发出写的脉冲电流或者脉冲电压，传递到上述设定相变存储单元1，改变相变存储单元1的电阻状态，以实现写操作。此外，从灵敏放大器中读取出的数据以及将写入到相变存储器中的数据都存储在数据缓冲器中。
具体的实施例中，请参考图14和图15，上述相变存储器可以为二维相变存储器。具体的实施例中，上述二维相变存储器中的相变存储单元1可以阵列排布，例如可以排布呈N行和M列，其中M和N分别为大于1的正整数。
图16为本申请实施例中相变存储器的另一种结构示意图，图17为本申请实施例中相变存储器的一种电气结构示意图。如图16和图17所示，上述相变存储器还可以为三维相变存储器。具体的，上述三维相变存储器包括多个相变存储单元1，多个相变存储单元1排布呈N行、M列和P层，其中，M、N和P分别为大于1的正整数。可以认为上述三维相变存储单元1包括多层相变存储单元1。具体的，多层相变存储单元1沿第五方向Z层叠排布。每层相变存储单元1的结构基本相同，可以认为相变存储单元1在每层中矩阵排布，也就是沿成行成列排布，每行相变存储单元1沿第三方向X排布，每列相变存储单元1沿第四方向Y排布。上述第三方向X、第四方向Y和第五方向Z两两垂直，可以看成空间直角坐标系的三个坐标轴的方向。三维相变存储器包括多条上述第一电极线2和多条上述第二电极线3。第一电极线2沿第三方向X延伸，且沿第四方向Y和第五方向Z平行排布，如图17中的WLpn。第二电极线3沿第五方向Z延伸，且沿第三方向X和第四方向Y平行排布，如图16中的BLnm。值得说明的是，上述电极线的延伸方向，指的是大致的延伸方向。每个相变存储单元1的两端分别连接上述第一电极线2和第二电极线3，每根第一电极线2可以连接多个沿第三方向X排布的相变存储单元1，具体可以使得一根电极线连接一行相变存储单元1，甚至，可以使第一电极线2连接相邻的两行相变存储单元1，本申请不做限制。同样，第二电极线3可以连接多个沿第五方向Z排布的相变存储单元1，同样，第二电极线3可以两侧均连接有相变存储单元1。或者，可以说，任一第一电极线2和第二电极线3相交的位置可以设置一个相变存储单元1，任一相变存储单元1的两端分别连接第一电极线2和第二电极线3。从而通过选定一根电极线和一根第二电极线3，就可以唯一确定一个相变存储单元1。
请参考图16，本申请实施例中，任意相邻的两层相变存储单元1之间具有第一绝缘层11，以分隔各层相变存储单元1。上述第一加热层15位于相邻的第一绝缘层11之间，可以认为，每个相变存储单元1具有一个独立的第一加热层15，相邻的相变存储单元1的第一加热层15为分隔的结构，并不相连。因此，在对相变材料层14进行读写操作时，可以通过控制第一加热层15的温度，来读写相变材料层14的电阻状态。第一加热层15的外侧还具有隔热层16，可以减少第一加热层15的热量发生扩散。相变材料层14至少朝向第一电极线2的一侧，仅仅第一绝缘层11之间的区域与加热层或者第一电极线2等相邻的层结构接触，因此，相变材料层14发生相变的部分的体积较小，可以降低三维相变存储器的能耗，还可以降低寄生电容，减少读写时延。相对于交叉堆叠方案需要对每个相变存储单元1进行光刻或者刻蚀，该方案的三维相变存储器的制备工艺较为简单。此外，该方案中的相变存储单元1的密度可以设计的较小，有利于提高三维相变存储器的存储密度，实现三维相变存储器的小型化。因此，使用该三维相变存储器的电子设备的性能也可以得到提升。
此外，每个相变存储单元1具有位于相邻的第一绝缘层11之间的第一加热层15，能够对相应的相变材料层14进行集中加热，可以防止热串扰的情况，降低读写错误率。此外，第一加热层15的设置，可以较为快速的提升相变材料层14的温度，也有利于进一步的降低能耗，降低读写错误率。
采用限制型相变存储单元来制备三维相变存储器，有利于保证三维相变存储器的高密度。特别的，采用图6～图13所示的相变存储单元1制备的三维相变存储器，每个相变存储单元1具有独立的相变材料层14，且具有隔热层16的结构，例如图16所示的三维相变存储器。可以使热量较为高效的用于为相变材料层14加热，且不易出现热串扰。因此，该方案有利于提升三维相变存储器的密度，降低三维相变存储器的功耗。此外，上述相变存储单元1还可以具有附加层18，从而使得第一加热层15较少的面积朝向相变存储材料层，从而可以利用较少的热量使得相变材料层14较少的体积发生相变，以有利于降低功耗。此外，采用图10～图12所示的相变存储单元1制备的三维相变存储器，每个相变存储单元1具有独立的选通管17，例如图18所示的相变存储器。则相邻的相变存储单元1之间不易出现漏电流，可以减少三维相变存储器出现误读写的概率。
请结合图18所示，本申请实施例中，第一电极线2的同一位置的两侧可以分别设置有相变存储单元1，或者说两个相变存储单元1共用同一电极线。具体的，共用同一电极线的两个相变存储单元1可以关于第一电极线2对称设置，或者说背靠背设置。
基于相同的发明构思，本申请还提供了一种电子设备。该电子设备包括壳体、电源模块、主板和上述相变存储器。其中，电源模块、主板和相变存储器设置于壳体，主板和相变存储器与电源模块电连接。该电源模块可以包括电池；或者，电源设备包括电源输入输出接口，用于与外部电源设备连接。上述电子设备的具体类型本申请不做限制，例如，上述电子设备可以包括计算设备(如服务器)、网络设备(如交换机)、存储设备(如存储阵列)、车载设备(如车载音箱、车载导航仪等)和终端设备(可穿戴设备、电脑、手机和平板电脑等)等。特别是对于存储器的存储密度、读写速率以及读写准确度要求较高的电子设备。总之，只要具有本申请技术方案提供的相变存储器的电子设备，都在本申请技术方案中的保护范围内。该电子设备的相变存储器的密度较高，且功耗较低，不易出现热串扰或者漏电流，有利于降低相变存储器的错误率。
基于相同的发明构思，本申请还提供了一种上述相变存储器的制备方法。图19为本申请实施例中相变存储器的一种制备流程图，请参考图19，上述制备方法包括以下步骤：
S101、提供衬底111；
S102、在衬底111制备具有多个第一沉积孔的第一绝缘层11，第一沉积孔的底壁具有第一电极；
在具体制备上述第一电极时，可以直接在衬底111制备导电层02，蚀刻形成上述第一电极，然后，制备第一绝缘层11。或者，还可以先制备第一绝缘层11，然后其上涂覆光刻胶，经曝光、显影后，形成图案化的光刻胶层，再以其为掩模板，对前述第一绝缘层11进行刻蚀，得到多个第一沉积孔。然后在上述第一沉积孔的底壁生长第一电极。
S103、在第一沉积孔的底壁和侧壁保形沉积形成隔热层16。
该方案中，采用保形沉积的方法形成隔热层16，工艺较为简单。因此，该方案可以提供一种较为简单的相变存储器制备方法。
具体的，上述隔热层16的高度，可以决定上述隔热层16可以包裹的结构，例如，可以使隔热层16包裹第一加热层15；或者，使上述隔热层16包裹第一加热层15和相变材料层14；或者，使隔热层16包裹第一加热层15、相变材料层14和选通管17等。此处不进行一一列举，总之，采用本申请技术方案中相变存储器的制备方法，可以制备上述任一实施例中的相变存储器。
图20为本申请实施例中相变存储器的另一种制备流程图，图21为本申请实施例中相变存储器的一种制备过程图，请参考图20和图21，另一种实施例中，上述制备方法包括以下步骤：
S201、在衬底111表面交替沉积第一绝缘层11和导电层02，如图21中的(a)所示。
在衬底111上交替沉积第一绝缘层11和导电层02，每层第一绝缘层11和导电层02的厚度可以是5nm-100nm。上述第一绝缘层11与导电层02的厚度可以相同也可以不同。上述导电层02的数量可以是任何大于1的数字，比如2到1024。此外，可以使得最底层和最顶层均为第一绝缘层11。上述衬底111朝向第一绝缘层11方向的表面具有刻蚀阻隔材料，比如氧化铝或者硅化钨。具体的，上述第一绝缘层11可以是任何导电率低的材料，可以包括一层或多层的材料，比如二氧化硅(SiO2)、氮化硅(SiN)或者三氧化二铝(Al2O3)。导电层02可以是任何导电率高的材料，可以包括一层或多层的材料，比如金属钨(W)、钛(Ti)或者钽(Ta)；或者金属氮化物、金属碳化物、或者金属硅化物；再或者，导电的半导体材料等。沉积方法可以是化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical VaporDeposition，PVD)或者原子层沉积(Atomic Layer Deposition，ALD)。
S202、在交替沉积的第一绝缘层11和导电层02中垂直刻蚀出沟槽4，沿第四方向Y，沟槽4至少贯穿全部的所述导电层02，第四方向Y垂直于衬底111，如图21中的(b)和(c)所示。
上述图21中的(b)为图21中的(c)的A-A处剖面结构示意图。沟槽4刻蚀时，停止在衬底111上，暴露出衬底111上的结构，比如金属导孔(via)或者金属互联线等，用于电信号的连接。刻蚀出的沟槽4宽度可以是20nm-1000nm，长度可以是100nm-1cm，俯视图中沟槽4之间的间距可以是20nm-1000nm，此处，沟槽4之间的间距可以理解为第一电极线2的宽度。这里的刻蚀方法可以是干法刻蚀、湿法刻蚀、离子束刻蚀或者反应离子刻蚀(RIE)等。
S203、在沟槽4内填充第三绝缘层5，图21中的(d)所示。
在步骤S202形成的沟槽4中填入三绝缘层，然后用平坦化方法将上表面覆盖住第一绝缘层11的第三绝缘层5磨平，裸露出第一绝缘层11。第三绝缘层5可以是任何导电率低的材料，可以包括一层或多层的材料，比如二氧化硅(SiO2)、氮化硅(SiN)或者三氧化二铝(Al2O3)。平坦化方法可以是化学机械平坦化(Chemical Mechanical Planarization，CMP)。
S204、在第三绝缘层5上蚀刻形成第二沉积孔6，沿第四方向Y，第二沉积孔6至少贯穿全部的导电层02；第二沉积孔6的至少一侧有导电层02暴露出来，如图21中的(e)和(f)所示。
上述图21中的(e)为图21中的(f)的B-B处剖面结构示意图。在步骤S203形成的第三绝缘层5形成第二沉积孔6，一直刻蚀到衬底111的表面。上述第二沉积孔6至少在一侧与相邻的导电层02的边缘接触。也就是说，第二沉积孔6的至少一侧具有导电层02暴露出来。该刻蚀过程可以是干法刻蚀、湿法刻蚀、离子束刻蚀、反应离子刻蚀(RIE)，以及以上多种方法的结合。比如先用各向异性的干法刻蚀得到一个小孔，该小孔的直径小于上述第二沉积孔6的直径。然后用各向同性的湿法刻蚀，如利用氢氟酸(HF)溶液将小孔侧壁扩展到与使得导电层02暴露出来，形成第二沉积孔6。具体的，第二绝缘层的湿法刻蚀速率至少为第一绝缘层11和导电层02的湿法刻蚀速率的五倍。刻蚀后的第二沉积孔6暴露出衬底111上的结构，比如金属导孔、金属互联线等，用于电信号的连接。该第二沉积孔6在垂直于沟槽4长边的方向上的尺寸大于等于沟槽4的宽度，在平行于沟槽4长边的方向上的尺寸可以是20nm-1000nm。
S205、在第二沉积孔6内刻蚀导电层02，形成第一电极线2和沿第三方向X延伸的第三沉积孔7，第三方向X垂直与第四方向Y，如图21中的(g)所示。
通过各向同性的刻蚀方法，将部分导电层02刻蚀清除，可以形成第一电极线2。该过程中第一绝缘层11的刻蚀速率相对于导电层02的刻蚀速度至少慢五倍。该各向同性刻蚀方法可以是湿法刻蚀，也可以是干法刻蚀(Chemical Dry Etch,CDE)。刻蚀后导电层02剩余的宽度尺寸可以是刻蚀前导电层02宽度尺寸的5％到90％，本申请不做限制，可以根据产品结构进行设计。
S206、在第三沉积孔7的底壁和侧壁保形沉积形成隔热层16，如图21中的(h)所示。
通过保形沉积的方法，将隔热层16以均匀的厚度生长在所有暴露的表面。保形沉积方法可以是化学气相沉积(Chemical Vapor Deposition，CVD)、或者原子层沉积(AtomicLayer Deposition，ALD)。该方案中，隔热层16具体为杯形，且制作工艺较为简单。
进一步的，为了完整的制备本申请实施例中的相变存储器，上述相变存储器的制备方法还可以包括以下步骤：
S207、在具有隔热层16的第三沉积孔7的底壁和侧壁保形沉积第一加热层15，如图21中的(i)所示。
通过保形沉积的方法，将第一加热层15以均匀的厚度生长在所有暴露的表面上。第一加热层15的沉积厚度需要小于导电层02的高度的一半以及沟槽4的宽度的一半。具体的，可以使得第一加热层15的沉积厚度为导电层02的高度的1％-45％。第一加热层15可以是金属化合物的第一加热层15，例如，氮化物：氮化钛(TiN)、氮化钽(TaN)、氮化锗(GeN)、氮化硅(SiN)、氮化钽(CN)；氧化物：氧化铪(HfOx)、氧化铌(NbOx)、氧化钽(TaOx)、氧化钨(WOx)、氧化钌(RuOx)、二氧化硅(SiO2)、氧化锗(GeO)、氧化钛(TiOx)；碳化物：碳化钨(WC)、碳化钼(MoC)、碳化硅(SiC)；或者金属硅化物。或者，上述第一加热层15还可以为半导体材料的第一加热层15，半导体材料可以为掺杂Si或者Ge的半导体材料，还可以为多晶Si或者SiGe合金。
S208、在具有第一加热层15的第三沉积孔7的底壁和侧壁保形沉积附加层18，如图21中的(j)所示。
在步骤S207中，保形沉积第一加热层15后，在具有第一加热层15的第三沉积孔7内保形沉积附加层18。附加层18以均匀的厚度生长在所有暴露的表面上。该方案中，隔热层16、第一加热层15和附加层18填满第三沉积孔7，且未填满第二沉积孔6。上述附加层18可以选择任何导电率低的材料，可以包括一层或多层的材料，比如二氧化硅(SiO2)、氮化硅(SiN)或者三氧化二铝(Al2O3)。
S209、刻蚀去除第二沉积孔6内的隔热层16、第一加热层15和第二绝缘层，以及，去除第三沉积孔7内的部分隔热层16、第一加热层15和第二绝缘层，如图21中的(k)所示。
通过各向同性刻蚀部分除去多余的隔热层16、第一加热层15和第二绝缘层。刻蚀后，第三沉积孔7内还剩余部分空间，用于形成相变材料层14等结构。具体的，上述第一加热层15暴露的表面为一个环形结构，上述环形结构的中央包围了第二绝缘层。此外，上述隔热层16、第一加热层15和第二绝缘层刻蚀后暴露的表面可以在同一平面上，也可以不在同一平面上，本申请不做具体限制。另外在第三绝缘层5表面、衬底111表面，以及最上层的第一绝缘层11的上表面没有任何上述隔热层16、第一加热层15和第二绝缘层的残留。该各向同性刻蚀方法可以是湿法刻蚀，也可以是干法刻蚀，本申请不做限制。
S2010、在上述第三沉积孔7内保形沉积相变材料层14，刻蚀多余的相变材料层14，如图21中的(l)所示。
上述相变材料层14位于第三沉积孔7内，保形沉积的过程此处不进行赘述，刻蚀为同性刻蚀方法。具体的，上述相变材料层14可以位于第三沉积孔7内部，也就是说，第三沉积孔7还具有一定的空余空间。或者，还可以使得相变材料层14的边缘与第二沉积孔6的边缘重合。保形沉积方法可以是化学气相沉积(Chemical Vapor Deposition，CVD)、或者原子层沉积(Atomic Layer Deposition，ALD)。各向同性刻蚀方法可以是湿法刻蚀，也可以是干法刻蚀。
S2011、在第二沉积孔6内，沉积形成依次叠置的第一缓冲层19、选通管17和第二电极线3，如图21中的(m)所示。
三种材料填满上述第二沉积孔6，然后对顶层进行平坦化处理，则可以得到相变存储器。具体制备上述第一缓冲层19、选通管17和第二电极线3时，可以直接依次沉积形成上述第一缓冲层19、选通管17和第二电极线3。该方案的制备工艺较为简单，第二电极线3可以通过上表面与金属互联线接触，从而与外围电路进行连接如图21中的(m)所示。
或者，图22为本申请实施例中相变存储器的一种结构示意图，如图22所示，另一种实施例中，每层材料都先保形沉积，在通过各向同性刻蚀将沉积在第二沉积孔6底部的材料移除。例如，先保形沉积第一缓冲层19，然后刻蚀第二沉积孔6底部的第一缓冲层19；再保形沉积选通管17，然后刻蚀第二沉积孔6底部的选通管17；再保形沉积第二电极线3。该方案适用于通过第二电极线3的上表面和下表面与金属互联线接触，从而与外围电路进行连接的场景。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

1.一种相变存储单元，其特征在于，包括：
第一电极，以及层叠设置在第一电极上的第一加热层和相变材料层；
第一绝缘层，所述第一绝缘层环绕包裹所述第一加热层和所述相变材料层；
隔热层，所述隔热层至少位于所述第一加热层与所述第一绝缘层之间，以及所述第一加热层与所述第一电极之间。
2.如权利要求1所述的相变存储单元，其特征在于，所述隔热层的热导率小于1.4W/mK。
3.如权利要求1或2所述的相变存储单元，其特征在于，所述隔热层还位于所述相变材料层与所述第一绝缘层之间。
4.如权利要求1～3任一项所述的相变存储单元，其特征在于，还包括选通管，所述选通管与所述第一电极相邻，或所述选通管位于所述相变材料层和所述第一加热层之间，所述隔热层还位于所述选通管与所述第一绝缘层之间。
5.如权利要求1～4任一项所述的相变存储单元，其特征在于，还包括第二电极，所述第一加热层、所述相变材料层以及所述选通管位于所述第一电极与所述第二电极之间，所述隔热层还位于所述第二电极与所述第一绝缘层之间。
6.如权利要求1～5任一项所述的相变存储单元，其特征在于，所述隔热层包括氧化铝和氮化硅中的至少一种与氧化硅形成的堆叠层，以及稀土氧化物掺杂的氧化锆中的一种或多种；其中，所述稀土氧化物包括三氧化二钇和二氧化铈中的至少一种。
7.如权利要求1～6任一项所述的相变存储单元，其特征在于，所述隔热层的厚度为0.3nm-10nm。
8.如权利要求1～7任一项所述的相变存储单元，其特征在于，所述第一加热层内具有附加层，所述附加层朝向所述相变材料层的一侧的至少部分区域从所述第一加热层中裸露。
9.如权利要求8所述的相变存储单元，其特征在于，所述附加层为第二绝缘层或第二加热层，其中，所述第二加热层的电阻率高于所述第一加热层的电阻率。
10.一种相变存储单元，其特征在于，包括：
第一电极，以及层叠设置在第一电极上的第一加热层和相变材料层；
第一绝缘层，所述绝缘层环绕包裹所述第一加热层和所述相变材料层；
隔热层，所述隔热层至少位于所述相变材料层与所述第一绝缘层之间，以及所述相变材料层与所述第一加热层之间。
11.一种相变存储器，其特征在于，包括衬底，以及多个如权利要求1～10任一项所述的相变存储单元，所述多个相变存储单元排布设置于所述衬底。
12.如权利要求11所述的相变存储器，其特征在于，多个所述相变存储单元排布呈N行、M列和P层，其中，M、N和P分别为大于1的正整数；
多个所述第一电极连接成第一电极线，多个所述第二电极连接成第二电极线；所述第一电极线沿所述列的方向延伸，所述第二电极线沿所述层的方向延伸，任一所述相变存储单元的两端分别连接所述第一电极线和所述第二电极线。
13.一种电子设备，其特征在于，包括壳体、电源模块、主板和如权利要求11或12所述的相变存储器，所述电源模块、所述主板和所述相变存储器设置于所述壳体，所述电源模块与所述主板和所述相变存储器分别电连接，所述主板与所述相变存储器电连接。
14.一种用于制作如权利要求11所述的相变存储器的方法，其特征在于，包括：
提供衬底；
在所述衬底制备具有多个第一沉积孔的第一绝缘层，所述第一沉积孔的底壁具有第一电极；
在所述第一沉积孔的底壁和侧壁保形沉积形成所述隔热层。
15.一种用于制作如权利要求12所述的相变存储器的方法，其特征在于，包括：
在衬底表面交替沉积第一绝缘层和导电层；
在交替沉积的所述第一绝缘层和所述导电层中垂直刻蚀出沟槽，沿所述层的方向，所述沟槽至少贯穿全部的所述导电层，所述层的方向垂直于所述衬底；
在所述沟槽内填充第三绝缘层；
在所述第三绝缘层上蚀刻形成第二沉积孔，沿所述层的方向，所述第二沉积孔至少贯穿全部的所述导电层；所述第二沉积孔的至少一侧有所述导电层暴露出来；
在所述第二沉积孔内刻蚀所述导电层，形成第一电极线和沿所述层方向延伸的第三沉积孔；
在所述第三沉积孔的底壁和侧壁保形沉积形成所述隔热层。
CN202110521657.2A 2021-02-03 2021-05-13 相变存储单元、相变存储器及其制备方法、电子设备 Pending CN114864811A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2021101494441 2021-02-03
CN202110149444 2021-02-03

Publications (1)

Publication Number Publication Date
CN114864811A true CN114864811A (zh) 2022-08-05

Family

ID=82627477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110521657.2A Pending CN114864811A (zh) 2021-02-03 2021-05-13 相变存储单元、相变存储器及其制备方法、电子设备

Country Status (1)

Country Link
CN (1) CN114864811A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115867124A (zh) * 2023-02-15 2023-03-28 长鑫存储技术有限公司 相变存储单元、相变存储器及其制备方法、电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115867124A (zh) * 2023-02-15 2023-03-28 长鑫存储技术有限公司 相变存储单元、相变存储器及其制备方法、电子设备
CN115867124B (zh) * 2023-02-15 2023-04-28 长鑫存储技术有限公司 相变存储单元、相变存储器及其制备方法、电子设备

Similar Documents

Publication Publication Date Title
US10396125B2 (en) Cross-point memory and methods for fabrication of same
US9735203B2 (en) 3-dimensional (3D) non-volatile memory device and method of fabricating the same
TWI462357B (zh) 用於高密度記憶體之垂直記憶體單元
TWI450390B (zh) 使用電阻材料及內電極之非揮發性記憶體裝置及其相關之方法及處理系統
KR101617381B1 (ko) 가변 저항 메모리 장치 및 그 형성 방법
TWI457926B (zh) 具有增強記憶體單元之隔離之記憶體裝置，包括該記憶體裝置之系統及形成該記憶體裝置之方法
CN103811513B (zh) 半导体器件及其制造方法
TWI524510B (zh) 用於金屬導電金屬氧化物（ｍｃｏｍ）記憶體元件的垂直交叉點嵌入式記憶體架構
US20140217349A1 (en) Methods of Forming Memory and Methods of Forming Vertically-Stacked Structures
TW201735270A (zh) 半導體記憶體裝置及其製造方法
KR20110090583A (ko) 상변화 메모리 장치 및 그 형성 방법
CN102473707A (zh) 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
KR20110076394A (ko) 상변화 메모리 장치
WO2017160233A1 (en) Memory device and method of forming the same
JP2010251529A (ja) 半導体記憶装置およびその製造方法
TW201411814A (zh) 電阻式記憶胞、電阻式記憶陣列及其形成方法
KR101860946B1 (ko) 3차원 입체 구조를 가지는 비휘발성 메모리
CN112582536B (zh) 一种半导体器件及其制备方法
US11527576B2 (en) Nonvolatile semiconductor storage device and manufacturing method thereof
CN114864811A (zh) 相变存储单元、相变存储器及其制备方法、电子设备
US7741630B2 (en) Resistive memory element and method of fabrication
KR101331859B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법
KR20100032581A (ko) 상변화 기억 소자의 제조방법
CN112703592B (zh) 非易失性半导体存储装置及其制造方法
KR101297088B1 (ko) 3차원 비휘발성 메모리 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination