CN102473707A - 非易失性存储单元、非易失性存储单元阵列、以及其制造方法 - Google Patents

非易失性存储单元、非易失性存储单元阵列、以及其制造方法 Download PDF

Info

Publication number
CN102473707A
CN102473707A CN2011800026542A CN201180002654A CN102473707A CN 102473707 A CN102473707 A CN 102473707A CN 2011800026542 A CN2011800026542 A CN 2011800026542A CN 201180002654 A CN201180002654 A CN 201180002654A CN 102473707 A CN102473707 A CN 102473707A
Authority
CN
China
Prior art keywords
layer
resistance change
conductive layer
change layer
volatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800026542A
Other languages
English (en)
Inventor
魏志强
高木刚
饭岛光辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102473707A publication Critical patent/CN102473707A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

包括：以与衬底平行，由第一导电层(13)、半导体层(17)和第二导电层(18)构成的层叠体(21)与层间绝缘膜(16)交替层叠的层叠结构；被配置为在层叠方向上贯通所述层叠结构的多个柱状电极(12)；以及，根据被施加到柱状电极(12)与第一导电层(13)之间的电信号而发生电阻值的可逆变化的电阻变化层(14)，电阻变化层(14)是第一导电层(13)的一部分被氧化而形成的。通过一个氧化工艺，在形成电阻变化层(14)的同时，形成用于使半导体层(17)、第二导电层(18)分别与柱状电极(12)电分离的绝缘膜。

Description

非易失性存储单元、非易失性存储单元阵列、以及其制造方法
技术领域
本发明涉及，包括根据被施加的电信号而发生电阻值的可逆变化的电阻变化元件以及具有双向性的整流特性的二极管元件的非易失性存储单元、配置多个该非易失性存储单元而构成的非易失性存储单元阵列、以及该非易失性存储单元阵列的制造方法。
背景技术
近些年，随着电气化设备的数字技术的进展，越来越提高用于保存音乐、图像、信息等的数据的大容量且非易失性的存储器件的需求。对于满足这样的需求的一个方案，将因被施加的电脉冲而发生电阻值的变化且一直保持其状态的电阻变化层利用于存储单元的、非易失性存储器件(以下，称为ReRAM)被注目。这是因为，具有如下特征的缘故，即，作为存储单元的结构比较简单、容易实现高密度化、以及与以往的半导体过程容易匹配等。
对于这样的ReRAM，需要确定即使将存储单元成为细微化也能够稳定且高再现性地产生设计的电阻值的变化的材料、以及其制作过程。这样的材料和制作过程的研究开发非常积极。
对于该ReRAM，提出了层叠结构的存储单元阵列，以作为能够实现更高密度的集成化的结构。
图16示出专利文献1以及2所记载的以往的层叠结构的存储单元阵列、一个存储单元的放大图、以及该存储单元的等效电路图。该存储单元阵列包括：层叠体，多个导电层(N型多晶硅)1511和多个层间绝缘膜1512交替层叠；圆筒状的电阻变化层1515，被形成为与层叠体垂直交叉；圆筒状的金属层1516，被形成为与电阻抗变化层1515的内周接触；柱状电极1517，被形成为与圆筒状的金属层1516的内周接触；P型多晶硅层1513，介于圆筒状的电阻变化层1515与N型多晶硅层1511之间，且与N型多晶硅层1511接触；以及，金属硅化层1514，与P型多晶硅层1513接触。
在构成该存储单元阵列的一个该存储单元中，由金属层1516、电阻变化层1515、金属硅化层1514的层叠体作为电阻变化元件来发挥功能，由P型多晶硅层1513和N型多晶硅层1511的层叠体作为PN二极管来发挥功能。
并且，图17示出专利文献3所记载的以往的层叠结构的存储单元阵列。该存储单元阵列包括：层叠体，多个导电层1611和多个层间绝缘膜1612交替层叠；圆筒状的电阻变化层1613，被形成为与层叠体垂直交叉；圆筒状的第一金属层1614，被形成为与电阻抗变化层1613的内周接触；圆筒状的第二金属层1615，被形成为与电阻抗变化层1614的内周接触；以及，柱状电极1616，被形成为与第二金属层1615的内周接触。
现有技术文献
专利文献
专利文献1：(日本)特开2008-181978号公报
专利文献2：(日本)特开2009-135328号公报
专利文献3：(日本)特开2009-135489号公报
发明概要
发明要解决的技术问题
然而，对于专利文献1、2的结构，需要将向接触孔中埋入各种材料的工序，对金属硅化层1514、电阻变化层1515、金属层1516、以及柱状电极1517进行共四次。对于专利文献3的结构，需要将向接触孔中埋入各种材料的工序，对金属硅化层1613、电阻变化层1614、金属层1615、以及柱状电极1616进行共四次，存在过程变得复杂的问题。
发明内容
本发明的目的在于，提供过程简单且具有稳定的存储性能的非易失性存储单元、非易失性存储单元阵列、以及其制造方法。
用于解决技术问题的手段
为了解决所述的问题，本发明的实施方案之一涉及的非易失性存储单元，柱状电极，被配置为与衬底主面垂直；第一导电层，被配置为与所述衬底主面平行；半导体层，被配置为在层叠方向上与所述第一导电层接触；第二导电层，被配置为在层叠方向上与所述半导体层接触；电阻变化层，被设置在所述柱状电极与所述第一导电层之间，且根据被施加的电信号而发生电阻值的可逆变化；氧化物绝缘层，被设置在所述柱状电极与所述半导体层之间，且具有与所述半导体层相同的母体元素；以及绝缘层，被设置在所述柱状电极与所述第二导电层之间。
在此，也可以是，所述半导体层，被配置在所述第一导电层上，所述第二导电层，被配置在所述半导体层上，所述电阻变化层具有与所述第一导电层相同的母体元素。
并且，也可以是，所述电阻变化层的结构为第一电阻变化层和第二电阻变化层被层叠在与所述衬底主面平行的方向上，所述第一电阻变化层具有第一金属氧化物，所述第二电阻变化层具有第二金属氧化物，所述第二金属氧化物的缺氧度比所述第一金属氧化物的缺氧度大。
在这样的结构中，由柱状电极、电阻变化层、以及第一导电层，在与衬底的主面平行的方向上构成电阻变化元件，由第一导电层、半导体层、第二导电层，在与衬底的主面垂直的方向上，构成具有双向性的整流特性的二极管元件，从而构成电阻变化元件与所述二极管元件串联连接的非易失性存储单元。
本发明的实施方案之一涉及的非易失性存储单元阵列，多个柱状电极，被配置为与衬底主面垂直；多个层叠体与多个层间绝缘膜交替层叠的层叠结构，所述多个层叠体由第一导电层、半导体层以及第二导电层构成，所述第一导电层被配置为与所述衬底主面平行，所述半导体层被配置为在层叠方向上与所述第一导电层接触，所述第二导电层被配置为在层叠方向上与所述半导体层接触；电阻变化层，被设置在所述柱状电极与各个所述第一导电层之间，且根据被施加的电信号而发生电阻值的可逆变化；氧化物绝缘层，被设置在所述柱状电极与各个所述半导体层之间，且具有与所述半导体层相同的母体元素；以及绝缘层，被设置在所述柱状电极与各个所述第二导电层之间。
本发明的实施方案之一涉及的非易失性存储单元阵列的制造方法，包括：工序a，在衬底上，将层间绝缘膜、第一导电层、半导体层、以及第二导电层层叠为与所述衬底的主面平行，从而形成层叠结构，进一步，将与所述层叠结构相同的一个以上的层叠结构形成为与所述衬底的主面平行；工序b，形成带状沟槽，该带状沟槽在层叠方向上贯通所述层叠结构；工序c，通过使在所述带状沟槽中暴露的所述层叠结构的表层氧化，在所述第一导电层的表层形成根据被提供的电信号而发生电阻值的可逆变化的电阻变化层的同时，在所述半导体层、所述第二导电层的表层分别形成绝缘膜；工序d，向所述带状沟槽埋入多晶硅，并通过蚀刻来去除所述多晶硅的一部分，从而形成接触孔；工序e，通过向所述接触孔埋入导电性材料，从而在所述接触孔中形成连接于所述电阻变化层的柱状电极；工序f，去除所述带状沟槽内的所述多晶硅的残留部分；以及工序g，使在所述带状沟槽内的所述多晶硅的残留部分被去除而成的空间暴露的所述第一导电层氧化，从而形成绝缘膜。
本发明的实施方案之一涉及的非易失性存储单元阵列的制造方法，包括：工序a，在衬底上，将层间绝缘膜、第一导电层、半导体层、以及第二导电层层叠为与所述衬底的主面平行，从而形成层叠结构，进一步，将与所述层叠结构相同的一个以上的层叠结构形成为与所述衬底的主面平行；工序b，形成多个带状沟槽，该多个带状沟槽在层叠方向上贯通多个所述层叠结构；工序h，通过使在所述多个带状沟槽的侧面暴露的所述层叠结构的侧面表层氧化，在所述第一导电层的侧面表层形成第二电阻变化层的同时，在所述半导体层、所述第二导电层的侧面表层分别形成绝缘膜；工序d，向所述带状沟槽埋入多晶硅，并通过蚀刻来去除所述多晶硅的一部分，从而形成接触孔；工序i，在所述接触孔的内壁，形成根据被提供的电信号而发生电阻值的可逆变化的第一电阻变化层；工序j，通过向所述接触孔埋入导电性材料，从而在所述接触孔中形成连接于所述第一电阻变化层的柱状电极；工序f，去除所述带状沟槽内的所述多晶硅的残留部分；以及工序g，使在所述带状沟槽内的所述多晶硅的残留部分被去除而成的空间暴露的所述第一导电层氧化，从而形成绝缘膜。
发明效果
本发明涉及的存储单元以及存储单元阵列是，形成接触孔之后，对导电层的一部分进行氧化处理来形成电阻变化层，从而制造的，因此能够实现制造工序的简化。并且，容易控制膜厚的均匀性，非易失性存储单元阵列的可靠性提高。并且，通过串联连接二极管，能够电分离，以使相邻的存储单元间的串扰抑制。
附图说明
图1A是本发明的实施例1涉及的非易失性存储单元的截面图。
图1B是本发明的实施例1涉及的非易失性存储单元的等效电路图。
图1C是本发明的实施例1涉及的非易失性存储单元的斜视图。
图1D是本发明的实施例1的变形例涉及的非易失性存储单元的斜视图。
图2A是本发明的实施例2涉及的非易失性存储单元阵列的斜视图。
图2B是本发明的实施例2涉及的非易失性存储单元阵列的A-A′截面图。
图2C是本发明的实施例2涉及的非易失性存储单元阵列的B-B′截面图。
图3是本发明的实施例2涉及的非易失性存储单元阵列的等效电路图。
图4是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图5是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图6是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图7是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的主要部分的分解斜视图。
图8是示出本发明的实施例2涉及的用于非易失性存储单元阵列的材料的氧化的进展速度的图表。
图9是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图10是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图11是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图12是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图13是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的斜视图。
图14是本发明的实施例2涉及的非易失性存储单元阵列的制造工序中的主要部分的分解斜视图。
图15A是本发明的实施例2的变形例涉及的非易失性存储单元阵列的斜视图。
图15B是本发明的实施例2的变形例涉及的非易失性存储单元阵列的A-A′截面图。
图16是以往例涉及的非易失性存储单元阵列的截面图、以及存储单元的放大图和等效电路图。
图17是以往例涉及的非易失性存储单元的截面图。
具体实施方式
以下，参照附图说明本发明的实施例。
(实施例1)
图1A至图1C示出本发明的实施例1涉及的非易失性存储单元10。图1A是非易失性存储单元10的截面图，图1B是非易失性存储单元10的等效电路图，图1C是非易失性存储单元10的斜视图。
如图1A以及图1C所示，非易失性存储单元10，由柱状电极12、层间绝缘膜16、电阻变化层14、第一导电层13、半导体层17、第二导电层18构成。在第一导电层13的一部分，形成有第一电阻变化层13a、第二电阻变化层13b、绝缘层13c。电阻变化层14，由第一电阻变化层13a和第二电阻变化层13b构成。在半导体层17以及第二导电层18的一部分，形成有绝缘层17a、17b、18a、18b。
层间绝缘膜16被形成为与衬底的主面(没有图示)平行，在层叠方向上配置与层间绝缘膜16接触的第一导电层13，在层叠方向上配置与第一导电层13接触的半导体层17，在层叠方向上配置与半导体层17接触的第二导电层18。对于第一导电层13、半导体层17、第二导电层18，可以按照图1A以及图1C所示的顺序层叠，并且，也可以按照相反的顺序层叠。
由柱状电极12、电阻变化层14、以及第一导电层13，在与衬底的主面平行的方向上，构成电阻变化元件15；由第一导电层13、半导体层17、第二导电层18，在与衬底的主面垂直的方向上，构成具有双向性的整流特性的MSM(Metal-Semiconductor-Metal：金属-半导体-金属)型的二极管元件19，从而构成如图1B的等效电路图所示的、电阻变化元件15与所述二极管元件19串联连接的非易失性存储单元10。而且，在图1B中，柱状电极12和第二导电层18分别被描述为布线。
在非易失性存储单元10中，电阻变化层14被构成为介于柱状电极12与第一导电层13之间。并且，电阻变化层14，具有根据被施加的电信号而变化为电阻值不同的两个以上的状态的特性，能够从一个状态有选择地变化为其他的状态。因此，非易失性存储单元10，通过将驱动电压或驱动电流施加到柱状电极12与第一导电层13之间，从而能够使柱状电极12与第一导电层13之间的电阻值有选择地发生变化。
典型地说，电阻变化层14，具有电阻值相对高的高电阻状态、以及电阻值相对低的低电阻状态这两个状态。此时，非易失性存储单元10，通过被施加规定的阈值以上的驱动电压或驱动电流，从高电阻状态变化为低电阻状态，或者，从低电阻状态变化为高电阻状态。
能够由缺氧型的金属氧化物构成电阻变化层14。该金属氧化物的母体金属，优选的是钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、镍(Ni)、铁(Fe)等的过度金属。在此，缺氧型的金属氧化物是指，含氧量比具有化学量论组成的金属氧化物(通常为绝缘体)的组成少的金属氧化物，通常，许多缺氧型的金属氧化物进行像半导体那样的动作。通过将以所述的例子来示出的母体金属的缺氧型氧化物利用于电阻变化层14，从而能够使二值的电阻值间的电阻变化高再现性且稳定地进行工作。
从电阻变化层14与柱状电极12的界面开始，越靠近第一导电层13，电阻变化层14的含氧量就越低。若通过氧化处理来形成电阻变化层14，则能够如下形成，即，随着离柱状电极12远，电阻变化层14的含氧量连续减少。这是因为，在氧化处理工艺中，随着离接触孔远，侵入第一导电层13的内部的氧的量减少的缘故。其中，含氧量相对高的层为第一电阻变化层13a，含氧量相对低的层为第二电阻变化层13b。
在此情况下，根据离进行氧化处理的面的距离，含氧量逐渐减少，因此，不成为如图1A示出的明显的层叠结构。但是，由于重要的是第一电阻变化层13a的区域的含氧量比第二电阻变化层13b大，因此，为了便于理解，利用层叠结构来图示。
而且，也可以以不同的条件来进行两次氧化处理工艺，来形成为第一电阻变化层13a的含氧量与第二电阻变化层13b的含氧量的差异更明显。
被推测为，第一电阻变化层13a，通过被施加正的驱动电压或驱动电流(电流从第一电阻变化层13a向第二电阻变化层13b的方向流动)，从第二电阻变化层13b接受氧离子，从而成为高电阻化。与此相反，被推测为，通过被施加负的驱动电压或驱动电流，第一电阻变化层13a，将接受到的氧离子向第二电阻变化层13b扩散，从而成为低电阻化。
而且，对于第一电阻变化层13a的低电阻化，也可以仅在第一电阻变化层13a的一部分的区域发生。对于以上的第二电阻变化层的作用以及成为其依据的实验数据，由于在本申请的申请人所申请的发明涉及的国际公开第2008/149484号(专利文献4)中有详细说明，因此请参考其详细说明。
而且，电阻变化层14，不仅限于两层。也可以为了使由单层构成的电阻变化层14出现电阻变化现象，而对电阻变化层14进行成型工序(向电阻变化层14施加正或负的、比通常工作时施加的电压高的电压一次或多次，在施加正的电压的界面近旁电气性地形成含氧量大的层的工序)。
对于第一导电层13，也可以利用含氧量少的缺氧型的金属氧化物(例如，比电阻在10mΩ·cm以下)或不含有氧的金属。在前者的情况下，具有根据第一导电层13容易形成电阻变化层14的优点。在后者的情况下，由于第一导电层13的电阻变低，因此具有能够减少消耗功率的优点。
例如，半导体层17由SiNy构成。SiNy是所谓氮化硅，y的值表示氮化的程度(组成比)，并且，SiNy的导电特性，因y的值而发生大的变化。具体而言，在所谓化学量论组成上(y＝1.33，即Si3N4)为绝缘体，但是，据此，通过将氮的比率变小(即，将y的值变小)，SiNy逐渐作为半导体来作用。对于半导体层17，也可以利用非晶Si以及其他的半导体材料。
第一导电层13以及第二导电层18分别为，与半导体层17接触来形成肖特基结的材料，由第一导电层13、半导体层17、和第二导电层18构成MSM二极管。
第二导电层18，也可以由TiN、TaN等构成。
例如，由TaOx的第一导电层13、SiNy的半导体层17、TaN的第二导电层18构成的MSM二极管，针对施加电压具有双向性的整流特性，能够提供击穿电流大的电流抑制元件，并且，能够容易制作组合该二极管元件和电阻变化元件的可靠性高的非易失性存储元件以及非易失性存储装置。
在层间绝缘膜16上，依次层叠第一导电层13、半导体层17、第二导电层18，形成在层叠方向上贯通由第一导电层13、半导体层17、第二导电层18构成的层叠体和层间绝缘膜16的接触孔后，对接触孔中暴露的第一导电层13的一部分进行氧化处理，从而形成电阻变化层14。
据此，向接触孔埋入材料的工序，只有埋入柱状电极12的工序，因此能够实现过程的简化。并且，由于通过氧化处理形成电阻变化层14，因此具有能够容易进行电阻变化层14的膜厚控制的优点。
进而，在将第一导电层13氧化的同时，接触孔中暴露的半导体层17的SiNy层的一部分也被氧化，在表面形成由SiO2构成的绝缘层17a，半导体层17与柱状电极12之间被绝缘，并且，第二导电层18的TaN以及TiN等的接触孔中暴露的部分也同时被氧化，形成由TaON以及TiON等构成的绝缘层18a，第二导电层18与柱状电极12间被绝缘。
柱状电极12，由导电性高的材料(例如，比电阻在10mΩ·cm以下)、且柱状电极12的主要金属材料的标准电极电位比构成电阻变化层14的金属的标准电极电位高的材料构成即可。针对所述的电阻变化材料，作为柱状电极12的材料的具体例，可以举出白金(Pt)、铱(Ir)、钯(Pd)、铜(Cu)、钨(W)(但是，除了电阻变化层为钨氧化物时以外)等。而且，柱状电极12也可以是，在由钨(W)等构成的导电体的外周面以所述的举例的材料来形成薄的皮膜的结构。
优选的是，用于柱状电极12的金属的标准电极电位，比用于第一导电层13以及电阻变化层14的金属的标准电极电位高，这是因为，柱状电极12比电阻变化层14不易氧化，因此主要发生与柱状电极12的界面近旁的电阻变化层14的氧化还原反应，第一电阻变化层13a的含氧量发生变化，从而电阻变化现象稳定。
如上所述，根据本实施例1的结构，通过一个氧化工艺，在形成电阻变化层14的同时，形成用于将半导体层17、第二导电层18分别从柱状电极12电分离的绝缘膜，因此能够实现制造工序的简化。并且，容易控制电阻变化层的膜厚的均匀性，非易失性存储单元阵列的可靠性提高。
(实施例1的变形例)
其次，说明本发明的实施例1的变形例涉及的非易失性存储单元。
图1D是示出本发明的实施例1的变形例涉及的非易失性存储单元30的一个例子的结构图。
如图1D所示，将图1C的非易失性存储单元10中包含的电阻变化元件15，置换为利用了由第一电阻变化层31和第二电阻变化层32构成的电阻变化层34的电阻变化元件35，从而构成非易失性存储单元30。
在非易失性存储单元30中，由柱状电极12、电阻变化层34、第一导电层13，在与衬底的主面平行的方向上，构成电阻变化元件35；由第一导电层13、半导体层17、第二导电层18，在与衬底的主面垂直的方向上，构成具有双向性的整流特性的MSM型的二极管元件19。
非易失性存储单元30具有的与非易失性存储单元10共同的特点为：电阻变化层34被设置在柱状电极12与第一导电层13之间；以及，电阻变化元件35被构成在与衬底的主面平行的方向上，二极管元件19被形成在与衬底的主面垂直的方向上。根据该共同的特点，非易失性存储单元30以及非易失性存储单元10具有以下的优点。
对于电阻变化元件15、35，如后述，电阻变化层14、34中的细丝(导电路径)发生变化，从而电阻值发生变化。因此，被施加到电阻变化层14、34的电压或电流密度越高，就越容易发生电阻变化。因此，优选的是，电阻变化元件15、35的面积小。在此，面积是指，垂直于电压施加方向的面的面积。
另一方面，优选的是，二极管元件19，为了将大电流(例如，10000A/cm2以上)在电阻变化元件15、35流动，而电流容量大。二极管的电流容量的大小，根据二极管的结合面积的大小变大，因此，优选的是，二极管元件19的面积大。
因此，本实施例以及其变形例涉及的非易失性存储单元10、30，由于电阻变化元件15、35的电压施加方向与二极管元件19的电压施加方向不同，因此，一方面，能够将电阻变化元件15、35的面积变小，另一方面，能够将二极管元件19的面积变大。并且，电阻变化元件15、35的面积，由与衬底主面水平层叠的第一导电层13的膜厚规定，因此，也可以将电阻变化元件15、35的面积成为例如最小加工尺寸以下。
另一方面，非易失性存储单元30与非易失性存储单元10不同之处为：第一电阻变化层31被形成为与柱状电极12的侧面接触并覆盖该侧面；以及仅在第一电阻变化层31与第一导电层13的交叉部分形成第二电阻变化层32。
根据与非易失性存储单元10同样的制造工序，形成用于埋入柱状电极12的接触孔后，向该接触孔内依次埋入第一电阻变化层31以及柱状电极12，从而能够制造非易失性存储单元30。
因此，向接触孔埋入材料的工序，成为埋入第一电阻变化层31以及柱状电极12的两个工序，能够使形成第一电阻变化层31的工序和形成第二电阻变化层32的工序独立。其结果为，对于非易失性存储单元30，与非易失性存储单元10相比，制造过程的简化、以及电阻变化层34的膜厚控制的容易性略低，但是，能够得到第一电阻变化层31以及第二电阻变化层32的材料选择的自由度提高的优点。
因此，例如，能够按照所希望的电阻变化特性、氧化特性等，自由选择第一电阻变化层31以及第二电阻变化层的组合。例如，也可以将从高电阻的钛氧化物(例如，TiO2)、铪氧化物(HfOy)、铝氧化物(AlOy)等中选择的至少一个材料利用于第一电阻变化层31，将电阻值比第一电阻变化层31低的钽氧化物(TaOx)利用于第二电阻变化层32。
对于非易失性存储单元30，例如，能够对第一电阻变化层31和第二电阻变化层32利用不同种类的过渡金属氧化物。在此情况下，对于第一电阻变化层31的过渡金属氧化物，利用缺氧度比第二电阻变化层32的过渡金属氧化物小的过渡金属氧化物。缺氧度是指，在各个过渡金属中，针对构成其化学量论组成的氧化物的氧的量，缺乏的氧的比例。
例如，在过渡金属为钽(Ta)的情况下，由于化学量论组成的氧化物的组成为Ta2O5，因此能够表现为TaO2.5。TaO2.5的缺氧度为0％。例如，TaO1.5的组成的缺氧型的钽氧化物的缺氧度成为，缺氧度＝(2.5-1.5)/2.5＝40％。并且，Ta2O5的含氧率为总原子数中所占的氧的比率(O/(Ta+O))，成为71.4atm％。因此，缺氧型的钽氧化物的含氧率成为比0大，比71.4atm％小。
对于母体金属相同的过渡金属氧化物，含氧率(含氧量)越多，缺氧度就越小，并且，含氧率(含氧量)越少，缺氧度就越大。在以下的说明中，作为用于与母体金属的种类无关而统一比较过渡金属氧化物的氧化的缺乏程度的尺度，替代所述的含氧量而利用缺氧度。
由于将缺氧度比第二电阻变化层32的过渡金属氧化物小的过渡金属氧化物利用于第一电阻变化层31，因此，电阻变化时被施加到第一导电层13与柱状电极12之间的电压中的更多的电压被分配到电阻变化层34的第一电阻变化层31，从而能够使电阻变化层34的第一电阻变化层31中发生的氧化还原反应更容易产生。并且，在对电阻变化层34的第一电阻变化层31和第二电阻变化层32利用相互不同的过渡金属的情况下，优选的是，第一电阻变化层31的过渡金属的标准电极电位，比第二电阻变化层32的过渡金属的标准电极电位低。这是因为，被认为如下的缘故，即，电阻高的第一电阻变化层31的过渡金属氧化物层中形成的微小的细丝(导电路径)中产生氧化还原反应，并其电阻值发生变化，从而发生电阻变化现象。
例如，对于第二电阻变化层32的过渡金属氧化物，利用因第一导电层13的氧化而形成的缺氧型的钽氧化物，对于第一电阻变化层31的过渡金属氧化物，利用钛氧化物(TiO2)，从而得到稳定的电阻变化工作。钛(标准电极电位＝-1.63eV)为，标准电极电位比钽(标准电极电位＝-0.6eV)低的材料。标准电极电位，其值越高，就越表示不易氧化的特性。对于第一电阻变化层31的过渡金属氧化物，配置标准电极电位比第二电阻变化层32的过渡金属氧化物低的过渡金属的氧化物，从而第一电阻变化层31的过渡金属氧化物中更容易发生氧化还原反应。
而且，优选的是，非易失性存储单元30的柱状电极12，由主要的金属材料的标准电极电位比构成第一电阻变化层31的金属的标准电极电位高的材料构成。这基于与非易失性存储单元10同样的想法。也就是说，这是因为，这样的柱状电极12比第一电阻变化层31不易氧化，因此主要发生与柱状电极12的界面近旁的第一电阻变化层31的氧化还原反应，第一电阻变化层31的含氧量发生变化，从而电阻变化现象稳定。
(实施例2)
图2A至图2C、图3示出本发明的实施例2涉及的非易失性存储单元阵列20的一个例子。图2A是非易失性存储单元阵列20的斜视图。图2B、图2C分别是非易失性存储单元阵列20的斜视图所示的A-A′线、B-B′线的截面图。图3是非易失性存储单元阵列20的等效电路图。以下，根据图中以箭头线示出的XYZ的方向进行说明。
如图2A所示，非易失性存储单元阵列20为如下情况下的存储单元阵列，即，在Z方向(与衬底垂直的方向)上交替配置三个层间绝缘膜16和三个层叠体21，各个层叠体21分别包括20个存储单元(X方向的4个×Y方向的5个)，以三维配置总共60个存储单元。非易失性存储单元阵列20，被构成在具有与XY平面平行的主面的衬底(没有图示)上。
在此，各个存储单元，相当于实施例1中的非易失性存储单元10，由柱状电极12、层间绝缘膜16、第一导电层13、包括第一电阻变化层13a和第二电阻变化层13b的电阻变化层14、半导体层17、以及第二导电层18构成。
非易失性存储单元10，被表示在图2B的截面。并且，在图2C的截面，不存在柱状电极12，第一导电层13在X方向的宽度整体被氧化，成为绝缘层13c。因此，图2C中看到的截面结构，发挥将在Y方向相邻的非易失性存储单元10分离的元件分离的功能。
在非易失性存储单元阵列20中，也与实施例1同样，形成接触孔之后，对第一导电层13的一部分进行氧化处理，从而形成电阻变化层14，因此，能够实现过程的简化。并且，仅在柱状电极12与第一导电层13的交叉部分形成电阻变化层14，因此，能够实现按每个存储单元将电阻变化层14分离的存储单元阵列。进而，通过氧化处理而形成的电阻变化层14，与通过埋入而形成的电阻变化层相比，能够将接触孔中的多个电阻变化层14整体的膜厚控制成均匀。因此，层叠结构的非易失性存储单元阵列20的可靠性提高。
如图2A所示，层间绝缘膜16与由第一导电层13、半导体层17、以及第二导电层18构成的层叠体21，与衬底的主面平行，且交替层叠。在此，柱状电极12为，与衬底的主面垂直的柱状，被配置在衬底主面分布成行列状的位置(即，在X方向和Y方向分布成阵列状)，作为位线来发挥功能。并且，第二导电层18，作为字线来发挥功能。
并且，被形成为，由被配置在图2A的中央部的Y-Z面的面状的绝缘层26，在非易失性存储单元阵列20的中央，被配置在行(X)方向的各个行的各四个存储单元10被划分为各两个。也就是说，在图2A中，位于被配置在中央的Y-Z面的绝缘层26的两侧的存储单元10的柱状电极12，由绝缘层26相互分离。
在非易失性存储单元阵列20中，由于在X方向上反复设置这样的结构，因此能够减少经由非选择的位线、非选择的字线、以及非选择的存储单元的寄生电流(sneak current)。
图3是实施例2的非易失性存储单元阵列20的等效电路图。在图3中，在柱状电极12(位线：B00，B01，…，B 11，…)与第二导电层18(字线：W00，W01，…，W30，W31，…)的交点配置有非易失性存储单元10。即，通过选择一个位线(例如B00)以及一个字线(例如W00)，并向位于该交点的非易失性存储单元10施加驱动电压，从而能够使非易失性存储单元10的电阻值的状态发生变化。因此，若向非易失性存储单元10的电阻值的状态分配信息，通过向与非易失性存储单元10连接的位线以及字线施加驱动电压，而能够进行向非易失性存储单元10的信息的写入、或从非易失性存储单元10的信息的读出。其结果为，能够实现具有随机存取性的非易失性存储单元阵列20。
并且，如上所述，由位线B00至B04和字线W00至W12构成的存储单元阵列，与由位线B10至B14和字线W20至W32构成的存储单元阵列，在布线的程度上完全分离，因此能够减少寄生电流。
以下，利用图4至图14，说明实施例2的非易失性存储单元阵列的制造方法。
最初，在图4示出的工序中，在衬底上(没有图示)，层间绝缘膜16与由第一导电层13、半导体层17、以及第二导电层18构成的多个层叠体21，与衬底的主面平行，且交替层叠。图4示出的层叠结构具有三层的层叠体21，但是，该层叠结构的层叠体21的数量不仅限于该数量。
在图4示出的工序中，例如，通过溅射法，将钽(Ta)或缺氧型的钽氧化物TaOx(比电阻在10mΩ·cm以下)层叠为第一导电层13，通过溅射法，将氮化硅SiNy层叠为半导体层17。并且，通过溅射法，将氮化钽(TaN)层叠为第二导电层18。在各个溅射法中，可以采用在进行溅射时导入氧以及氮的反应溅射法。
并且，在最上层的第二导电层18上，还可以形成层间绝缘膜16。
其次，在图5示出的工序中，在与层叠结构的主面垂直的Y-Z方向上形成带状沟槽27。
在图5示出的工序中，首先，通过通常的曝光过程以及显影过程，形成规定的图形形状的掩膜图形。其次，将它作为掩膜，对层叠结构进行蚀刻，形成带状沟槽27。然后，去除掩膜图形。通过以上的工序，在带状沟槽27内，暴露层间绝缘膜16、第一导电层13、半导体层17、以及第二导电层18的侧面。
其次，在图6示出的工序中，从带状沟槽27内暴露的表面，对层间绝缘膜16、第一导电层13、半导体层17、以及第二导电层18的侧面进行氧化处理。此时，通过第一导电层13的侧面被氧化，从而形成电阻变化层14。
在图6示出的工序中，例如，在氧气氛中，以施加功率1100W、处理时间30秒钟执行等离子氧化处理。从带状沟槽27内暴露的第一导电层13的表面向第一导电层13的内部，扩散活性氧、氧离子或氧原子。根据这样的氧种，在第一导电层13中，在从带状沟槽27内暴露的表面向内部的一定的厚度的区域形成具有规定的缺氧度的分布的氧化物。该缺氧度的分布，在表面附近高，越靠近内部就连续降低。
在该等离子氧化处理中，从带状沟槽27内暴露的表面开始形成10nm左右的深度的电阻变化层14。其中，在从表面开始2至3nm左右的区域，形成缺氧度更小的第一电阻变化层13a，在从第一电阻变化层13a开始7至8nm左右为止的区域，形成缺氧度更大的第二电阻变化层13b。
在所述的形成电阻变化层14的工序中，在氧气氛中进行等离子氧化处理，但是，本发明不仅限于此。例如，也可以是，在含氧气氛下的加热处理(以下，称为热氧化处理)。以下，将这样的热氧化处理、等离子氧化处理，总称为氧化处理。在本制造方法中，由于对第一导电层13的一部分进行氧化处理来形成电阻变化层14，因此，与以往的导电层的埋入工序相比，能够实现过程的简化。进而，氧化处理，比埋入工序容易进行膜厚控制，能够将带状沟槽27中暴露的多个电阻变化层14整体的膜厚形成为均匀。
并且，氧化处理工艺，不仅限于一次。也可以，分别进行两次氧化处理工艺，以形成为第一电阻变化层13a的缺氧度与第二电阻变化层13b的缺氧度的差异更明显。例如，通过弱的氧化处理工艺，在广范围内将第一导电层13的一部分弱氧化，然后，通过强的氧化处理工艺，仅将在第一导电层13的带状沟槽27暴露的表面强氧化。据此，更明显地形成电阻值高的第一电阻变化层13a和电阻值低的第二电阻变化层13b的层叠结构。而且，也可以执行氧化处理工艺两次以上的多次，来更高精度地控制电阻变化层14的缺氧度。
在对第一导电层13进行氧化处理的同时，半导体层17、第二导电层18的侧壁也被氧化，在带状沟槽27内暴露的表面形成绝缘层17a、17b、18a、18b。
图7是示出基于所述的条件的等离子氧化处理后的第一导电层13、半导体层17、第二导电层18的形状的一个例子的分解斜视图。
在该例子中，作为第一导电层13的TaOx，从表面开始10nm左右被氧化。第一导电层13被氧化的部分，成为第一电阻变化层13a、第二电阻变化层13b。
作为半导体层17的SiNy，从表面开始2至3nm左右被氧化，成为作为绝缘体的含有氮的SiO2。半导体层17被氧化的部分，成为绝缘层17a、17b。
作为第二导电层18的TaN，从表面开始5nm左右被氧化，成为作为绝缘体的TaON。第二导电层18被氧化的部分，成为绝缘层18a、18b。
如此，对于第一导电层13、半导体层17、第二导电层18，由于材料不同，因此，即使执行同一氧化处理，也不同大小的部分被氧化。
图8是示出TaO、Ta、TaN的各个材料的氧化的进展速度的图表，示出在400℃的氧气氛中对各个材料进行氧化处理的时间、以及作为氧化处理的结果而被形成在各个材料的表层的氧化膜的厚度(氧化的进展速度)。该图表，基于为了找出适合氧化处理的条件而预备进行的实验的结果。
根据图表得知，作为第一导电层13的材料的TaOx，与作为第二导电层18的材料的TaN相比，氧化以两倍以上的速度来进展。这与图7中看到的形状的一个例子匹配。
第一导电层13与第二导电层18的氧化的进展速度的不同，在后述的用于设置元件分离的氧化工艺时，也具有重要的意义。
其次，在图9示出的工序中，在预先形成的带状沟槽27中，通过CVD层叠多晶硅28。然后，通过CMP过程以及其他的平坦化过程等，抛光并去除无用的多晶硅，以残留被形成在带状沟槽27的多晶硅28。
其次，在图10示出的工序中，在与衬底的主面垂直的方向上，并且，在衬底的主面以阵列状，去除多晶硅28的一部分，来形成接触孔29。
在图10示出的工序中，首先，通过通常的光刻过程，形成规定的图形形状的光刻胶掩膜图形。其次，将它作为掩膜，对层叠结构进行蚀刻，形成接触孔29。然后，去除掩膜图形。并且，也可以利用硬掩膜。通过以上的工序，在接触孔29的内侧面，形成暴露层间绝缘膜16、第一导电层13、半导体层17、以及第二导电层18的接触孔29。
其次，在图11示出的工序中，通过溅射、CVD、电镀等，在接触孔29中层叠柱状电极12。对于柱状电极12的材料，利用例如白金(Pt)、铱(Ir)、钯(Pd)、铜(Cu)、钨(W)等的导电性材料。然后，通过CMP(ChemicalMechanical Polishing：化学机械抛光)过程以及其他的平坦化过程等，抛光并去除无用的电极材料，以残留被形成在接触孔29的内部的柱状电极12。而且，该柱状电极12与第一电阻变化层13a直接接触，并且，该柱状电极12经由绝缘层17a与半导体层17接触，该柱状电极12经由绝缘层18a与第二导电层18接触。
其次，在图12示出的工序中，利用HF:HNO3溶液，通过湿法蚀刻，去除带状沟槽27内的柱状电极12以外的区域的多晶硅28。
其次，在图13示出的工序中，对在带状沟槽27内的柱状电极12被去除而成的空间(为了便于说明，将该空间也称为带状沟槽27)暴露的层间绝缘膜16、第一导电层13、半导体层17、以及第二导电层18进行氧化处理。
图14是示出该氧化处理后的第一导电层13、半导体层17、第二导电层18的形状的一个例子的分解斜视图。
如图14示出，对于第一导电层13、半导体层17、第二导电层18的与柱状电极12接触的区域，由于由柱状电极12保护，因此氧化不进展。因此，与柱状电极12相邻的电阻变化层14、绝缘层17a、18a，维持图7示出的形状。
在第一导电层13的带状沟槽27内暴露的区域中，第一导电层13的X方向的宽度的一半左右为止完全被氧化(Ta2O5)，成为绝缘层13c。特别是，在第一导电层13的宽度的两侧在带状沟槽27内暴露的区间，氧化从两侧进展，因此区间整体成为绝缘层13c。该区域，成为使相邻的电阻变化层14分离的元件分离。
同时，对于半导体层17的带状沟槽27内暴露的区域，由于在表面存在作为SiO2保护膜的绝缘层17a、17b，因此氧化不进展到内部。并且，对于第二导电层18的带状沟槽27内暴露的区域，TaON的膜厚变厚，但是，如图8的图表所示，由于氧化速度比作为第一导电层13的TaO慢，因此，在内部残留作为第二导电层18的TaN的区域，能够作为字线来发挥功能。
在进行这样的氧化处理后，向带状沟槽27内的多晶硅28被去除而成的空间，埋入作为绝缘层26的SiO2，从而图2A示出的非易失性存储单元阵列20完成。
而且，在所述说明中，说明作为填充材料利用多晶硅28的例子，但也可以是其他的材料。也就是说，对于填充材料，至少是如下的材料即可，即，暂时埋入到带状沟槽，在此后的工序中以残留层间绝缘膜16和由第一导电层13、半导体层17以及第二导电层18构成的层叠体21的状态下，通过湿法蚀刻等能够有选择地去除。
(实施例2的变形例)
其次，说明本发明的实施例2的变形例涉及的非易失性存储单元阵列。
图15A是示出本发明的实施例2的变形例涉及的非易失性存储单元阵列40的一个例子的斜视图。图15B是非易失性存储单元阵列40的斜视图所示的A-A′线的截面图。而且，对于非易失性存储单元阵列40的B-B′线的截面图，由于与图2C示出的非易失性存储单元阵列20的B-B′线的截面图相同，因此省略图示。
如图15A、图15B示出，通过将图2A、图2B的非易失性存储单元阵列20中包括的非易失性存储单元10，置换为实施例1的变形例涉及的非易失性存储单元30，从而构成非易失性存储单元阵列40。
非易失性存储单元阵列40，与非易失性存储单元阵列20不同，被形成为第一电阻变化层31与柱状电极12的侧面接触并覆盖该侧面。如图15A、图15B中看到，在非易失性存储单元阵列40中，不仅在柱状电极12与第二电阻变化层32的交叉部分，还在柱状电极12与半导体层17的交叉部分、柱状电极12与第二导电层18的交叉部分、以及柱状电极12与层间绝缘膜16的交叉部分连续设置第一电阻变化层31。
这样的形状是，如实施例1的变形例中说明，向接触孔内依次埋入第一电阻变化层31以及柱状电极12来形成的。
具体而言，在图10示出的工序中形成接触孔29后，在图11示出的工序中形成柱状电极12前，通过溅射、CVD、电镀等，在接触孔29的内壁，以薄膜状层叠第一电阻变化层31的材料。对于第一电阻变化层31的材料，例如，可以利用以钽(Ta)、铪(Hf)、钛(Ti)、钨(W)、镍(Ni)、铁(Fe)等为母体金属的过渡金属氧化物，尤其可以利用母体金属与第二电阻变化层32不同的过渡金属氧化物。
在非易失性存储单元阵列40的制造方法中，向接触孔埋入材料的工序，成为埋入第一电阻变化层31以及柱状电极12的两个工序，能够使形成第一电阻变化层31的工序和形成第二电阻变化层32的工序独立。其结果为，对于非易失性存储单元阵列40，与非易失性存储单元阵列20相比，制造过程的简化、以及电阻变化层34的膜厚控制的容易性略低，但是，能够得到第一电阻变化层31的材料选择的自由度提高的优点。
而且，本发明的制造方法，能够适用于本实施例2中举例示出的非易失性存储单元阵列以外。也就是说，针对包括电阻变化型元件的整个电子设备，通过所述制造方法，或通过组合所述制造方法和公知的方法，从而能够制造。
工业实用性
本发明涉及的非易失性存储单元阵列，有用于面向低功率、高速写入、高速删除、大容量化的下一代的非易失性存储器等。
符号说明
10、30 非易失性存储单元
12 柱状电极
13 第一导电层
13a、31 第一电阻变化层
13b、32 第二电阻变化层
13c 绝缘层
14、34 电阻变化层
15、35 电阻变化元件
16 层间绝缘膜
17 半导体层
17a、17b 绝缘层
18 第二导电层
18a、18b 绝缘层
19 二极管元件
20、40 非易失性存储单元阵列
21 层叠体
26 绝缘层
27 带状沟槽
28 多晶硅
29 接触孔
1511 N型多晶硅层
1512 层间绝缘膜
1513 P型多晶硅层
1514 金属硅化层
1515 电阻变化层
1516 金属层
1517 柱状电极
1611 导电层
1612 层间绝缘膜
1613 电阻变化层
1614 第一半导体层
1615 第二半导体层
1616 柱状电极

Claims (20)

1.一种非易失性存储单元，包括：
柱状电极，被配置为与衬底主面垂直；
第一导电层，被配置为与所述衬底主面平行；
半导体层，被配置为在层叠方向上与所述第一导电层接触；
第二导电层，被配置为在层叠方向上与所述半导体层接触；
电阻变化层，被设置在所述柱状电极与所述第一导电层之间，且根据被施加的电信号而发生电阻值的可逆变化；
氧化物绝缘层，被设置在所述柱状电极与所述半导体层之间，且具有与所述半导体层相同的母体元素；以及
绝缘层，被设置在所述柱状电极与所述第二导电层之间。
2.如权利要求1所述的非易失性存储单元，
所述半导体层，被配置在所述第一导电层之上，
所述第二导电层，被配置在所述半导体层之上，
所述电阻变化层具有与所述第一导电层相同的母体元素。
3.如权利要求2所述的非易失性存储单元，
所述电阻变化层仅在所述柱状电极与所述第一导电层的交叉部分形成。
4.如权利要求2所述的非易失性存储单元，
所述电阻变化层，从所述电阻变化层与所述柱状电极的界面开始，越靠近所述第一导电层，所述电阻变化层的缺氧度就越大。
5.如权利要求1所述的非易失性存储单元，
所述第二导电层，由与所述电阻变化层相同的母体金属构成。
6.如权利要求1所述的非易失性存储单元，
所述电阻变化层的结构为第一电阻变化层和第二电阻变化层被层叠在与所述衬底主面平行的方向上，所述第一电阻变化层具有第一金属氧化物，所述第二电阻变化层具有第二金属氧化物，所述第二金属氧化物的缺氧度比所述第一金属氧化物的缺氧度大。
7.如权利要求6所述的非易失性存储单元，
所述第一电阻变化层被形成为，与所述柱状电极的侧面接触并覆盖该侧面，
所述第二电阻变化层仅在所述第一电阻变化层与所述第一导电层的交叉部分形成。
8.一种非易失性存储单元阵列，包括：
多个柱状电极，被配置为与衬底主面垂直；
多个层叠体与多个层间绝缘膜交替层叠的层叠结构，所述多个层叠体由第一导电层、半导体层以及第二导电层构成，所述第一导电层被配置为与所述衬底主面平行，所述半导体层被配置为在层叠方向上与所述第一导电层接触，所述第二导电层被配置为在层叠方向上与所述半导体层接触；
电阻变化层，被设置在所述柱状电极与各个所述第一导电层之间，且根据被施加的电信号而发生电阻值的可逆变化；
氧化物绝缘层，被设置在所述柱状电极与各个所述半导体层之间，且具有与所述半导体层相同的母体元素；以及
绝缘层，被设置在所述柱状电极与各个所述第二导电层之间。
9.如权利要求8所述的非易失性存储单元阵列，
所述半导体层，被配置在所述第一导电层之上，
所述第二导电层，被配置在所述半导体层之上，
所述电阻变化层具有与所述第一导电层相同的母体元素。
10.如权利要求9所述的非易失性存储单元阵列，
所述电阻变化层仅在所述柱状电极与所述第一导电层的交叉部分形成。
11.如权利要求9所述的非易失性存储单元阵列，
所述电阻变化层，从所述电阻变化层与所述柱状电极的界面开始，越靠近所述第一导电层，所述电阻变化层的缺氧度就越大。
12.如权利要求8所述的非易失性存储单元阵列，
所述第二导电层，由与所述电阻变化层相同的母体金属构成。
13.如权利要求8所述的非易失性存储单元阵列，
所述电阻变化层的结构为第一电阻变化层和第二电阻变化层被层叠在与所述衬底主面平行的方向上，所述第一电阻变化层具有第一金属氧化物，所述第二电阻变化层具有第二金属氧化物，所述第二金属氧化物的缺氧度比所述第一金属氧化物的缺氧度大。
14.如权利要求13所述的非易失性存储单元阵列，
所述第一电阻变化层被形成为，与所述柱状电极的侧面接触并覆盖该侧面，
所述第二电阻变化层仅在所述第一电阻变化层与所述第一导电层的交叉部分形成。
15.如权利要求8所述的非易失性存储单元阵列，
所述多个柱状电极，被配置在所述衬底主面内分布成行列状的位置。
16.如权利要求8所述的非易失性存储单元阵列，
所述电阻变化层，由缺氧型金属氧化物构成。
17.如权利要求8所述的非易失性存储单元阵列，
所述第一导电层以及所述电阻变化层的母体金属元素为钽。
18.一种非易失性存储单元阵列的制造方法，包括：
工序a，在衬底上，将层间绝缘膜、第一导电层、半导体层、以及第二导电层与所述衬底的主面平行地层叠，从而形成层叠结构，进一步，将与所述层叠结构相同的层叠结构与所述衬底的主面平行地形成一个以上；
工序b，形成多个带状沟槽，该多个带状沟槽在层叠方向上贯通多个所述层叠结构；
工序c，通过使在所述多个带状沟槽的侧面暴露的所述层叠结构的侧面表层氧化，在所述第一导电层的侧面表层形成根据被提供的电信号而发生电阻值的可逆变化的电阻变化层的同时，在所述半导体层、所述第二导电层的侧面表层分别形成绝缘膜；
工序d，向所述带状沟槽埋入填充材料，并通过蚀刻来去除所述填充材料的一部分，从而形成接触孔；
工序e，通过向所述接触孔埋入导电性材料，从而在所述接触孔中形成连接于所述电阻变化层的柱状电极；
工序f，去除所述带状沟槽内的所述填充材料的残留部分；以及
工序g，使在所述带状沟槽内的所述填充材料的残留部分被去除而成的空间暴露的所述第一导电层氧化，从而形成绝缘膜。
19.如权利要求18所述的非易失性存储单元阵列的制造方法，
在所述工序c中，进行两次氧化处理，分别形成含氧量大的第一电阻变化层、和含氧量小的第二电阻变化层。
20.一种非易失性存储单元阵列的制造方法，包括：
工序a，在衬底上，将层间绝缘膜、第一导电层、半导体层、以及第二导电层与所述衬底的主面平行地层叠，从而形成层叠结构，进一步，将与所述层叠结构相同的层叠结构与所述衬底的主面平行地形成一个以上；
工序b，形成多个带状沟槽，该多个带状沟槽在层叠方向上贯通多个所述层叠结构；
工序h，通过使在所述多个带状沟槽的侧面暴露的所述层叠结构的侧面表层氧化，在所述第一导电层的侧面表层形成第二电阻变化层的同时，在所述半导体层、所述第二导电层的侧面表层分别形成绝缘膜；
工序d，向所述带状沟槽埋入填充材料，并通过蚀刻来去除所述填充材料的一部分，从而形成接触孔；
工序i，在所述接触孔的内壁，形成根据被提供的电信号而发生电阻值的可逆变化的第一电阻变化层；
工序j，通过向所述接触孔埋入导电性材料，从而在所述接触孔中形成连接于所述第一电阻变化层的柱状电极；
工序f，去除所述带状沟槽内的所述填充材料的残留部分；以及
工序g，使在所述带状沟槽内的所述填充材料的残留部分被去除而成的空间暴露的所述第一导电层氧化，从而形成绝缘膜。
CN2011800026542A 2010-07-01 2011-06-29 非易失性存储单元、非易失性存储单元阵列、以及其制造方法 Pending CN102473707A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-151400 2010-07-01
JP2010151400 2010-07-01
PCT/JP2011/003697 WO2012001960A1 (ja) 2010-07-01 2011-06-29 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法

Publications (1)

Publication Number Publication Date
CN102473707A true CN102473707A (zh) 2012-05-23

Family

ID=45401700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800026542A Pending CN102473707A (zh) 2010-07-01 2011-06-29 非易失性存储单元、非易失性存储单元阵列、以及其制造方法

Country Status (4)

Country Link
US (1) US9006793B2 (zh)
JP (1) JP4921620B2 (zh)
CN (1) CN102473707A (zh)
WO (1) WO2012001960A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871313A (zh) * 2012-12-26 2015-08-26 索尼公司 存储装置和存储装置制造方法
CN112054033A (zh) * 2020-09-15 2020-12-08 中国科学院微电子研究所 一种存储器件
US11018189B2 (en) 2017-04-11 2021-05-25 Sony Semiconductor Solutions Corporation Storage apparatus
CN114128000A (zh) * 2019-07-24 2022-03-01 国立研究开发法人产业技术综合研究所 具有具备层叠部的柱状结构体的电极

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8884261B2 (en) 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) * 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
USRE46335E1 (en) 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
CN103828047A (zh) 2011-07-22 2014-05-28 科洛斯巴股份有限公司 用于非易失性存储器装置的p+硅锗材料的种子层及方法
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9741765B1 (en) 2012-08-14 2017-08-22 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
JP2014049745A (ja) * 2012-08-31 2014-03-17 Toshiba Corp 半導体記憶装置、及びその製造方法
US20140077149A1 (en) * 2012-09-14 2014-03-20 Industrial Technology Research Institute Resistance memory cell, resistance memory array and method of forming the same
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9214228B1 (en) * 2013-08-22 2015-12-15 Kabushiki Kaisha Toshiba Semiconductor memory device and method of forming thereof
EP2887396B1 (en) 2013-12-20 2017-03-08 Imec Three-dimensional resistive memory array
US9437296B2 (en) * 2014-02-03 2016-09-06 Kabushiki Kaisha Toshiba Three-dimensional resistive memory device with adjustable voltage biasing
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9236124B2 (en) * 2014-03-07 2016-01-12 Kabushiki Kaisha Toshiba Nonvolatile memory device
US9721961B2 (en) * 2015-05-29 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
US9704922B2 (en) 2015-05-29 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same while avoiding process damage to a variable resistance film
US9831290B2 (en) * 2016-03-10 2017-11-28 Toshiba Memory Corporation Semiconductor memory device having local bit line with insulation layer formed therein
JP2019169591A (ja) 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US10729012B2 (en) * 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
KR20210083049A (ko) * 2019-12-26 2021-07-06 에스케이하이닉스 주식회사 전자 장치 및 전자 장치의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763985A (zh) * 2004-10-19 2006-04-26 松下电器产业株式会社 可变电阻器件及包括该可变电阻器件的半导体装置
JP2008181978A (ja) * 2007-01-23 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
CN101677108A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 非易失性存储装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753561B1 (en) * 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
US8031509B2 (en) * 2008-12-19 2011-10-04 Unity Semiconductor Corporation Conductive metal oxide structures in non-volatile re-writable memory devices
US8565003B2 (en) * 2011-06-28 2013-10-22 Unity Semiconductor Corporation Multilayer cross-point memory array having reduced disturb susceptibility
US7303971B2 (en) * 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
CN101542730B (zh) 2007-06-05 2011-04-06 松下电器产业株式会社 非易失性存储元件和其制造方法、以及使用了该非易失性存储元件的非易失性半导体装置
JP2009081251A (ja) 2007-09-26 2009-04-16 Panasonic Corp 抵抗変化素子とその製造方法ならびに抵抗変化型メモリ
KR20090055874A (ko) 2007-11-29 2009-06-03 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
JP2009135328A (ja) * 2007-11-30 2009-06-18 Toshiba Corp 不揮発性半導体記憶装置
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8125817B2 (en) * 2008-12-18 2012-02-28 Panasonic Corporation Nonvolatile storage device and method for writing into the same
JP4956598B2 (ja) * 2009-02-27 2012-06-20 シャープ株式会社 不揮発性半導体記憶装置及びその製造方法
JP5450165B2 (ja) * 2010-02-26 2014-03-26 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法
JP4902821B1 (ja) * 2010-04-28 2012-03-21 パナソニック株式会社 抵抗変化型不揮発性記憶装置及びその製造方法
JP2013102008A (ja) * 2011-11-08 2013-05-23 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1763985A (zh) * 2004-10-19 2006-04-26 松下电器产业株式会社 可变电阻器件及包括该可变电阻器件的半导体装置
JP2008181978A (ja) * 2007-01-23 2008-08-07 Toshiba Corp 半導体記憶装置及びその製造方法
CN101677108A (zh) * 2008-09-19 2010-03-24 三星电子株式会社 非易失性存储装置
US20100072452A1 (en) * 2008-09-19 2010-03-25 Samsung Electronics Co., Ltd. Non-volatile memory device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871313A (zh) * 2012-12-26 2015-08-26 索尼公司 存储装置和存储装置制造方法
CN104871313B (zh) * 2012-12-26 2018-12-11 索尼半导体解决方案公司 存储装置和存储装置制造方法
US10186658B2 (en) 2012-12-26 2019-01-22 Sony Semiconductor Solutions Corporation Memory device and method of manufacturing memory device
US11018189B2 (en) 2017-04-11 2021-05-25 Sony Semiconductor Solutions Corporation Storage apparatus
CN114128000A (zh) * 2019-07-24 2022-03-01 国立研究开发法人产业技术综合研究所 具有具备层叠部的柱状结构体的电极
CN112054033A (zh) * 2020-09-15 2020-12-08 中国科学院微电子研究所 一种存储器件

Also Published As

Publication number Publication date
WO2012001960A1 (ja) 2012-01-05
JPWO2012001960A1 (ja) 2013-08-22
JP4921620B2 (ja) 2012-04-25
US20120104351A1 (en) 2012-05-03
US9006793B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
CN102473707A (zh) 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
CN102859690B (zh) 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置
US8093578B2 (en) Nonvolatile memory element, nonvolatile memory element array, and method for manufacturing nonvolatile memory element
US8314003B2 (en) Nonvolatile memory devices that use resistance materials and internal electrodes, and related methods and processing systems
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JP4880894B2 (ja) 半導体記憶装置の構造及びその製造方法
US20120012897A1 (en) Vertically Fabricated BEOL Non-Volatile Two-Terminal Cross-Trench Memory Array with Two-Terminal Memory Elements and Method of Fabricating the Same
KR20080096432A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JPWO2011007538A1 (ja) 抵抗変化型素子および抵抗変化型記憶装置
US8399874B2 (en) Vertical nonvolatile memory device including a selective diode
CN104871313A (zh) 存储装置和存储装置制造方法
KR20150097546A (ko) Mcom 메모리 엘리먼트들에 대한 수직 크로스 포인트 임베디드 메모리 아키텍처
JP5571833B2 (ja) 不揮発性記憶素子及び不揮発性記憶素子の製造方法
WO2010064444A1 (ja) 不揮発性記憶素子及びその製造方法
JPWO2011132423A1 (ja) 不揮発性記憶装置及びその製造方法
US9035275B2 (en) Three dimensional memory array adjacent to trench sidewalls
CN102947935B (zh) 电阻变化元件的制造方法
JP2011198909A (ja) 抵抗変化型不揮発性記憶素子
CN114864811A (zh) 相变存储单元、相变存储器及其制备方法、电子设备
JP2012227275A (ja) 抵抗変化型不揮発性メモリセルおよび抵抗変化型不揮発性記憶装置
US11349071B2 (en) Memory device and a method for forming the memory device
JP2006324425A (ja) 記憶素子の製造方法
CN103999218B (zh) 非易失性存储元件、非易失性存储装置、非易失性存储元件的制造方法及非易失性存储装置的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20151216

C20 Patent right or utility model deemed to be abandoned or is abandoned