KR20210083049A - 전자 장치 및 전자 장치의 제조 방법 - Google Patents

전자 장치 및 전자 장치의 제조 방법 Download PDF

Info

Publication number
KR20210083049A
KR20210083049A KR1020190175654A KR20190175654A KR20210083049A KR 20210083049 A KR20210083049 A KR 20210083049A KR 1020190175654 A KR1020190175654 A KR 1020190175654A KR 20190175654 A KR20190175654 A KR 20190175654A KR 20210083049 A KR20210083049 A KR 20210083049A
Authority
KR
South Korea
Prior art keywords
variable resistance
layers
electronic device
memory
conductive
Prior art date
Application number
KR1020190175654A
Other languages
English (en)
Inventor
유시정
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190175654A priority Critical patent/KR20210083049A/ko
Priority to US16/903,908 priority patent/US11362139B2/en
Priority to CN202010776086.2A priority patent/CN113053945B/zh
Priority to SG10202007641QA priority patent/SG10202007641QA/en
Publication of KR20210083049A publication Critical patent/KR20210083049A/ko
Priority to US17/751,417 priority patent/US20220285439A1/en
Priority to US18/317,680 priority patent/US20230284459A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H01L27/22—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 메모리는, 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다.

Description

전자 장치 및 전자 장치의 제조 방법{ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING ELECTRONIC DEVICE}
본 발명은 전자 장치에 관한 것으로, 보다 상세히는, 반도체 메모리를 포함하는 전자 장치 및 전자 장치의 제조 방법에 관한 것이다.
최근 전자기기의 소형화, 저전력화, 고성능화, 다양화 등에 따라, 컴퓨터, 휴대용 통신기기 등 다양한 전자기기에서 정보를 저장할 수 있는 반도체 장치가 요구되고 있다. 따라서, 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 사이에서 스위칭하는 특성을 이용하여 데이터를 저장할 수 있는 반도체 장치에 대한 연구가 진행되고 있다. 이러한 반도체 장치로는 RRAM(Resistive Random Access Memory), PRAM(Phase-change Random Access Memory), FRAM(Ferroelectric Random Access Memory), MRAM(Magnetic Random Access Memory), 이-퓨즈(E-fuse) 등이 있다.
본 발명의 실시예는 메모리 셀의 동작 특성 및 신뢰도를 향상시킬 수 있는 전자 장치 및 전자 장치의 제조 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 메모리를 포함하는 전자 장치에 있어서, 상기 반도체 메모리는, 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리를 포함하는 전자 장치에 있어서, 상기 반도체 메모리는, 적층된 절연막들; 상기 절연막들과 교대로 적층되고 제1 방향으로 확장된 제1 가변 저항막들; 상기 제1 가변 저항막들 및 상기 절연막들을 관통하는 수직 비트 라인들; 상기 절연막들을 관통하고 상기 제1 방향으로 확장된 제1 슬릿 절연막; 상기 절연막들을 관통하고 상기 제1 방향으로 확장된 제2 슬릿 절연막; 상기 제1 슬릿 절연막과 상기 제1 가변 저항막들의 사이에 개재된 제1 워드라인들; 및 상기 제2 슬릿 절연막과 상기 제1 가변 저항막들의 사이에 개재된 제2 워드라인들을 포함할 수 있고, 상기 수직 비트 라인들과 상기 제1 워드라인들의 사이에 제1 메모리 셀들이 위치되고, 상기 수직 비트라인과 상기 제2 워드라인들의 사이에 제2 메모리 셀들이 위치되고, 상기 제2 방향으로 이웃한 제1 메모리 셀과 제2 메모리 셀은 제1 가변 저항막을 공유할 수 있다.
본 발명의 일 실시예에 따른 반도체 메모리를 포함하는 전자 장치의 제조 방법에 있어서, 제1 가변 저항막들 및 절연막들을 교대로 형성하는 단계; 상기 제1 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들을 형성하는 단계; 상기 제1 가변 저항막들 및 상기 절연막들을 관통하고 일 방향으로 확장된 슬릿을 형성하는 단계; 상기 슬릿을 통해 노출된 상기 제1 가변 저항막들을 식각하여 개구부들을 형성하는 단계; 및 상기 개구부들 내에 도전막들을 각각 형성하는 단계를 포함할 수 있다.
메모리 셀의 동작 특성 및 신뢰도를 향상시킬 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 구조를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도이다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도이다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도이다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도이다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 전자 장치의 구조를 설명하기 위한 도면으로서, 메모리 셀 어레이에 대한 회로도이다.
도 1a를 참조하면, 본 발명의 일 실시예에 따른 전자 장치는 반도체 메모리를 포함할 수 있고, 반도체 메모리는 워드라인들(WL) 및 워드라인들(WL)과 교차된 비트라인들(BL)을 포함할 수 있다. 참고로, 워드라인들(WL)과 비트라인들(BL)은 상대적인 개념이며, 워드라인들(WL)이 비트라인이고 비트라인들(BL)이 워드라인인 것도 가능하다.
반도체 메모리는 워드라인들(WL)과 비트라인들(BL)의 사이에 연결된 메모리 셀들(MC)을 포함할 수 있다. 복수의 메모리 셀들(MC)이 하나의 비트라인(BL)을 공유할 수 있다. 비트라인(BL)을 공유하는 메모리 셀들(MC)은 서로 다른 워드라인들(WL)에 각각 연결될 수 있다.
메모리 셀들(MC) 각각은 메모리 소자를 포함하거나, 선택 소자를 포함하거나, 메모리 소자 및 선택 소자를 포함할 수 있다. 메모리 셀들(MC) 각각은 가변 저항막을 포함할 수 있다. 가변 저항막은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 간에 가역적으로 천이하는 특성을 가질 수 있다. 가변 저항막은 메모리 소자에 포함되거나, 선택 소자에 포함될 수 있다. 또는, 가변 저항막이 메모리 소자이면서 동시에 선택 소자로서의 역할을 수행할 수 있다.
가변 저항막은 저항성 물질을 포함할 수 있다. 가변 저항막은 전이 금속 산화물(transition metal oxide)을 포함하거나, 페로브스카이트계 물질과 같은 금속 산화물을 포함할 수 있다. 따라서, 가변 저항막 내에 전기적 통로가 생성되거나 소멸됨으로써, 메모리 셀(MC)에 데이터를 저장할 수 있다.
가변 저항막은 MTJ 구조를 가질 수 있다. 가변 저항막은 자화 고정층, 자화 자유층 및 이들 사이에 개재된 터널 배리어층을 포함할 수 있다. 예를 들어, 자화 고정층 및 자화 자유층은 자성 물질을 포함할 수 있고, 터널 배리어층은 마그네슘(Mg), 알루미늄(Al), 아연(Zn), 티타늄(Ti) 등의 산화물을 포함할 수 있다. 여기서, 자화 자유층의 자화 방향은 인가되는 전류 내의 전자들의 스핀 토크(spin torque)에 의해 변경될 수 있다. 따라서, 자화 고정층의 자화 방향에 대한 자화 자유층의 자화 방향 변화에 따라, 메모리 셀(MC)에 데이터를 저장할 수 있다.
가변 저항막은 상변화 물질을 포함할 수 있고, 칼코게나이드계 물질을 포함할 수 있다. 가변 저항막은 칼코게나이드 유리, 칼코게나이드 합금 등을 포함할 수 있다. 가변 저항막은 실리콘(Si), 저마늄(Ge), 안티몬(Sb), 텔레륨(Te), 비스무트(Bi), 인듐(In), 주석(Sn), 셀레늄(Se) 등을 포함하거나, 이들의 조합을 포함할 수 있다. 예를 들어, 가변 저항막은 Ge-Sb-Te(GST)일 수 있으며, Ge2Sb2Te5, Ge2Sb2Te7, Ge1Sb2Te4, Ge1Sb4Te7 등일 수 있다. 가변 저항막은 프로그램 동작에 따라 상변화할 수 있다. 셋 동작에 의해 가변 저항막이 저저항의 결정질 상태를 가질 수 있다. 리셋 동작에 의해 가변 저항막이 고저항의 비정질 상태를 가질 수 있다. 따라서, 가변 저항막의 상(phase)에 따른 저항 차이를 이용하여, 메모리 셀(MC)에 데이터를 저장할 수 있다.
가변 저항막은 상변화없이 저항이 변하는 가변 저항 물질을 포함할 수 있고, 칼코게나이드계 물질을 포함할 수 있다. 가변 저항막은 저마늄(Ge), 안티몬(Sb), 텔레륨(Te), 아세닉(As), 셀레늄(Se), 실리콘(Si), 인듐(In), 주석(Sn), 황(S), 갈륨(Ga) 등을 포함하거나, 이들의 조합을 포함할 수 있다. 가변 저항막은 하나의 상(phase)을 갖고, 프로그램 동작 시에 상이 유지될 수 있다. 예를 들어, 가변 저항막은 비정질 상태를 갖고, 프로그램 동작 시에 결정 상태로 변경되지 않는다. 따라서, 메모리 셀(MC)에 인가되는 프로그램 펄스에 따라 메모리 셀(MC)의 임계 전압이 변경되고, 메모리 셀(MC)은 적어도 두가지의 상태로 프로그램될 수 있다. 리셋 동작에 의해 가변 저항막이 고저항의 비정질 상태를 갖게 되고, 메모리 셀(MC)은 높은 임계 전압의 리셋 상태로 프로그램될 수 있다. 셋 동작에 의해 가변 저항막이 저저항의 비정질 상태를 갖게 되고, 메모리 셀(MC)은 낮은 임계 전압의 셋 상태로 프로그램될 수 있다.
도 1b를 참조하면, 반도체 메모리는 오드 워드라인들(O_WL), 이븐 워드라인들(E_WL), 수직 비트라인들(V_BL) 및 메모리 셀들(MC)을 포함할 수 있다. 오드 워드라인들(O_WL) 및 이븐 워드라인들(E_WL)은 제1 방향(I)으로 확장될 수 있다.
수직 비트라인들(V_BL)은 제3 방향(Ⅲ)으로 확장될 수 있다. 수직 비트라인들(V_BL)과 오드 워드라인들(O_WL)의 사이에 연결된 메모리 셀들(MC)은 오드 메모리 셀일 수 있고, 수직 비트라인들(V_BL)과 이븐 워드라인들(E_WL)의 사이에 연결된 메모리 셀들(MC)은 이븐 메모리 셀일 수 있다. 제3 방향(Ⅲ)으로 동일한 레벨에 위치되고, 제2 방향(Ⅱ)으로 이웃한 이븐 메모리 셀과 오드 메모리 셀이 동일한 수직 비트라인(V_BL)을 공유할 수 있다. 제3 방향(Ⅲ)으로 동일한 레벨에 위치되고, 제1 방향(I)으로 이웃한 이븐 메모리 셀들은 이븐 워드라인(E_WL)을 공유할 수 있다. 제3 방향(Ⅲ)으로 동일한 레벨에 위치되고, 제1 방향(I)으로 이웃한 오드 메모리 셀들은 오드 워드라인(O_WL)을 공유할 수 있다. 여기서, 제2 방향(Ⅱ)은 제1 방향(I)과 교차하는 방향일 수 있다. 제3 방향(Ⅲ)은 제1 방향(I) 및 제2 방향(Ⅱ)과 교차하는 방향일 수 있고, 제1 방향(I)과 제2 방향(Ⅱ)으로 구성된 평면과 직교하는 방향일 수 있다.
반도체 메모리는 수직 비트라인(V_BL)을 선택하기 위한 스위치들(SW)을 더 포함할 수 있다. 스위치들(SW)을 이용하여 수직 비트라인들(V_BL)과 비트라인들(BL)의 연결을 제어할 수 있다. 스위치들(SW)은 트랜지스터, 수직 트랜지스터, 다이오드 등을 포함할 수 있다. 또한, 반도체 메모리는 스위치들(SW)을 선택적으로 구동하기 위한 워드라인들(WL)을 포함할 수 있다.
워드라인들(WL) 및 비트라인들(BL)을 이용하여 스위치(SW)를 선택할 수 있다. 복수의 워드라인들(WL) 중 하나의 워드라인(WL)을 선택하고, 복수의 비트라인들(BL) 중 하나의 비트라인(BL)을 선택한다. 이를 통해, 복수의 스위치들(SW) 중 하나의 스위치(SW)를 선택할 수 있다.
스위치들(SW)을 이용하여 수직 비트라인(V_BL)을 선택할 수 있다. 선택된 스위치(SW)를 턴 온시켜 비트라인(BL)과 수직 비트라인(V_BL)을 연결시킨다. 이를 통해, 복수의 수직 비트라인들(V_BL) 중 하나의 수직 비트라인(V_BL)을 선택할 수 있다. 또한, 오드 워드라인들(O_WL)과 이븐 워드라인들(E_WL) 중 하나의 워드라인(O_WL, E_WL)을 선택한다. 이를 통해, 선택된 수직 비트라인(V_BL)과 선택된 워드라인(O_WL, E_WL)의 사이에 연결된 메모리 셀(MC)이 선택된다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다. 도 2a는 평면을 나타내고 도 2b는 도 2a의 제2 방향(Ⅱ) 단면을 나타낸다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 가변 저항막들(21), 절연막들(22), 도전성 필라들(23), 도전막들(24) 및 슬릿 절연막(25)을 포함할 수 있다.
가변 저항막들(21)과 절연막들(22)은 교대로 적층될 수 있다. 가변 저항막들(21)과 절연막들(22)은 도전성 필라(23)의 측벽을 감싸고, 제3 방향(Ⅲ)을 따라 적층될 수 있다. 가변 저항막들(21)은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 간에 가역적으로 천이하는 특성을 가질 수 있다. 가변 저항막들(21)은 저항성 물질, 상변화 물질, 가변 저항 물질, MTJ 구조, 칼코게나이드 등을 포함할 수 있다. 절연막들(22)은 적층된 가변 저항막들(21)을 상호 분리시키기 위한 것이다. 절연막들(22)은 산화물, 질화물 등의 절연 물질을 포함할 수 있다.
가변 저항막들(21)과 절연막들(22)은 제2 방향(Ⅱ) 폭이 상이할 수 있다. 가변 저항막들(21) 각각은 제1 폭(W1)을 갖고, 절연막들(22) 각각은 제2 폭(W2)을 갖고, 절연막들(22)이 가변 저항막들(21)에 비해 넓은 폭(W2>W1)을 가질 수 있다. 절연막들(22)은 가변 저항막들(21)에 비해 제2 방향(Ⅱ으로 돌출될 수 있다. 각 절연막(22) 중 가변 저항막(21)에 비해 돌출된 영역, 즉, 가변 저항막(21)과 제3 방향(Ⅲ)으로 중첩되지 않은 영역이 돌출부로 정의될 수 있다. 절연막들(22) 각각은 제1 돌출부(P1) 및 제2 돌출부(P2)를 포함할 수 있다. 제1 돌출부(P1)는 가변 저항막(21)의 일측 측벽에 비해 돌출될 수 있다. 제2 돌출부(P2)는 가변 저항막(21)의 타측 측벽에 비해 돌출될 수 있다.
슬릿 절연막(25)은 절연막들(22)을 관통할 수 있고, 제1 방향(I)으로 확장될 수 있다. 슬릿 절연막(25)은 산화물, 질화물 등의 절연 물질을 포함할 수 있다.
도전성 필라들(23)은 제3 방향(Ⅲ)으로 확장될 수 있고, 가변 저항막들(21) 및 절연막들(22)을 관통할 수 있다. 도전성 필라들(23)은 제1 방향(I) 및 제2 방향(Ⅱ)을 따라 배열될 수 있다. 제1 방향(I)을 따라 배열된 도전성 필라들(23)이 하나의 필라 열을 구성할 수 있다. 하나의 가변 저항막(21)은 동일한 필라 열에 속한 도전성 필라들(23)의 측벽을 감싸면서 제1 방향(I)으로 확장될 수 있다. 따라서, 제1 방향(I)으로 이웃한 도전성 필라들(23)의 사이에 가변 저항막(21)이 개재될 수 있다. 다시 말해, 가변 저항막(21)이 제1 방향(I)으로 이웃한 도전성 필라들(23) 간의 공간을 채울 수 있다. 도전성 필라들(23)은 비트라인일 수 있고, 수직 비트라인일 수 있다.
도전막들(24)은 슬릿 절연막(25)과 가변 저항막들(21)의 사이에 개재될 수 있다. 제2 방향(Ⅱ)으로 이웃한 도전막들(24)의 사이에 가변 저항막(21)이 개재될 수 있다. 도전막들(24)은 가변 저항막들(21)과 실질적으로 동일한 레벨에 위치될 수 있다. 도전막들(24)은 제3 방향(Ⅲ)으로 이웃한 돌출부들(P1, P2)의 사이에 위치될 수 있다. 도전막들(24)과 돌출부들(P1, P2)은 교대로 적층될 수 있다.
도전막들(24)은 워드라인일 수 있고, 오드 워드라인 또는 이븐 워드라인일 수 있다. 가변 저항막(21)의 일측에 위치된 도전막(24)은 제1 워드라인(24A)일 수 있고, 가변 저항막(21)의 타측에 위치된 도전막(24)은 제2 워드라인(24B)일 수 있다. 제1 워드라인(24A)이 이븐 워드라인이고 제2 워드라인(24B)이 오드 워드라인이거나, 제1 워드라인(24A)이 오드 워드라인이고 제2 워드라인(24B)이 이븐 워드라인일 수 있다.
참고로, 본 도면에는 도시되지 않았으나, 도전성 필라들(23)과 가변 저항막들(21)의 사이 또는 가변 저항막들(21)과 도전막들(24)의 사이에 전극막들이 각각 개재될 수 있다. 또한, 도전성 필라들(23)과 가변 저항막들(21)의 사이 및 가변 저항막들(21)과 도전막들(24)의 사이에 전극막들이 각각 개재되는 것도 가능하다.
전술한 바와 같은 구조에 따르면, 도전성 필라들(23)과 도전막들(24)이 교차되는 영역에 메모리 셀들(MC1, MC2)이 위치된다. 각각의 메모리 셀들(MC1, MC2)은 도전막(24), 가변 저항막(21) 및 도전성 필라(23)를 포함할 수 있다.
제1 메모리 셀들(MC1)은 도전성 필라(23)와 제1 워드라인들(24A)이 교차되는 영역에 위치될 수 있다. 제2 메모리 셀들(MC2)은 도전성 필라(23)와 제2 워드라인들(24B)이 교차되는 영역에 위치될 수 있다. 제1 메모리 셀들(MC1)은 제1 방향(I)을 따라 배열될 수 있고, 동일한 레벨에 위치된 제1 메모리 셀들(MC1)은 가변 저항막(21) 및 제1 워드라인(24A)을 공유할 수 있다. 제2 메모리 셀들(MC2)은 제1 방향(I)을 따라 배열될 수 있고, 동일한 레벨에 위치된 제2 메모리 셀들(MC2)은 가변 저항막(21) 및 제2 워드라인(24B)을 공유할 수 있다. 또한, 제2 방향(Ⅱ)으로 이웃한 제1 메모리 셀(MC1)과 제2 메모리 셀(MC2)은 가변 저항막(21) 및 도전성 필라(23)를 공유하되, 서로 다른 워드라인들(24A, 24B)에 각각 연결될 수 있다.
실시예로서, 가변 저항막들(21)은 비정질 칼코게나이드를 포함할 수 있다. 비정질 칼코게나이드는 임계 전계 값 이하에서 절연체에 준하는 저항을 갖기 때문에, 메모리 셀들(MC1, MC2)이 가변 저항막(21)을 공유하더라도 선택적으로 프로그램 동작을 수행할 수 있다. 선택된 메모리 셀에서는 가변 저항막(21)에 임계 전계 값 이상의 전계가 형성되고, 해당 부분에서 메모리 동작이 수행된다. 반면에, 비선택된 메모리 셀들의 가변 저항막(21)에는 임계 전계 이하의 전계가 형성되기 때문에, 가변 저항막(21)이 절연 특성을 갖는다. 따라서, 비선택된 메모리 셀들에서 누설 전류가 발생하는 것을 방지할 수 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다. 도 3a는 평면을 나타내고 도 3b는 도 3a의 제2 방향(Ⅱ) 단면을 나타낸다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 3a 및 도 3b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 제1 가변 저항막들(31), 제2 가변 저항막들(36), 절연막들(32), 도전성 필라들(33), 도전막들(34) 및 슬릿 절연막(35)을 포함할 수 있다.
제1 가변 저항막들(31)과 절연막들(32)은 교대로 적층될 수 있다. 절연막들(32)이 제1 가변 저항막들(31)에 비해 넓은 폭을 가질 수 있다. 절연막들(32)은 제1 가변 저항막들(31)에 비해 제2 방향(Ⅱ)으로 돌출될 수 있다. 절연막들(32) 각각은 제1 돌출부(P1) 및 제2 돌출부(P2)를 포함할 수 있다. 제1 돌출부(P1)는 제1 가변 저항막(31)의 일측 측벽에 비해 돌출될 수 있다. 제2 돌출부(P2)는 제1 가변 저항막(31)의 타측 측벽에 비해 돌출될 수 있다.
도전성 필라들(33)은 제3 방향(Ⅲ)으로 확장될 수 있고, 제1 가변 저항막들(31) 및 절연막들(32)을 관통할 수 있다. 하나의 제1 가변 저항막(31)은 동일한 필라 열에 속한 도전성 필라들(33)의 측벽을 감싸면서 제1 방향(I)으로 확장될 수 있다. 따라서, 제1 방향(I)으로 이웃한 도전성 필라들(33)의 사이에 제1 가변 저항막(31)이 개재될 수 있다. 도전성 필라들(33)은 비트라인일 수 있고, 수직 비트라인일 수 있다.
슬릿 절연막(35)은 절연막들(32)을 관통할 수 있고, 제1 방향(I)으로 확장될 수 있다. 도전막들(34)은 슬릿 절연막(35)과 제1 가변 저항막들(31)의 사이에 개재될 수 있다. 제2 가변 저항막들(36)은 제1 가변 저항막들(31)과 도전막들(34)의 사이에 개재될 수 있다.
제1 가변 저항막들(31), 제2 가변 저항막들(36) 및 도전막들(34)은 실질적으로 동일한 레벨에 위치될 수 있다. 제2 가변 저항막들(36) 및 도전막들(34)은 제3 방향(Ⅲ)으로 이웃한 돌출부들(P1, P2)의 사이에 위치될 수 있다. 제2 가변 저항막들(36) 및 도전막들(34)은 돌출부들(P1, P2)과 제3 방향(Ⅲ)으로 교대로 적층될 수 있다.
도전막들(34)은 워드라인일 수 있고, 오드 워드라인 또는 이븐 워드라인일 수 있다. 제1 워드라인들(34A)은 제1 돌출부들(P1)과 교대로 적층될 수 있고, 제2 워드라인들(34B)은 제2 돌출부들(P2)과 교대로 적층될 수 있다.
제1 가변 저항막들(31) 및 제2 가변 저항막들(36)은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 간에 가역적으로 천이하는 특성을 가질 수 있다. 제1 가변 저항막들(31) 및 제2 가변 저항막들(36)은 저항성 물질, 상변화 물질, 가변 저항 물질, MTJ 구조, 칼코게나이드 등을 포함할 수 있다. 실시예로서, 제1 가변 저항막들(31)은 칼코게나이드를 포함하고, 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 제2 가변 저항막들(36)은 상변화 물질을 포함할 수 있다. 제2 가변 저항막들(36)은 칼코게나이드를 포함하고 프로그램 동작 시에 비정질 상태 또는 결정 상태로 상변화할 수 있다.
참고로, 본 도면에는 도시되지 않았으나, 도전성 필라들(33)과 제1 가변 저항막들(31)의 사이, 제1 가변 저항막들(31)과 제2 가변 저항막들(36)의 사이 또는 제2 가변 저항막들(36)과 도전막들(34)의 사이에 전극막들이 각각 개재될 수 있다. 또는, 도전성 필라(33), 제1 가변 저항막(31), 제2 가변 저항막(36) 및 도전막(34)의 계면들 중 적어도 일부에 전극막이 개재될 수 있다.
전술한 바와 같은 구조에 따르면, 도전성 필라들(33)과 도전막들(34)이 교차되는 영역에 메모리 셀들(MC1, MC2)이 위치된다. 각각의 메모리 셀들(MC1, MC2)은 도전막(34), 제1 가변 저항막(31), 제2 가변 저항막(36) 및 도전성 필라(33)를 포함할 수 있다. 제2 방향(Ⅱ)으로 이웃한 제1 메모리 셀(MC1)과 제2 메모리 셀(MC2)은 제1 가변 저항막(31)을 공유하되, 제2 가변 저항막(36)을 각각 포함할 수 있다. 제1 메모리 셀(MC1)의 제2 가변 저항막(36A)과 제2 메모리 셀(MC2)의 제2 가변 저항막(36B)의 사이에 제1 가변 저항막(31)이 개재되며, 제2 가변 저항막(36A)과 제2 가변 저항막(36B)이 서로 분리될 수 있다. 여기서, 제1 가변 저항막(31)은 선택 소자로서 역할을 할 수 있고, 제2 가변 저항막(36)은 메모리 소자로서 역할을 할 수 있다.
도 4a 및 도 4b는 본 발명의 일 실시예에 따른 반도체 장치의 구조를 나타낸 도면이다. 도 4a는 평면을 나타내고 도 4b는 도 4a의 제2 방향(Ⅱ) 단면을 나타낸다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 반도체 장치는 제1 가변 저항막들(41), 제2 가변 저항막들(46), 절연막들(42), 도전성 필라들(43), 전극막들(47), 도전막들(44) 및 슬릿 절연막(45)을 포함할 수 있다.
제1 가변 저항막들(41)과 절연막들(42)은 교대로 적층될 수 있다. 도전성 필라들(43)은 제3 방향(Ⅲ)으로 확장될 수 있고, 제1 가변 저항막들(41) 및 절연막들(42)을 관통할 수 있다. 슬릿 절연막(45)은 절연막들(42)을 관통할 수 있고, 제1 방향(I)으로 확장될 수 있다.
도전막들(44)은 슬릿 절연막(45)과 제1 가변 저항막들(41)의 사이에 개재될 수 있다. 도전막들(44)은 워드라인일 수 있고, 오드 워드라인 또는 이븐 워드라인일 수 있다. 제2 가변 저항막들(46)은 제1 가변 저항막들(41)과 도전막들(44)의 사이에 개재될 수 있다. 제2 가변 저항막들(46)은 도전막들(44)과 절연막들(42)의 사이로 확장될 수 있고, C 형태의 단면을 가질 수 있다. 전극막들(47)은 제1 가변 저항막들(41)과 제2 가변 저항막들(46)의 사이에 개재될 수 있다. 전극막들(47)은 도전막들(44)과 절연막들(42)의 사이로 확장될 수 있고, C 형태의 단면을 가질 수 있다. 예를 들어, C 형태의 전극(47) 내에 C 형태의 제2 가변 저항막(46)이 형성되고, C 형태의 제2 가변 저항막(46) 내에 도전막(44)이 형성될 수 있다.
전극막들(47)은 텅스텐(W), 텅스텐질화물(WNx), 텅스텐실리사이드(WSix), 티타늄(Ti), 티타늄질화물(TiNx), 티타늄실리콘질화물(TiSiN), 티타늄알루미늄질화물(TiAlN), 탄탈륨(Ta), 탄탈륨질화물(TaN), 탄탈륨실리콘질화물(TaSiN), 탄탈륨알루미늄질화물(TaAlN), 탄소(C), 실리콘카바이드(SiC), 실리콘카본질화물(SiCN), 구리(Cu), 아연(Zn), 니켈(Ni), 코발트(Co), 납(Pd), 백금(Pt) 등을 포함할 수 있으며, 이들의 조합을 포함할 수 있다. 예를 들어, 전극막들(47)은 탄소 전극일 수 있다.
참고로, 본 도면에는 도시되지 않았으나, 도전성 필라들(43)과 제1 가변 저항막들(41)의 사이 또는 제2 가변 저항막들(46)과 도전막들(44)의 사이에 전극막들이 추가로 개재될 수 있다. 또는, 도전성 필라들(43)과 제1 가변 저항막들(41)의 사이 및 제2 가변 저항막들(46A)과 도전막들(44A)의 사이에 전극막들이 추가로 개재될 수 있다.
전술한 바와 같은 구조에 따르면, 도전성 필라들(43)과 도전막들(44)이 교차되는 영역에 메모리 셀들(MC)이 위치된다. 각각의 메모리 셀들(MC)은 도전성 필라(43), 제1 가변 저항막(41), 전극막(47), 제2 가변 저항막(46) 및 도전막(44)을 포함할 수 있다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 5a를 참조하면, 가변 저항막들(51) 및 절연막들(52)을 교대로 형성한다. 가변 저항막들(51)은 인가되는 전압 또는 전류에 따라 서로 다른 저항 상태 간에 가역적으로 천이하는 특성을 갖는 물질을 포함할 수 있다. 가변 저항막들(51)은 저항성 물질, 상변화 물질, 가변 저항 물질, MTJ 구조, 칼코게나이드 등을 포함할 수 있다. 예를 들어, 가변 저항막들(51)은 비정질 칼코게나이드막을 포함할 수 있다. 절연막들(52)은 산화막, 질화막 등을 포함할 수 있다.
이어서, 가변 저항막들(51) 및 절연막들(52)을 관통하는 도전성 필라들(53)을 형성한다. 도전성 필라들(53)은 비트라인일 수 있고, 수직 비트라인일 수 있다. 이어서, 가변 저항막들(51) 및 절연막들(52)을 관통하는 슬릿(SL)을 형성한다. 슬릿(SL)은 이웃한 도전성 필라들(53)의 사이에 위치될 수 있고, 일 방향으로 확장될 수 있다.
도 5b를 참조하면, 슬릿(SL)을 통해 가변 저항막들(51)을 일부 제거하여 개구부들(OP)을 형성한다. 각각의 가변 저항막들(51)을 슬릿(SL)으로부터 일부 깊이 식각하여 개구부들(OP)을 형성할 수 있다. 가변 저항막들(51)을 선택적으로 식각하여 개구부들(OP)을 형성할 수 있다. 따라서, 절연막들(52) 각각은 가변 저항막들(51)에 비해 넓은 폭을 갖게 된다. 절연막들(52) 각각은 가변 저항막들(51)에 비해 돌출된 돌출부(P)를 포함할 수 있다. 개구부들(OP)은 돌출부들(P)의 사이에 위치될 수 있고, 일 방향으로 확장될 수 있다.
도 5c를 참조하면, 개구부들(OP) 내에 도전막들(54)을 각각 형성한다. 예를 들어, 개구부들 및 슬릿(SL) 내에 도전 물질을 형성한다. 도전 물질은 개구부들(OP)을 채우고 슬릿(SL)을 완전히 채우지 않는 두께로 형성될 수 있다. 이어서, 슬릿(SL) 내에 형성된 도전 물질을 제거한다. 이를 통해, 상호 분리된 도전막들(54)을 형성할 수 있다. 도전막들(54)은 워드라인일 수 있고, 오드 워드라인 또는 이븐 워드라인일 수 있다. 도전막들(54)은 폴리실리콘을 포함하거나, 텅스텐 등의 금속을 포함할 수 있다. 이어서, 슬릿(SL) 내에 슬릿 절연막(55)을 형성한다.
이로써, 도전성 필라들(53)과 도전막들(54)이 교차되는 영역에 메모리 셀들(MC)이 형성된다. 메모리 셀들(MC) 각각은 도전성 필라(53), 가변 저항막(51) 및 도전막(54)을 포함할 수 있다.
전술한 바와 같은 제조 방법에 따르면, 가변 저항막들(51)과 절연막들(52)을 교대로 형성한다. 개구부들 내에 가변 저항막들을 형성하는 종래 기술에 비해 가변 저항막들(51)의 증착 공정이 단순화되므로, PVD(Physical Vapor Deposition) 등과 같이 스텝 커버리지가 나쁜 증착 방식을 사용하여 가변 저항막들(51)을 형성할 수 있다. 따라서, 칼코게나이드막과 같은 다성분계 물질을 용이하게 증착하고, 칼코게나이드막의 조성을 용이하게 컨트롤할 수 있다. 또한, 가변 저항막(51)이 비정질 칼코게나이드를 포함하고, 가변 저항막(51)이 메모리 소자이면서 동시에 선택 소자인 메모리 셀(MC)을 구현할 수 있다.
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 6a를 참조하면, 제1 가변 저항막들(61) 및 절연막들(62)을 교대로 형성한다. 이어서, 제1 가변 저항막들(61) 및 절연막들(62)을 관통하는 도전성 필라들(63)을 형성한다. 이어서, 제1 가변 저항막들(61) 및 절연막들(62)을 관통하는 슬릿(SL)을 형성한다. 슬릿(SL)은 이웃한 도전성 필라들(63)의 사이에 위치될 수 있고, 일 방향으로 확장될 수 있다.
도 6b를 참조하면, 슬릿(SL)을 통해 제1 가변 저항막들(61)을 식각하여 개구부들(OP)을 형성한다. 개구부들(OP)은 제1 가변 저항막들(61)과 실질적으로 동일한 레벨에 위치될 수 있고, 절연막들(62)의 사이에 개재될 수 있다.
도 6c를 참조하면, 개구부들(OP) 내에 제2 가변 저항막들(66)을 각각 형성한다. 제2 가변 저항막들(66)은 개구부들(OP)을 완전히 채우지 않는 두께로 형성될 수 있다. 예를 들어, 선택적 증착 공정을 이용하여 제1 가변 저항막들(61)의 표면에 제2 가변 저항막들(66)을 선택적으로 증착한다.
이어서, 개구부들(OP) 내에 도전막들(64)을 각각 형성한 후, 슬릿(SL) 내에 슬릿 절연막(65)을 형성한다. 이로써, 도전성 필라들(63)과 도전막들(64)이 교차되는 영역에 메모리 셀들(MC)이 형성된다. 메모리 셀들(MC) 각각은 도전성 필라(63), 제1 가변 저항막(61), 제2 가변 저항막(66) 및 도전막(64)을 포함할 수 있다.
도 7a 내지 도 7d는 본 발명의 일 실시예에 따른 전자 장치의 제조 방법을 설명하기 위한 도면이다. 이하, 앞서 설명된 내용과 중복된 내용은 생략하여 설명하도록 한다.
도 7a를 참조하면, 제1 가변 저항막들(71) 및 절연막들(72)을 교대로 형성한다. 이어서, 제1 가변 저항막들(71) 및 절연막들(72)을 관통하는 도전성 필라들(73)을 형성한다. 이어서, 제1 가변 저항막들(71) 및 절연막들(72)을 관통하는 슬릿(SL)을 형성한다. 슬릿(SL)은 이웃한 도전성 필라들(73)의 사이에 위치될 수 있고, 일 방향으로 확장될 수 있다.
도 7b를 참조하면, 슬릿(SL)을 통해 제1 가변 저항막들(71)을 식각하여 개구부들(OP)을 형성한다. 개구부들(OP)은 제1 가변 저항막들(71)과 실질적으로 동일한 레벨에 위치될 수 있고, 절연막들(72)의 사이에 개재될 수 있다.
도 7c를 참조하면, 전극막(77), 제2 가변 저항막(76) 및 도전막(74)을 형성한다. 전극막(77) 및 제2 가변 저항막(76)은 개구부들(OP)의 내면 및 절연막들(72)의 표면을 따라 형성될 수 있다. 전극막(77) 및 제2 가변 저항막(76)은 개구부들(OP)을 완전히 채우지 않는 두께로 형성될 수 있다. 도전막(74)은 제2 가변 저항막(76) 상에 형성되며, 개구부들(OP)을 채우도록 형성될 수 있다. 이를 통해, 개구부들(OP) 및 슬릿(OP) 내에 전극막(77), 제2 가변 저항막(76) 및 도전막(74)이 형성된다.
도 7d를 참조하면, 슬릿(SL) 내에 형성된 전극막(77), 제2 가변 저항막(76) 및 도전막(74)을 제거한다. 이를 통해, 개구부들(OP) 내에 전극막(77), 제2 가변 저항막(76) 및 도전막(74)이 각각 형성될 수 있다.
이어서, 슬릿(SL) 내에 슬릿 절연막(75)을 형성한다. 이로써, 도전성 필라들(73)과 도전막들(74)이 교차되는 영역에 메모리 셀들(MC)이 형성된다. 메모리 셀들(MC) 각각은 도전성 필라(73), 제1 가변 저항막(71), 전극막(77), 제2 가변 저항막(76) 및 도전막(74)을 포함할 수 있다.
도 8은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 마이크로프로세서의 구성도이다.
도 8을 참조하면, 마이크로프로세서(1000)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행할 수 있으며, 메모리(1010), 연산부(1020), 제어부(1030) 등을 포함할 수 있다. 마이크로프로세서(1000)는 중앙 처리 장치(Central Processing Unit; CPU), 그래픽 처리 장치(Graphic Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 어플리케이션 프로세서(Application Processor; AP) 등 각종 데이터 처리 장치 일 수 있다.
메모리(1010)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 마이크로프로세서(1000) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등을 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 메모리(1010)는 연산부(1020)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다.
메모리(1010)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1010)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해 메모리(1010)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 마이크로프로세서(1000)의 리드 동작 특성이 향상될 수 있다.
연산부(1020)는 제어부(1030)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행할 수 있다. 연산부(1020)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다.
제어부(1030)는 메모리(1010), 연산부(1020), 마이크로프로세서(1000)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 마이크로프로세서(1000)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
본 실시예에 따른 마이크로프로세서(1000)는 메모리(1010) 이외에 외부 장치로부터 입력되거나 외부 장치로 출력할 데이터를 임시 저장할 수 있는 캐시 메모리(1040)를 추가로 포함할 수 있다. 이 경우 캐시 메모리(1040)는 버스 인터페이스(1050)를 통해 메모리(1010), 연산부(1020) 및 제어부(1030)와 데이터를 주고 받을 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 프로세서의 구성도이다.
도 9를 참조하면, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서의 기능 이외에 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있다. 프로세서(1100)는 마이크로프로세서의 역할을 하는 코어부(1110), 데이터를 임시 저장하는 역할을 하는 캐시 메모리(1120) 및 내부와 외부 장치 사이의 데이터 전달을 위한 버스 인터페이스(1130)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등과 같은 각종 시스템 온 칩(System on Chip; SoC)을 포함할 수 있다.
본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로, 메모리(1111), 연산부(1112) 및 제어부(1113)를 포함할 수 있다.
메모리(1111)는 프로세서 레지스터(Processor register), 레지스터(Register) 등으로, 프로세서(1100) 내에서 데이터를 저장하는 부분일 수 있고, 데이터 레지스터, 주소 레지스터, 부동 소수점 레지스터 등를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 메모리(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로, 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산, 논리 연산 등을 수행할 수 있다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU) 등을 포함할 수 있다. 제어부(1113)는 메모리(1111), 연산부(1112), 프로세서(1100)의 외부 장치 등으로부터 신호를 수신하고, 명령의 추출이나 해독, 프로세서(1100)의 신호 입출력의 제어 등을 수행하고, 프로그램으로 나타내어진 처리를 실행할 수 있다.
캐시 메모리(1120)는 고속으로 동작하는 코어부(1110)와 저속으로 동작하는 외부 장치 사이의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로, 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리(1120)의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 하나 이상의 저장부는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 캐시 메모리(1120)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해 캐시 메모리(1120)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 프로세서(1100)의 리드 동작 특성이 향상될 수 있다.
도 10에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리(1120)의 내부에 구성된 경우를 도시하였으나, 캐시 메모리(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성되어 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또는, 캐시 메모리(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있고, 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성되어 처리 속도 차이의 보완 기능이 보다 강화될 수 있다. 또는, 1차, 2차 저장부(1121, 1122)는 코어부(1110)의 내부에 위치할 수 있고, 3차 저장부(1123)는 코어부(1110)의 외부에 위치할 수 있다.
버스 인터페이스(1130)는 코어부(1110), 캐시 메모리(1120) 및 외부 장치를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리(1120)는 직접 연결되거나, 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 프로세서(1100)가 다수의 코어부(1110)를 포함할 경우, 캐시 메모리(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다. 다른 실시예에서, 1차 저장부(1121)와 2차 저장부(1122)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고, 3차 저장부(1123)는 다수의 코어부(1110) 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 메모리 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170) 등을 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈과 장치를 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리(1120) 및 상호간 데이터를 주고 받을 수 있다.
여기서 임베디드 메모리(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Mobile DRAM, SRAM(Static Random Access Memory), 및 이와 유사한 기능을 하는 메모리 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory), 및 이와 유사한 기능을 수행하는 메모리 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있다. 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 처리하고 관리하기 위한 것으로 각종 메모리 컨트롤러, 예를 들어, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치로부터 영상, 음성 및 기타 형태로 입력된 데이터를 가공하고, 이 데이터를 외부 인터페이스 장치로 출력할 수 있다. 미디어처리부(1170)는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 10은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 구성도이다.
도 10을 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 메인 메모리 장치(1220), 보조 메모리 장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
메인 메모리 장치(1220)는 프로그램이 실행될 때 보조 메모리 장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 메모리로, 전원이 끊어져도 메모리 내용이 보존될 수 있다. 메인 메모리 장치(1220)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메인 메모리 장치(1220)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해, 메인 메모리 장치(1220)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 리드 동작 특성이 향상될 수 있다.
또한, 메인 메모리 장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 메인 메모리 장치(1220)는 전술한 실시예의 전자 장치를 포함하지 않고, 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조 메모리 장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 메모리 장치를 말한다. 메인 메모리 장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다. 보조 메모리 장치(1230)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 보조 메모리 장치(1230)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해, 보조 메모리 장치(1230)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 시스템(1200)의 리드 동작 특성이 향상될 수 있다.
또한, 보조 메모리 장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 11의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조 메모리 장치(1230)는 전술한 실시예의 전자 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 11의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 11은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도이다.
도 11을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해, 임시 저장 장치(1340)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 데이터 저장 시스템(1300)의 리드 동작 특성이 향상될 수 있다.
도 12는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도이다.
도 12를 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
데이터를 저장하는 메모리(1410)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 메모리(1410)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 이를 통해, 메모리(1410)의 리드 동작 특성이 향상될 수 있다. 결과적으로, 메모리 시스템(1400)의 리드 동작 특성이 향상될 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 전자 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 교대로 적층된 가변 저항막들 및 절연막들; 상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들; 상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및 상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들을 포함할 수 있고, 상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지할 수 있다. 결과적으로, 메모리 시스템(1400)의 리드 동작 특성이 향상될 수 있다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 더 포함할 수 있다. 이와는 다르게, 버퍼 메모리(1440)는 전술한 실시예의 전자 장치를 포함하지 않고 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), STTRAM(Spin Transfer Torque Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
21: 가변 저항막 22: 절연막
23: 도전성 필라 24: 도전막
25: 슬릿 절연막 31: 제1 가변 저항막
32: 절연막 33: 도전성 필라
34: 도전막 35: 슬릿 절연막
36: 제2 가변 저항막 41: 제1 가변 저항막
42: 절연막 43: 도전성 필라
44: 도전막 45: 슬릿 절연막
46: 제2 가변 저항막 47: 전극막
51: 가변 저항막 52: 절연막
53: 도전성 필라 54: 도전막
55: 슬릿 절연막 61: 제1 가변 저항막
62: 절연막 63: 도전성 필라
64: 도전막 65: 슬릿 절연막
66: 제2 가변 저항막 71: 제1 가변 저항막
72: 절연막 73: 도전성 필라
74: 도전막 75: 슬릿 절연막
76: 제2 가변 저항막 77: 전극막

Claims (20)

  1. 반도체 메모리를 포함하는 전자 장치에 있어서,
    상기 반도체 메모리는,
    교대로 적층된 가변 저항막들 및 절연막들;
    상기 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들;
    상기 절연막들을 관통하고 제1 방향으로 확장된 슬릿 절연막; 및
    상기 슬릿 절연막과 상기 가변 저항막들의 사이에 개재된 도전막들
    을 포함하고,
    상기 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지하는
    전자 장치.
  2. 제1항에 있어서,
    상기 절연막들 각각은 상기 가변 저항막들에 비해 돌출된 돌출부들을 포함하고, 상기 도전막들은 상기 돌출부들과 교대로 적층된
    전자 장치.
  3. 제1항에 있어서,
    상기 가변 저항막들 각각은 상기 도전성 필라들의 측벽을 감싸고 상기 제1 방향으로 확장된
    전자 장치.
  4. 제1항에 있어서,
    상기 가변 저항막들 각각은 상기 제1 방향으로 이웃한 도전성 필라들의 사이에 개재된
    전자 장치.
  5. 제1항에 있어서,
    상기 가변 저항막들 각각은 상기 제1 방향과 교차된 제2 방향으로 이웃한 도전막들의 사이에 개재된
    전자 장치.
  6. 제1항에 있어서,
    상기 가변 저항막들은 비정질 칼코게나이드를 포함하는
    전자 장치.
  7. 제1항에 있어서,
    상기 도전성 필라들과 상기 도전막들이 교차되는 영역에 메모리 셀들이 위치된
    전자 장치.
  8. 제1항에 있어서,
    상기 가변 저항막들과 상기 도전막들의 사이에 개재된 상변화 물질막들
    을 더 포함하는 전자 장치.
  9. 반도체 메모리를 포함하는 전자 장치에 있어서,
    상기 반도체 메모리는,
    적층된 절연막들;
    상기 절연막들과 교대로 적층되고 제1 방향으로 확장된 제1 가변 저항막들;
    상기 제1 가변 저항막들 및 상기 절연막들을 관통하는 수직 비트 라인들;
    상기 절연막들을 관통하고 상기 제1 방향으로 확장된 제1 슬릿 절연막;
    상기 절연막들을 관통하고 상기 제1 방향으로 확장된 제2 슬릿 절연막;
    상기 제1 슬릿 절연막과 상기 제1 가변 저항막들의 사이에 개재된 제1 워드라인들; 및
    상기 제2 슬릿 절연막과 상기 제1 가변 저항막들의 사이에 개재된 제2 워드라인들
    을 포함하고,
    상기 수직 비트 라인들과 상기 제1 워드라인들의 사이에 제1 메모리 셀들이 위치되고, 상기 수직 비트라인과 상기 제2 워드라인들의 사이에 제2 메모리 셀들이 위치되고, 상기 제2 방향으로 이웃한 제1 메모리 셀과 제2 메모리 셀은 제1 가변 저항막을 공유하는
    전자 장치.
  10. 제9항에 있어서,
    상기 제1 가변 저항막들 각각은 상기 제1 방향으로 이웃한 수직 비트라인들 간의 공간을 채우는
    전자 장치.
  11. 제9항에 있어서,
    상기 제1 가변 저항막들은 프로그램 동작 시에 비정질 상태를 유지하는
    전자 장치.
  12. 제9항에 있어서,
    상기 제1 가변 저항막들과 상기 제1 워드라인들의 사이 및 상기 제1 가변 저항막들과 상기 제2 워드라인들의 사이에 개재된 제2 가변 저항막들
    을 더 포함하는 전자 장치.
  13. 제12항에 있어서,
    상기 제1 가변 저항막들 및 상기 제2 가변 저항막들의 사이에 개재된 전극막들
    을 더 포함하는 전자 장치.
  14. 제12항에 있어서,
    프로그램 동작 시, 상기 제1 가변 저항막들은 비정질 상태를 유지하고 상기 제2 가변 저항막들은 상변화하는
    전자 장치.
  15. 제12항에 있어서,
    상기 제2 방향으로 이웃한 제1 메모리 셀과 제2 메모리 셀은 제2 가변 저항막들을 각각 포함하는
    전자 장치.
  16. 반도체 메모리를 포함하는 전자 장치의 제조 방법에 있어서,
    제1 가변 저항막들 및 절연막들을 교대로 형성하는 단계;
    상기 제1 가변 저항막들 및 상기 절연막들을 관통하는 도전성 필라들을 형성하는 단계;
    상기 제1 가변 저항막들 및 상기 절연막들을 관통하고 일 방향으로 확장된 슬릿을 형성하는 단계;
    상기 슬릿을 통해 노출된 상기 제1 가변 저항막들을 식각하여 개구부들을 형성하는 단계; 및
    상기 개구부들 내에 도전막들을 각각 형성하는 단계
    를 포함하는 전자 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 도전막들을 형성한 후, 상기 슬릿 내에 슬릿 절연막을 형성하는 단계
    를 더 포함하는 전자 장치의 제조 방법.
  18. 제16항에 있어서,
    상기 제1 가변 저항막들은 비정질 칼코게나이드를 포함하는
    전자 장치의 제조 방법.
  19. 제16항에 있어서,
    상기 도전막들을 형성하기 전에, 상기 개구부들 내에 제2 가변 저항막들을 형성하는 단계
    를 더 포함하는 전자 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 제1 가변 저항막들은 비정질 칼코게나이드를 포함하고 상기 제2 가변 저항막들은 상변화 물질을 포함하는
    전자 장치의 제조 방법.
KR1020190175654A 2019-12-26 2019-12-26 전자 장치 및 전자 장치의 제조 방법 KR20210083049A (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020190175654A KR20210083049A (ko) 2019-12-26 2019-12-26 전자 장치 및 전자 장치의 제조 방법
US16/903,908 US11362139B2 (en) 2019-12-26 2020-06-17 Electronic device and method of manufacturing the same
CN202010776086.2A CN113053945B (zh) 2019-12-26 2020-08-05 电子器件及其制造方法
SG10202007641QA SG10202007641QA (en) 2019-12-26 2020-08-11 Electronic device and method of manufacturing the same
US17/751,417 US20220285439A1 (en) 2019-12-26 2022-05-23 Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same
US18/317,680 US20230284459A1 (en) 2019-12-26 2023-05-15 Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190175654A KR20210083049A (ko) 2019-12-26 2019-12-26 전자 장치 및 전자 장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210083049A true KR20210083049A (ko) 2021-07-06

Family

ID=76507638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190175654A KR20210083049A (ko) 2019-12-26 2019-12-26 전자 장치 및 전자 장치의 제조 방법

Country Status (4)

Country Link
US (3) US11362139B2 (ko)
KR (1) KR20210083049A (ko)
CN (1) CN113053945B (ko)
SG (1) SG10202007641QA (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11744167B2 (en) * 2020-11-27 2023-08-29 Samsung Electronics Co., Ltd. Semiconductor apparatus including a phase change material layer having a first and a second chalcogen layer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872963B2 (en) 2002-08-08 2005-03-29 Ovonyx, Inc. Programmable resistance memory element with layered memory material
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
US9006793B2 (en) * 2010-07-01 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
US10546998B2 (en) 2013-02-05 2020-01-28 Micron Technology, Inc. Methods of forming memory and methods of forming vertically-stacked structures
KR20160022046A (ko) * 2014-08-19 2016-02-29 에스케이하이닉스 주식회사 전자 장치
US10074694B2 (en) * 2015-07-24 2018-09-11 Toshiba Memory Corporation Memory device and method for manufacturing the same
KR102616038B1 (ko) * 2016-08-19 2023-12-21 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
KR20190013347A (ko) * 2017-08-01 2019-02-11 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10249683B1 (en) * 2017-12-15 2019-04-02 Sandisk Technologies Llc Three-dimensional phase change memory arrays and methods of manufacturing the same
WO2019118931A1 (en) * 2017-12-16 2019-06-20 Hsu Fu Chang 3d vertical memory array cell structures with individual selectors and processes
KR102512794B1 (ko) * 2018-01-17 2023-03-23 에스케이하이닉스 주식회사 전자 장치
US10797107B2 (en) * 2018-02-27 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory device including phase change material layers and method for manufacturing thereof
JP2019169591A (ja) * 2018-03-23 2019-10-03 東芝メモリ株式会社 半導体記憶装置
US10381559B1 (en) * 2018-06-07 2019-08-13 Sandisk Technologies Llc Three-dimensional phase change memory array including discrete middle electrodes and methods of making the same
US10700128B1 (en) * 2018-12-21 2020-06-30 Micron Technology, Inc. Three-dimensional memory array

Also Published As

Publication number Publication date
US20210202576A1 (en) 2021-07-01
CN113053945B (zh) 2024-04-30
US11362139B2 (en) 2022-06-14
CN113053945A (zh) 2021-06-29
US20220285439A1 (en) 2022-09-08
US20230284459A1 (en) 2023-09-07
SG10202007641QA (en) 2021-07-29

Similar Documents

Publication Publication Date Title
KR102635268B1 (ko) 칼코게나이드 재료 및 이를 포함하는 전자 장치
US11404478B2 (en) Electronic device and method of manufacturing the same
CN111952333A (zh) 电子器件和用于制造电子器件的方法
US20230284459A1 (en) Electronic device with variable resistance layers and insulating layers alternately stacked and method of manufacturing the same
KR102636534B1 (ko) 칼코게나이드 재료 및 이를 포함하는 전자 장치
KR20210112178A (ko) 전자 장치 및 전자 장치의 제조 방법
CN111883554A (zh) 电子设备
US20220263020A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220254997A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20210145940A (ko) 전자 장치 및 그 제조방법
KR102683301B1 (ko) 전자 장치 및 전자 장치의 제조 방법
US11930647B2 (en) Electronic device and method for manufacturing electronic device
US11864394B2 (en) Semiconductor device
CN112216792B (zh) 电子设备及制造电子设备的方法
US11410723B2 (en) Semiconductor device and method of operating the same
US20230065033A1 (en) Electronic device and method of manufacturing the same
US20220068384A1 (en) Memory cell and operating method of memory cell
US20210118498A1 (en) Electronic device and manufacturing method of electronic device
CN114530548A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right