CN1763985A - 可变电阻器件及包括该可变电阻器件的半导体装置 - Google Patents

可变电阻器件及包括该可变电阻器件的半导体装置 Download PDF

Info

Publication number
CN1763985A
CN1763985A CNA2005101140289A CN200510114028A CN1763985A CN 1763985 A CN1763985 A CN 1763985A CN A2005101140289 A CNA2005101140289 A CN A2005101140289A CN 200510114028 A CN200510114028 A CN 200510114028A CN 1763985 A CN1763985 A CN 1763985A
Authority
CN
China
Prior art keywords
electrode
variable resistor
resistor device
variable
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101140289A
Other languages
English (en)
Inventor
魏志强
加藤刚久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1763985A publication Critical patent/CN1763985A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/1776—Structural details of configuration resources for memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Logic Circuits (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明的可变电阻器件包括可变电阻层。可变电阻层由具有根据施加的电场而变化的电阻并在以非易失性方式变化之后保持电阻的材料制成。提供给可变电阻层的是四个相互独立的电极。其中，两个电极构成控制电极对，而余下的两个电极构成读出电极对。形成控制电极对用于将电场施加到可变电阻层。另一方面，形成读出电极对作为使用电阻中的变化的数据路径。

Description

可变电阻器件及包括该可变电阻 器件的半导体装置
技术领域
本发明涉及：由具有根据施加的电场而变化的电阻并在以非易失性方式变化之后保持电阻的材料制成的可变电阻器件；和包括可变电阻器件的半导体装置，且尤其涉及可变电阻器件的电极结构。
背景技术
具有钙铁矿结构的材料，尤其是巨磁阻(CMR)材料，具有由于外部因素例如磁场的影响而变化的电学特性。正在进行用于将这种材料应用到电子装置的研究和开发。这种CMR材料的一个例子是Pr0.7Ca0.3MnO3(以下称作“PCMO”)，且可通过一次或多次施加脉冲来变化其电学特性。
在用于构成由具有钙铁矿结构的材料制成的器件的常规技术中，将两个电极形成到由CMR材料或大量的CMR材料制成的薄膜上，且将电脉冲施加到进行电学特性检测的电极对之间。这里，由单个或多个电压脉冲产生的电场强度足够高以转变CMR材料的物理状态，以使电学特性改变。要变化的电学特性中的一个是CMR材料的电阻。通过施加具有用于引进初始变化的单个或多个脉冲的相反极性的脉冲来实现反相变化。已经研究并开发了用于施加具有这种特性的CMR材料到开关元件上的技术(例如：美国专利公开No.6583003；和国际电子器件会议技术文摘，2002，第193页)。
参考图1描述在这些参考中讨论的常规技术。
如在图1中所示，在Si衬底521内部形成杂质扩散部分524，从其表面向内延伸。然后，形成层状结构和下侧电极52A，其中层状结构中的每个都由栅氧化层525和栅电极526构成。位于栅电极526顶部上的是字线527，而由PCMO制成的可变电阻层523和上侧电极52B依次位于每个下侧电极52A上。其中，起到可变电阻器件作用的部分(以下，称作“可变电阻部分”)是可变电阻层523夹入到下侧电极52A和上侧电极52B之间的部分。
例如，当将正脉冲施加到下侧电极52A和上侧电极52B之间时，可使可变电阻部分进入设定状态(例如，高电阻态)，而当将负脉冲施加到这些电极52A和52B之间时，将可变电阻部分进入到复位状态(低电阻态)。而且，在图1中示出的常规器件中，将施加电压脉冲的下侧和上侧电极52A和52B用作利用电阻中的变化的数据路径。
发明内容
然而，由于向可变电阻层523施加电压脉冲的电极52A和52B也用作数据路径，因此上面提到的常规技术在构成电路方面有很多限制，其中在电路中结合了可变电阻部分，其导致了设计时的灵活性降低。例如，当将这种常规可变电阻器件用作开关时，存在两种类型的信号-用于控制开关的控制信号和由开关控制的数据信号。如果控制信号和数据信号共用器件的两个电极52A和52B，则为了切换这两种类型的信号需要另一个可变电阻元件。
为了解决上述问题作出本发明，且目的在于提供可变电阻器件，该可变电阻器件(1)确保由施加电场产生的在电学特性方面的可靠性检测，和(2)通过减少当其中结合了可变电阻器件时的电路限制来提供在设计电路时的高灵活性。除此之外，本发明的目的还在于提供具有该可变电阻器件的半导体装置。
为了实现上述目的，根据本发明的可变电阻器件包括：由具有根据施加的电场而变化的电阻并在以非易失性方式变化之后仍保持电阻的材料制成的可变电阻层；控制电极对，其由分别连接到可变电阻层以便相互独立的第一和第二电极组成，用于向可变电阻层施加电压；和读出电极，其是连接到可变电阻层以便于与第一和第二电极相独立的第三电极，用于检测电阻。
在根据本发明的可变电阻器件中，通过与构成控制电极对的第一和第二电极不同的第三电极形成读出电极，且因此在可变电阻器件中的控制和数据路径相互分离。因此，本发明的可变电阻器件在当其中结合了可变电阻器件时减少电路限制方面是有效的，且因此提供了在电路设计中提供较高灵活性的优点。
因此，本发明的可变电阻器件具有优点(1)确保在由施加电场产生的电学特性中的变化的可靠检测，和(2)通过当其结合了可变电阻器件时减少电路限制来提供电路设计中的高灵活性。
例如，可通过在本发明的可变电阻器件中的控制电极对和读出电极来使用以下的两个结构。
首先，在根据本发明的可变电阻器件中，第三电极和构成控制电极对的第一和第二电极中的一个可以构成读出电极对。当采用这种结构时，第一和第二电极中的任一个用作起控制电极对和读出电极中的一个的作用的共用电极，且余下的第一和第二电极中的一个专起控制电极对中另一个的作用。因此，本发明的可变电阻器件提供在电路设计中的高灵活性，且简化了可变电阻器件本身的结构。
第二，在根据本发明的可变电阻器件中，提供了分别与第一、第二和第三电极相独立的第四电极，且读出电极对可由第三和第四电极组成。当采用这种结构时，控制和数据路径完全地相互分离，其导致在设计中的灵活性的进一步提高。
另外，希望本发明的可变电阻器件采用其中将构成控制电极对的第一和第二电极设置成将全部或部分的可变电阻层在厚度方向上夹入到其间、并且设置构成读出电极对的电极以使得在可变电阻层内部、夹入到控制电极对之间的至少部分区间包括在用于检测电阻的目标路径中的结构。通过采用上述结构，形成可变电阻器件的电可变电阻部分以存在于读出电极对之间的检测目标路径中。结果，可以改变数据路径的电阻而不改变整个可变电阻层的电阻，其允许降低功耗。
另外，带着降低功耗的目标，希望本发明的可变电阻器件采用其中具有处于绝缘相的可变电阻层的介电常数的至少90％的介电常数的高介电常数层插入到可变电阻层和构成控制电极对的电极中至少一个之间的结构。即，由于处于低阻状态的、由PCMO制成的可变电阻层的电阻小且在复位状态期间流过数据路径的电流量大，所以上述的常规可变电阻器件有高功耗的问题。在另一方面，通过采用其中插入高介电常数层的结构，本发明的可变电阻器件能够在将电压施加到层状结构时减小流过控制电极对之间的直通电流，其中层状结构由高介电常数层和可变电阻层构成，其允许降低功耗。
另外，带着防止在读出电极对之间的高介电常数层中的漏电流的目的，希望当本发明的可变电阻器件采用其中插入高介电常数层的结构时，将高介电常数层的电阻设置成具有等于或大于处于绝缘相的可变电阻层的电阻。
带着在当将高介电常数层形成为膜时的稳定性的目的，希望高介电常数层包括以化学结构式AXBY表示的材料。这里，A是从由Al、Hf、Zr、Ti、Ba、Sr、Ta、La、Si和Y构成的组中选出的至少一种元素；B是从由O、N和F构成的组中选出的至少一种元素。
如果本发明的可变电阻器件采用具有如可变电阻层的以下特性的层的话，则能够进行可靠的开关操作，其中特性为：当一次或多次将电压脉冲施加到控制电极对时，在可变电阻层内部、由电压脉冲影响的那一部分的晶体状态依据电压脉冲的极性而转变为金属相和绝缘相中的一个。这里，可变电阻层的相态特定地通过调整从由施加到控制电极对的电压脉冲数目、脉冲宽度和电压值构成的组中选择的至少一个参数来控制。
在本发明的可变电阻器件中，可通过包括具有钙铁矿结构的巨磁阻材料来构成具有上述特性的可变电阻层。更具体地，可以通过包括以化学结构式AXA’(1-X)BYOZ表示的材料来构成可变电阻层。这里，在该化学结构式中，A是从由La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu和Gd构成的组中选择的至少一种元素；A’是从由Mg、Ca、Sr、Ba、Pb、Zn和Cd构成的组中选择的至少一种元素；B是从由Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf和Ni构成的组中选择的至少一种元素；0≤X≤1；0≤Y≤2；且1≤Z≤7。
具有上述化学结构式、包括为可变电阻层的组成部分的材料例如是表达为Pr0.7Ca0.3MnO3的材料。
本发明的半导体装置包括：至少一个可变电阻器件。该可变电阻器件包括：由具有根据施加的电场变化的电阻并在以非易失性方式变化之后仍保持电阻的材料制成的可变电阻层；控制电极对，其由分别连接到可变电阻层以便于相互独立的第一和第二电极构成，用于将电压施加到可变电阻层；和读出电极，其是连接到可变电阻层以便于与第一和第二电极相独立的第三电极，用于检测电阻。这里，形成控制电极对以将电场施加到可变电阻层，而形成读出电极以检测可变电阻层的电阻。
具有上述结构的本发明的半导体装置包括可变电阻器件，可变电阻器件中控制电极和数据路径相互分离。因此，本发明的半导体能使：(1)确保在由施加电场产生的电学特性中的变化的可靠检测，和(2)通过减少电路限制来提供在设计中的灵活性。
例如，对于分别实现具有：非易失性存储单元；非易失性触发器单元；非易失性移位寄存器单元；非易失性查表单元和可编程逻辑电路单元的半导体装置，本发明是有效的。如果将上述的本发明的可变电阻器件应用于这些半导体装置，则能够减少如上面描述的电路限制且由此提高在设计中的灵活性。
附图说明
从下面结合附图的描述，本发明的这些和其他目的、优点和特征将变得更加显而易见，附图说明了本发明的具体实施例。在图中：
图1是示出根据现有技术的可变电阻器件结构的相关部分的示意性截面图；
图2A是根据实施例1的可变电阻器件10的相关部分的示意性平面图；
图2B是沿着线A-A的可变电阻器件10的相关部分的示意性截面图；
图2C是可变电阻器件10的等效电路图；
图3A是根据变型1的可变电阻器件20的相关部分的示意性截面图；
图3B是可变电阻器件20的等效电路图；
图4A是根据变型2的可变电阻器件30的相关部分的示意性截面图；
图4B是可变电阻器件30的等效电路图；
图5A是根据实施例2的可变电阻器件40的相关部分的示意性截面图；
图5B是可变电阻器件40的等效电路图；
图6A是根据变型3的可变电阻器件50的相关部分的示意性截面图；
图6B是可变电阻器件50的等效电路图；
图7A是根据变型4的可变电阻器件60的相关部分的示意性截面图；
图7B是可变电阻器件60的等效电路图；
图8A是根据变型5的可变电阻器件70的相关部分的示意性截面图；
图8B是可变电阻器件70的等效电路图；
图9A是根据变型6的可变电阻器件80的相关部分的示意性截面图；
图9B是可变电阻器件80的等效电路图；
图10A是根据变型7的可变电阻器件90的相关部分的示意性截面图；
图10B是可变电阻器件90的等效电路图；
图11A是根据变型8的可变电阻器件100的相关部分的示意性截面图；
图11B是可变电阻器件100的等效电路图；
图12A是根据实施例3的可变电阻器件110的相关部分的示意性截面图；
图12B是可变电阻器件110的等效电路图；
图13A是根据变型9的可变电阻器件120的相关部分的示意性截面图；
图13B是可变电阻器件120的等效电路图；
图14A是根据变型10的可变电阻器件130的相关部分的示意性截面图；
图14B是可变电阻器件130的等效电路图；
图15A是根据变型11的可变电阻器件140的相关部分的示意性截面图；
图15B是可变电阻器件140的等效电路图；
图16A是根据变型12的可变电阻器件150的相关部分的示意性截面图；
图16B是可变电阻器件150的等效电路图；
图17A是根据变型13的可变电阻器件160的相关部分的示意性截面图；
图17B是可变电阻器件160的等效电路图；
图18是示出根据实施例4的半导体装置170的存储阵列结构的相关部分的示意性电路图；
图19是示出根据变型14的半导体装置180的存储阵列结构的相关部分的示意性电路图；
图20A是示出根据实施例5的半导体装置190的可编程逻辑器件的相关部分的方块结构图；
图20B是示出根据实施例5的半导体装置190的可编程逻辑器件的开关点193的示意性结构图；
图20C是构成根据实施例5的开关点193的每个非易失性可变电阻器件S1至S6的等效电路图；
图21是示出根据实施例5的半导体装置190的可编程逻辑器件中的逻辑电路单元191的例子的方块结构图；
图22是示出根据实施例5的逻辑电路单元191的构成部分的2输入1输出查表194的方块结构图；
图23是示出根据实施例5的逻辑电路单元191的另一构成部分的非易失性触发器195的方块结构图；
图24A是示出根据实施例6的半导体装置200的示意性电路图；
图24B是示出根据实施例7的半导体装置205的示意性电路图；
图25是示出可变电阻器件的电阻变化率的电场相关性的图。
具体实施方式
以下将借助于附图描述用于执行本发明的最好模式。注意到，以下描述的实施例和变型不过是用于说明本发明的结构和功能的例子，且因此本发明不限于此。
1、实施例1
以下参考图2A至2C描述根据实施例1的可变电阻器件10。图2A是示出可变电阻器件10的相关部分的平面图；图2B是沿着线A-A’的可变电阻器件10的示意性截面图；和图2C是可变电阻器件10的等效电路图。
1.1可变电阻器件10的结构
可变电阻器件10具有层状结构，其中第一电极1A和平坦化层(例如，氧化硅层)14形成于衬底(例如，硅衬底)11的主表面上，且可变电阻层13形成于第一电极1A和平坦化层14的顶部上，如图2A和2B中示出的。在可变电阻层13的表面上，形成第二电极1B、第三电极1S和第四电极1D。如在图2A中所示，将第三、第二和第四电极1S、1B和1D从图2B中的左到右以设定顺序设置在可变电阻层13上。在可变电阻层13上的三个电极1B、1S和1D之中，形成第二电极1B以便于在厚度方向上将可变电阻层13夹入到第二和第一电极1B和1A之间。
可变电阻层13具有通过施加电场改变其晶体状态的特性，且其由具有钙铁矿结构的大量磁阻(CMR)材料例如Pr0.7Ca0.3MnO3(PCMO)制成。
在可变电阻器件10中的四个电极1A、1B、1S和1D中，形成为在厚度方向上将可变电阻层13夹入到其间的第一和第二电极1A和1B起用于将电场施加到可变电阻层13的控制电极对的作用。另一方面，提供于可变电阻层13的边缘处以在沿着可变电阻层13的表面的方向(即，图2B中的水平方向)上跨过第二电极1B彼此相对的第三和第四电极1S和1D起用于检测可变电阻层13的电阻的读出电极对的作用。
如上面描述的，可变电阻器件10形成四-端子非易失性可变电阻器件。
1.2可变电阻器件10的驱动
当驱动可变电阻器件10时，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极1A和1B之间。通过施加电压脉冲，在夹入到第一和第二电极1A和1B之间的可变电阻层13中的部分13a(以下，称作“可变电阻部分”)的电阻根据施加的电场而改变。随后，在可变电阻器件10中，在可变电阻层13表面上的第三和第四电极1S和1D之间流过的电流由于电阻变化而改变，且在该变化之后，可变电阻部分13a的电阻以非易失性方式保持。图2C示出了这种可变电阻器件10的等效电路图。
如在图2C中示出的，在根据本实施例的可变电阻器件10中，四个电极1A、1B、1S和1D形成于可变电阻层13上，以使得构成控制电极对的第一和第二电极1A和1B与构成读出电极对的第三和第四电极1S和1D相独立，读出电极对用作利用在可变电阻层13的电阻中的变化的数据路径。
1.3可变电阻器件10的优点
在根据本实施例的可变电阻器件10中，包括第一和第二电极1A和1B的控制电极对和包括第三和第四电极1S和1D的读出电极对设置成相互独立。通过采用这种结构，可以简化具有根据本实施例的可变电阻器件10的电路的电路结构。因此，这提高了包括可变电阻器件10的半导体装置设计时的灵活性。
另外，在可变电阻器件10中，设置构成读出电极对的第三和第四电极1S和1D，以便形成在可变电阻层13中的可变电阻部分13a以存在于这些电极1S和1D之间的电流路径中。根据电极1S和1D的定位，可以有效地改变在可变电阻器件10中的第三和第四电极1S和1D之间的电流，而不改变整个可变电阻层13的电阻。结果，能够降低可变电阻器件10的总的功耗。
另外，至于根据本实施例的可变电阻器件10，可变电阻层13由PCMO制成。因此，当将电压脉冲(电场脉冲)施加到可变电阻器件10中的第一和第二电极1A和1B之间时，依据于电场脉冲的极性，可变电阻层13的晶体状态具有从金属相(表现出导电特性的第二状态)向绝缘相(表现出绝缘特性的第一状态)、或从绝缘相向金属相的转换。在可变电阻器件10中，由于相位转换，在可变电阻层13中的可变电阻部分13a的电阻变化变得非常高(处于绝缘相的电阻与处于金属相的电阻的比率是100或更多)，其能够可靠地切换操作。
对于形成可变电阻层13，可使用以下的材料而不是上面提到的PCMO材料。即，以化学结构式AXA’(1-X)BYOZ表示的材料可用于可变电阻层13，且希望A、A’、B、X、Y和Z如下限定：
*A：从由La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu和Gd构成的组中选择的至少一种元素；
*A’：从由Mg、Ca、Sr、Ba、Pb、Zn和Cd构成的组中选择的至少一种元素；
*B：从由Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf和Ni构成的组中选择的至少一种元素；
*X：0≤X≤1；
*Y：0≤Y≤2；和
*Z：1≤Z≤7。
此外，具有钙铁矿结构的高温超导体(HTSC)也可以用于可变电阻层13。例如，以化学结构式Gd0.7Ca0.3BaCo2O5+5表示的材料是适合的。
另外，希望可变电阻层13具有接近5nm至500nm范围内的厚度。对于形成可变电阻层13，可使用以下淀积技术：脉冲激光淀积；RF溅射；电子束蒸发；热蒸发；金属有机淀积；溶胶凝胶淀积；和金属有机化学气相淀积。
[变型1]
以下参考图3A和3B描述根据变型1的可变电阻器件20。
如在图3A中所示，根据本变型的可变电阻器件20与上面提到的可变电阻器件10在构成读出电极对的第三和第四电极2S和2D的位置方面不同，并且这是可变电阻器件20的特有特征。在可变电阻器件20中，第三和第四电极2S和2D沿着第一电极2A形成于衬底(例如，硅衬底)21的顶部上，且形成平坦化层(例如，氧化硅层)24以填充第三和第一电极2S和2A之间以及第一和第四电极2A和2D之间的间隙。形成于电极2S、2A和2D以及平坦化层24顶部上的是可变电阻层23，其上只叠加了第二电极2B。作为可变电阻层23的构成材料，可如前面的实施例1的情况那样使用巨磁阻材料，PCMO。
如在图3B中所示，在可变电阻器件20中，四个电极2A、2B、2S和2D也形成于可变电阻层23上，以使构成控制电极对的第一和第二电极2A和2B与构成读出电极对的第三和第四电极2S和2D相独立。另外，在根据本变型的可变电阻器件20中，第一和第二电极2A和2B也设置成彼此相对，在厚度方向上将可变电阻层23夹入到其间，同时设置第三和第四电极2S和2D，以使得形成可变电阻部分23a存在于检测路径中。因此，可变电阻器件20形成四-端子非易失性可变电阻器件，与根据上述实施例1的可变电阻器件10相同。
当驱动可变电阻器件20时，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极2A和2B之间。通过施加电压脉冲，在可变电阻层23中的可变电阻部分23a的电阻变化，其导致了在第三和第四电极2S和2D之间流动的电流改变。在该改变之后可变电阻部分23a的电阻以非易失性方式保持。注意到，基于可变电阻层23的相态限定可变电阻部分23a的尺寸、电阻等，且例如通过施加的电压脉冲数目、脉冲宽度和电压值来限定该相态。
在根据变型1的可变电阻器件20中，第三和第四电极2S和2D设置于衬底21和可变电阻层23之间，与上述实施例1的可变电阻器件10的情况不同。根据第三和第四电极2S和2D的设置，当晶体管元件建立在可变电阻器件20中时可变电阻器件20更容易促进在衬底21内部布引线。
因此，在根据本变型的可变电阻器件20中，用作控制电极对的第一和第二电极2A和2B以及用作读出电极对的第三和第四电极2S和2D也设置成相互独立，与上述可变电阻器件10的情况相同，电路设计中的灵活性高。另外，可变电阻器件20也采用上述的电极2A、2B、2S和2D的设置，且因此，可以有效地改变在第三和第四电极2S和2D之间的电流，而不改变整个可变电阻层23的电阻，其导致当驱动可变电阻器件20时降低功耗。
[变型2]
以下参考图4A和4B描述根据变型2的可变电阻器件30。
如在图4A中所示，根据本变型的可变电阻器件30在形成于衬底31上的第一电极3A、平坦化层34、可变电阻层33、第二和第三电极3B和3S方面具有与实施例1的可变电阻器件10相同的位置和结构。本变型的可变电阻器件30在第四电极3D的位置上与上述的可变电阻器件10不同。
在本变型的可变电阻器件30中，第四电极3D定位于衬底31和可变电阻层33之间，与上述的变型1的第四电极2D相同。在图4A中的水平方向上，第三电极3S设置于可变电阻层33表面上的第二电极3B的左侧，而第四电极3D设置于衬底31和可变电阻层33之间的第一电极3A的右侧。因此，通过以这种方式设置读出电极对的第三和第四电极3S和3D，在可变电阻层33中的读出路径(即，用于电阻的检测路径)含有其中可变电阻部分33a夹入到第一和第二电极3A和3B之间的结构，与上述的实施例1和变型1的情况相同。
本变型的可变电阻器件30也通过形成电极3A、3B、3S和3D来形成四-端子非易失性可变电阻器件，且等效电路如在图4B中所示。为了驱动可变电阻器件30，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极3A和3B之间。因此，第一和第二电极3A和3B之间的可变电阻部分33a的电阻变化，其导致在第三和第四电极3S和3D之间流动的电流改变。
本变型的可变电阻器件30也具有当驱动可变电阻器件30时，提供在电路的设计时的高灵活性并降低了功耗的优点，分别与实施例1和变型1中的可变电阻器件10相同。
2、实施例2
以下参考图5A和5B描述根据实施例2的可变电阻器件40。
图5A是本实施例的可变电阻器件40的相关部分的示意性截面图，而图5B是可变电阻器件40的等效电路图。
如在图5A中所示，在本实施例的可变电阻器件40中，第一电极4A、高介电常数层42、由PCMO制成的可变电阻层43依次位于衬底(例如，硅衬底)41上。另外，相互独立的三个电极4S、4B和4D形成于可变电阻层43的表面上。按下面的顺序从图5A中的左侧设置在可变电阻层43上的三个电极4S、4B和4D：第三电极4S、第二电极4B和第四电极4D。从形成第三电极4S的位置向形成第四电极4D的位置，沿着在图5A中的水平方向上的可变电阻器件40的整体范围，形成在衬底41和高介电常数层42之间的第一电极4A。这也应用于高介电常数层42。
这里，插入到第一电极4A和可变电阻层43之间的高介电常数层42由化学结构式如Ba(1-X)SrXTiO3表示的材料制成。
在根据本变型的可变电阻器件40中，控制电极对包括第一和第二电极4A和4B，而读出电极对包括第三和第四电极，与实施例1和其它的情况相同。在可变电阻层43内部，夹入到第一和第二电极4A和4B之间的部分及其附近构成了可变电阻部分43a，当将电压脉冲施加到第一和第二电极4A和4B之间时，该可变电阻部分43a的电阻由于晶体状态转换而变化。可变电阻器件40形成四-端子非易失性可变电阻器件，其等效电路如在图5B中所示。
根据本实施例的可变电阻器件40的特征在于：通过其中第一电极4A设置在衬底41的表面上、和高介电常数层42插入到第一电极4A和可变电阻层43之间的结构。具有这种结构特征的可变电阻器件40允许将控制电极对4A和4B与读出电极对4S和4D分离，与根据实施例1和其它的可变电阻器件10相同，且因此，在电路的设计时提供了高的灵活性。另外，当将电压脉冲(电场脉冲)施加到由高介电常数层42和可变电阻层43构成的层状结构时，本实施例的可变电阻器件40能够降低流过第一和第二电极4A和4B之间的直通电流，其能够降低功耗。关于高介电常数层42，其可覆盖于第一电极4A的整个表面，如图5A中所示，或可选地，其可插入到可变电阻层43和第一电极4A之间，以覆盖与第二电极4B相对的第一电极4A的至少一部分。
另外，由于本实施例的可变电阻器件40使用表示为Ba(1-X)SrXTiO3的、具有钙铁矿结构的材料来制作高介电常数层42，所以高介电常数层42表现出等于或大于(也就是，-10％或更多)当可变电阻层43处于绝缘相时的介电常数的介电常数。这使得易于将电场施加于可变电阻层43。尽管用于制作高介电常数层42的材料并不限于上述材料，但希望材料各自具有处于绝缘相的可变电阻层43的介电常数的至少-10％的介电常数。以下的材料是这种材料的特定例子。
《用于制作高介电常数层42的材料》
希望当高介电常数层42包括以化学结构式AXBY表示的材料，如下限定A和B：
*A：从由Al、Hf、Zr、Ti、Ba、Sr、Ta、La、Si和Y构成的组中选出的至少一种元素；和
*B：从由O、N和F构成的组中选出的至少一种元素。
另外，可变电阻器件40的高介电常数层42具有等于或大于处于绝缘相的可变电阻层43的电阻率的电阻率。这使得易于将电场施加于可变电阻层43，且当可变电阻层43处于绝缘相时可以降低第三和第四电极4S和4D之间的高介电常数层42中漏电流的发生。
另外，在本实施例的可变电阻器件40中，通过将电压脉冲施加到第一和第二电极4A和4B之间来改变可变电阻层43中的可变电阻部分43a的电阻，且定位第三和第四电极4S和4D以使形成可变电阻部分43a存在于形成于其间的检测路径中。通过采用这种结构，可变电阻器件40能够以可靠的方式对第三和第四电极4S和4D之间的电流进行导电控制，而不改变整个可变电阻层43的电阻，其会导致当驱动可变电阻器件40时降低功耗。注意到，在本实施例的可变电阻器件40中，第二电极4B-构成控制电极对的两个电极4A和4B中的一个-具有至可变电阻层43的比第一电极4A小的连接区域。因此，通过改变控制电极对的这些电极的尺寸使之相互不同，当驱动可变电阻器件40时，发生在可变电阻层43中的电场集中，其会导致效率的增加。
另外，可变电阻器件40具有由PCMO制成的可变电阻层43。因此，由于施加电压脉冲在可变电阻部分43a的电阻中的变化变得非常高(处于绝缘相的电阻与处于金属相的电阻的比率是100或更多)，其能使切换操作可靠，与上述的实施例1和其它的情况相同。
[变型3]
以下参考图6A和6B描述根据变型3的可变电阻器件50。
如在图6A中所示，在根据本变型的可变电阻器件50中，第一、第三和第四电极5A、5S和5D设置于衬底(例如，硅衬底)51上，在彼此之间留下间隔。以下面的顺序自图6A中的左侧设置衬底51表面上的这三个电极5A、5S和5D：第三电极5S、第一电极5A和第四电极5D。形成高介电常数层52以覆盖第一电极5A的表面及其附近。
高介电常数层52由用于根据上述实施例2的可变电阻器件40的高介电常数层42的相同材料(例如，表示为Ba(1-X)SrXTiO3的材料)制成。除了这种材料，可以使用分别具有处于绝缘相的可变电阻层53的介电常数的至少-10％的介电常数的材料。
形成可变电阻层53，以便覆盖全部的第一、第三和第四电极5A、5S和5D，以及在衬底51的表面上的高介电常数层52，且第二电极5B形成于可变电阻层53上，直接位于第一电极5A上方。注意到，尽管从根据本变型的可变电阻层50中省去了平坦化层的形成，如图6A中所示，但是可以形成平坦化层以便于填充第三电极5S和高介电常数层52之间的间隙或高介电常数层52和第四电极5D之间的间隙。
关于根据本变型的可变电阻器件50，第一和第二电极5A和5B构成控制电极对，而第三和第四电极5S和5D构成读出电极对，与上述的实施例2和其它的情况相同。各自的电极5A、5B、5S和5D的位置与根据上述的变型1的可变电阻器件20的情况相同。根据这种结构，可变电阻器件50形成四-端子非易失性可变电阻器件，如图6B中所示的等效电路。当驱动可变电阻器件50时，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极5A和5B之间。结果，可变电阻部分53a的电阻变化了，且因此改变了在构成读出电极对的第三和第四电极5S和5D之间流过的电流。
本变型的可变电阻器件50具有例如提供电路设计时的高灵活性和降低功耗的优点。此外，在可变电阻器件50中，高介电常数层52的插入位置使得易于向可变电阻层53施加电场，与根据实施例2的可变电阻器件40的情况相同。除此之外，当可变电阻层53处于绝缘相时，可以减小第三和第四电极5S和5D之间漏电流的发生。
[变型4]
以下参考图7A和7B描述根据变型4的可变电阻器件60。
如在图7A中所示，在根据本变型的可变电阻器件60中，第一电极6A设置于衬底(例如，硅衬底)61的表面上，且形成可变电阻层63以覆盖具有第一电极定位于其上的衬底61的整个表面，与根据上述实施例1的可变电阻器件10的情况相同。形成于可变电阻层63的表面上的是高介电常数层62，在其一部分上形成第二电极6B。以第一和第二电极6A和6B在厚度方向上将可变电阻层63和高介电常数层62夹入其间的方式直接在第一电极6A上方形成第二电极6B。
形成在高介电常数层62的表面上的是第三和第四电极6S和6D，其每个都通过接触插塞连接至可变电阻层63。在根据本变型的可变电阻器件60中，彼此独立地形成第一、第二、第三和第四电极6A、6B、6S和6D，且其等效电路如在图7B中示出的。如图中所示，在本变型的可变电阻器件60中，也是第一和第二电极6A和6B构成控制电极对，而第三和第四电极6S和6D构成读出电极对。
可变电阻层63由具有钙铁矿结构的巨磁阻材料制成，与上述的实施例2的情况相同。PCMO是如同上述的可变电阻层63的构成材料的特定例子。另外，高介电常数层62由以化学结构式如Ba(1-X)SrXTiO3表示的材料制成，与上述的实施例2的情况相同。
如已描述的，可变电阻器件60也形成四-端子非易失性可变电阻器件。
当驱动可变电阻器件60时，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极6A和6B之间。结果，在可变电阻层63中的可变电阻部分63a的电阻变化了，且因此，在构成读出电极对的第三和第四电极6S和6D之间流过的电流改变了。
表现出与根据上述实施例2的可变电阻器件40相同的优点，本变型的可变电阻器件60比可变电阻器件40更有效地减小了漏电流的发生。另外，由于可变电阻器件60采用了其中第三和第四电极6S和6D通过接触插塞分别连接至可变电阻层63、且高介电常数层62位于可变电阻层63的顶部上的结构，所以可将在第二和第三电极6B和6S之间以及在第二和第四电极6B和6D之间的间隔制作得更小。因此，本变型的可变电阻器件60在缩小尺寸方面提供了优点。
[变型5]
以下参考图8A和8B描述根据变型5的可变电阻器件70。
如在图8A中所示，在根据本变型的可变电阻器件70中，在衬底(例如，硅衬底)的表面上形成第一、第三和第四电极7A、7S和7D，且形成平坦化层(例如，氧化硅层)74以填充每个电极7A、7S和7D之间的间隔。以第三、第一和第四、7S、7A和7D的顺序在图8A中从左向右设置这些电极7A、7S和7D。
位于电极7A、7S和7D以及平坦化层74顶部上的是由PCMO制成的可变电阻层73，其上叠加有高介电常数层72和之后的第二电极7B。
如在图8B中所示，第一和第二电极7A和7B构成控制电极对，而第三和第四电极7S和7D构成读出电极对，且可变电阻器件70形成四-端子非易失性可变电阻器件，与根据上述的实施例2可变电阻器件40或其它的相同。
注意到，在本变型的可变电阻器件70中，可通过使用与根据实施例2的可变电阻器件40的高介电常数层42相同的构成材料来形成高介电常数层72。
如在图8A中所示，在可变电阻层73中的可变电阻部分73a形成在夹入到第一和第二电极7A和7B之间的部分以及其附近中。由于第一电极7A的尺寸设置成小于第二电极7B的尺寸，因此，当电压脉冲施加到电极7A和7B之间时能实现电场集中。
根据本变型的可变电阻器件70提供电路设计时的高灵活性并降低功耗，与根据上述的实施例2的可变电阻器件40相同。由于高介电常数层72也插入到可变电阻器件70中，因此当可变电阻层73处于绝缘相时，可以减小在第三和第四电极7S和7D之间的高介电常数层72中漏电流的发生。
此外，由于形成第二电极7B以覆盖可变电阻器件70的整个顶部表面，因此当例如在制造工艺期间其暴露于减压气氛时，本变型的可变电阻器件70表现出高容限。
[变型6]
以下参考图9A和9B描述根据变型6的可变电阻器件80。
如在图9A中所示，可变电阻器件80具有其中第一电极8A形成于衬底(例如，硅衬底)81的整个表面上的层状结构，且第一高介电常数层82b、由PCMO制成的可变电阻层83和第二高介电常数层82a依次位于第一电极8A上。另外，第二、第三和第四电极8B、8S和8D形成于第二高介电常数层82a的表面上，彼此之间留下间隔。在这些电极中，第三和第四电极8S和8D分别通过接触插塞连接到可变电阻层83。
第一和第二高介电常数层82a和82b由以化学结构式Ba(1-X)SrXTiO3表示的材料制成。
在根据本实施例的可变电阻器件80中，四个电极8A、8B、8S和8D也设置成相互独立，形成四-端子非易失性可变电阻器件，如图9B中所示。在可变电阻层83内部，在夹入到第一和第二电极8A和8B之间的部分及其附近处形成可变电阻部分83a。由于至第一和第二电极8A和8B之间的可变电阻层83的连接区域中的差异，可变电阻部分83a能够在施加电压脉冲处引起电场集中，与上述的变型5的情况相同。
本变型的可变电阻器件80也提供了电路设计时的高灵活性，且当驱动可变电阻器件80时降低了功耗。另外，在可变电阻器件80中，在第二高介电常数层82a的表面上的三个电极8S、8B和8D之间的间隔可以设置得更小，与根据上述的变型4的可变电阻器件60相同。
[变型7]
以下参考图10A和10B描述根据变型7的可变电阻器件90。
如在图10A中所示，根据本变型的可变电阻器件90具有与上述的变型5的可变电阻器件70相类似的结构，区别在于不形成平坦层且具有插入到第一电极9A和可变电阻层93之间的第二高介电常数层92b。
具体而言，在可变电阻器件90中，第三、第一和第四电极9S、9A和9D形成于衬底(例如，硅衬底)91的表面上，彼此之间留下间隔，且形成第二高介电常数层92b以覆盖第一高电极9A。然后，逐层形成可变电阻层93、第一高介电常数层92a和第二电极9B以覆盖第二高介电常数层92b和衬底91上的电极9S、9A和9D。
可使用与用于根据上述的变型6的可变电阻器件80的相同材料形成可变电阻层93和第一和第二高介电常数层92a和92b。
第一和第二电极9A和9B构成用于将电场施加到可变电阻层93的控制电极对，而第三和第四电极9S和9D构成用于检测在可变电阻层93中的可变电阻部分93a的电阻的读出电极对。另外，彼此相对地设置第一和第二电极9A和9B，在厚度方向上将可变电阻层93夹入其间。另一方面，第三和第四电极9S和9D分别设置在衬底91和可变电阻层93之间的界面区域内部的第一电极9A的每一侧上。
具有这种结构的可变电阻器件90形成四-端子非易失性可变电阻器件(见图10B)，分别与上述的实施例2和变型6的可变电阻器件40和80相同，且具有提供电路设计时的高灵活性和当驱动可变电阻器件90时降低功耗的优点。另外，由于可变电阻器件93采用了其中第一高介电常数层92a插入到可变电阻层93和第二电极9B之间、而第二高介电常数层92b插入到可变电阻层93和第一电极9A之间的结构。因此，当可变电阻层93处于绝缘相时可以减小第三和第四电极9S和9D之间漏电流的发生。
而且，由于可变电阻器件90的整个顶部表面被第二电极9B覆盖，因此当在例如制造工艺期间暴露于减压气氛时，可变电阻器件90表现出高容限，与根据上述的变型5的可变电阻器件70相同。
[变型8]
以下参考图11A和11B描述根据变型8的可变电阻器件100。
如在图11A中所示，除了第二和第四电极10B和10D的结构外，本变型的可变电阻器件100具有与根据上述的变型7的可变电阻器件90相同的结构。以下给出了可变电阻器件100的说明，集中于与上述的变型7的可变电阻器件90的区别。
在可变电阻器件100中，第二电极10B形成于第一高介电常数层102a的部分表面上，或更具体而言，第二电极10B形成为与第一电极10A相对，将第二高介电常数层102b和可变电阻层103夹入到其间。另外，可变电阻器件100的第四电极10D形成于第一高介电常数层102a上，且通过接触插塞连接到可变电阻层103。
关于可变电阻器件100，在图11A中的水平方向上，将形成于第一高介电常数层102a上的第四电极10D-构成读出电极对的一个电极-设置成与从形成于第一和第二电极10A和10B之间的可变电阻部分103a横跨的第三电极10S对角相对。通过采用这种结构，在第三和第四电极10S和10D之间的电阻检测路径包括其中的可变电阻部分103a。
如已经描述的，本变型的可变电阻器件100也形成四-端子非易失性可变电阻器件，如在图11B中所示。具有该结构的可变电阻器件100具有提供电路设计时的高灵活性以及当驱动可变电阻器件100时降低功耗的优点，与在上述的实施例2和其它的情况相同。此外，由于可变电阻器件100已采用了其中第二高介电常数层102b插入到可变电阻层103和第一电极10A之间、而第一高介电常数层102a插入到可变电阻层103和第二电极10B之间的结构，因此当可变电阻层103处于绝缘相时，可以减小第三和第四电极10S和10D之间漏电流的发生。
至于根据本变型的可变电阻器件100的形成，同样，可以使用在实施例2和上述的每个变型中使用的各种材料。此外，使用的材料和每个元素的成分构成也可相应地改变。
3、实施例3
以下给出了根据借助于图12A和12B的实施例3的可变电阻器件110的说明。
如在图12A中所示，将根据本实施例的可变电阻器件110结构上的特征在于其为三-端子器件，而实施例1和2以及变型1至8的各自的可变电阻器件10至100形成四-端子器件。可变电阻器件110具有层状结构，其中第一电极11A和平坦化层(例如，氧化硅层)114形成于衬底(例如，硅衬底)111上；例如由PCMO制成的另一可变电阻层113形成于第一电极11A和平坦化层114上；且然后第二和第三电极11B和11S形成于可变电阻层113上。
在可变电阻器件110的三个电极11A、11B和11S中，第一和第二电极11A和11B构成用于将电场施加到可变电阻层113的控制电极对，并被设置成彼此相对以便于在厚度方向上将可变电阻层113夹入到其间。该三个电极中剩余的电极或第三电极11S构成用于与形成在可变电阻层113的相同表面上的第二电极11B一起检测可变电阻部分113a的电阻的读出电极对。即，在本实施例的可变电阻器件110中，控制电极对之一的第二电极11B也用作读出电极对的一个电极，与上述的实施例1和2的情况不同。
因此，本实施例的可变电阻器件110形成三-端子非易失性可变电阻器件，如图12B中所示。
当驱动可变电阻器件110时，一次或几次将电压脉冲(电场脉冲)施加到第一和第二电极11A和11B之间。通过施加电压脉冲，夹入到第一和第二电极11A和11B之间的可变电阻部分113a的电阻改变了。这引起流过读出电极对即第二和第三电极11B和11S之间的电流的变化，被设置成形成可变电阻部分113a，以存在于部分的电阻检测路径中。在本实施例的可变电阻器件110中，也通过使用相同的PCMO来形成可变电阻层113，与上述的实施例1和2的情况相同，且因此，由于施加电压脉冲的可变电阻部分113a的电阻中的变化变得非常高(处于绝缘相的电阻与处于金属相的电阻的比率是100或更多)，其能使切换操作可靠。通过控制电压脉冲的施加情况(例如，施加的电压脉冲数量、脉冲宽度和电压值)，可变电阻部分113a的晶体状态从金属相变成为绝缘相，或变成为其中金属和绝缘相共存的复合相。因此，可变电阻器件110可以是模拟信号处理电路的有效构成部分。
本实施例的可变电阻器件110具有三-端子结构，且将包括第一和第二电极11A和11B的控制电极对和包括第二和第三电极11B和11S的读出电极对分别建立为不同的系统。因此，本实施例的可变电阻器件110也具有以可靠方式分开控制从数据路径施加的电压脉冲和提供电路设计时的高灵活性的优点。而且，如与根据上述的实施例1和2和变型1至8的可变电阻器件10至100相对比，本实施例的可变电阻器件110不具有第四电极，且因此要形成的电极的数量减少了一个，其导致简化了器件本身的结构。
在可变电阻器件110中，尽管读出电极对由第二和第三电极11B和11S构成，可变电阻部分113a存在于形成于其间的电阻检测路径中。因此，可变电阻器件110也能够控制第二和第三电极11B和11S之间的电流，而不改变整个可变电阻层113的电阻，其允许降低功耗。
[变型9]
以下将借助于图13A和13B描述根据变型9的可变电阻器件120的结构。
如在图13A中所示，根据本变型的可变电阻器件120关于第三电极12S-构成读出电极对的一个电极具有不同于上述的实施例3的可变电阻器件110的结构。也就是，在本变型的可变电阻器件120中，第三电极12S形成于衬底121的表面上，在衬底121上也形成第一电极12A，而第二电极23B形成于可变电阻层123的表面上。
至于可变电阻器件120，可以使用用于上述实施例3的可变电阻器件110的相同材料，用于形成衬底121、可变电阻层123等。
具有这种结构的可变电阻器件120也形成三-端子非易失性可变电阻器件，如图13B中所示。
另外，与上述的实施例3的可变电阻器件110相同，由于设置各个电极12A、12B和12S以使形成可变电阻部分123a以存在于其电阻检测路径中，所以本变型的可变电阻器件120也具有以可靠的方式分开控制从数据路径施加的电压脉冲和提供电路设计中的高灵活性的优点，以及提供电路设计时的高灵活性和降低功耗的优点。
此外，如与根据上述的实施例1和2以及变型1至8的可变电阻器件10至100相比较，由于其不具有等效于在这些实施例和变型中的1D至10D的第四电极，而第二电极12B也用作读出电极对中的一个电极，所以可变电阻器件120具有简化的结构。
[变型10]
以下借助于图14A和14B描述根据变型10的可变电阻器件130的结构。
如在图14A中所示，根据本变型的可变电阻130在结构上与上述的实施例3的可变电阻器件110的区别在于不具有平坦化层，但是具有高介电常数层132。即，在可变电阻器件130中，第一电极13A形成于衬底(例如，硅衬底)131的表面上，以层状依次形成高介电常数层132和可变电阻层133以覆盖第一电极13A，第二和第三电极13B和13S形成于可变电阻层133的表面上。这里，可以将用于根据实施例2的高介电常数层42和可变电阻层43的相同材料分别用于形成高介电常数层132和可变电阻层133。
如在图14B中所示，可变电阻器件130具有构成控制电极对的第一和第二电极13A和13B以及构成读出电极对的第二和第三电极13B和13S，并由此形成三-端子非易失性可变电阻器件。另外，在可变电阻器件130中，也形成可变电阻部分133a以存在于第二和第三电极13B和13S之间的电阻检测路径中，与根据上述的实施例3以及变型9的可变电阻器件110和120相同。
具有这种结构的可变电阻器件130也具有优点：提供在电路设计时的高灵活性；功耗减小；和简化器件本身的结构。
形成本变型的可变电阻器件130，以使高介电常数层132覆盖具有第一电极13A定位于其上的衬底131的整个表面。然而，覆盖至少第一电极13A的表面满足实现降低漏电流发生的目的，且因此，介电常数层132不必要覆盖衬底131的整个表面。以下描述关于这种高介电常数的构成的变型。
[变型11]
以下借助于图15A和15B描述变型11的可变电阻器件140。
如在图15A中所示，根据本变型的可变电阻器件140在高介电常数层142的构成方面与上述的变型10的可变电阻器件130不同。具体而言，第一和第三电极14A和14S形成于衬底(例如，硅衬底)141表面上；形成高介电常数层(例如由以化学结构式Ba(1-X)SrXTiO3表示的材料)142以覆盖第一电极14A的表面；形成由PCMO制成的可变电阻层143以完全覆盖第三电极14S和高介电常数层142；并然后第二电极14B形成于可变电阻层143的部分顶部表面上。
至于本变型的可变电阻器件140，第一和第二电极14A和14B构成控制电极对，而第二电极14B-构成控制电极对的两个中的一个和第三电极14S构成读出电极对。可变电阻部分143a形成于部分可变电阻层143中，其夹入到第一和第二电极14A和14B之内，并且设置读出电极对以使形成可变电阻部分143a以存在于路径内。因此，根据本变型的可变电阻器件140也形成三-端子非易失性可变电阻器件，如图15B中所示。
与根据上述的变型10的可变电阻器件130相同，本变型的可变电阻器件140具有优点：电路设计中的高灵活性；功耗减小；简化器件本身的结构；和减少当可变电阻器件143处于绝缘相时漏电流的发生。
[变型12]
以下借助于图16A和16B描述根据变型12的可变电阻器件150的结构。
如在图16A中所示，根据本变型的可变电阻器件150在结构上在第二电极15B的构成和高介电常数层152的插入方面与变型9的可变电阻器件120不同。以下给出了本变型的可变电阻器件150的说明，集中于与上述的变型9的情况的不同。
如在图16A中所示，在可变电阻器件150中，第一和第三电极15A和15S、平坦化层154和可变电阻层153以与根据变型9的可变电阻器件120相类似的结构形成于衬底151的表面上。另外，在可变电阻器件150中，高介电常数层152和第二电极15B依次位于可变电阻层153的整个表面上。用于形成衬底151、可变电阻层153、高介电常数层152等的材料与上述的实施例3和变型9中的那些相同。
如在图16B中所示，可变电阻器件150具有构成控制电极对的第一和第二电极15A和15B以及构成读出电极对的第一和第三电极15A和15S，且由此形成三-端子非易失性可变电阻器件。将第一和第二电极15A和15B设置成彼此相对，在厚度方向上将可变电阻层153夹入其间。其中，第一电极15A也用作读出电极对中的一个。
将第三电极15S设置在衬底151的表面上，邻接于第一电极15A，其间具有间隔，且平坦层154插入到该间隔中。然后，夹入到第一和第二电极15A和15B之间的至少部分区域具有包括可变电阻层153和高介电常数层152的层状结构。
具有这种结构的可变电阻器件150具有提供电路设计时的高灵活性和降低功耗的优点，与根据实施例3的可变电阻器件110相同。另外，由于具有三-端子结构，所以可变电阻器件150也具有简化器件本身的结构的优点。此外，可变电阻器件150也具有减小当可变电阻层153处于绝缘相时的漏电流的发生的优点，与上述的变型11的情况相同。
[变型13]
以下借助于图17A和17B描述根据变型13的可变电阻器件160的结构。
如在图17A中所示，根据本变型的可变电阻器件160在第二和第三电极16B和16S的构成上与变型12的可变电阻器件150不同。具体而言，第一电极16A、平坦化层164、可变电阻层163和高介电常数层162依次位于衬底161的表面上。然后，相互分开地在高介电常数层162的表面上形成第二和第三电极16B和16S。其中，以图17A中的水平方向将第三电极16S设置在第二电极16B的右侧。根据第三电极16S的定位，形成于夹入到第一和第二电极16A和16B之间的可变电阻层163的一部分中的可变电阻部分163a存在于第一和第三电极16A和16S之间的电阻检测路径中。另外，第三电极16S通过由穿过高介电常数层162形成的接触插塞连接到可变电阻层163。
具有这种结构的可变电阻器件160形成三-端子非易失性可变电阻器件，该器件中第一和第二电极16A和16B构成控制电极对，而第一和第三电极16A和16S构成读出电极对。
具有这种结构的可变电阻器件160具有提供在电路设计中的高灵活性、降低功耗的优点，而且减小了当可变电阻层163处于绝缘相时的漏电流的发生，与根据上述的变型12的可变电阻器件150相同。另外，由于具有三-端子结构，可变电阻器件160能够简化器件本身的结构，由于第三电极16S通过接触插塞连接到可变电阻层163，所以在降低器件尺寸方面也提供了优点。
4、实施例4
以下借助于例子给出了使用上述的可变电阻器件10至160的半导体装置的理由。
以下使用图18描述根据实施例4的半导体装置170。注意到图18示出了半导体装置170的部分存储阵列结构。
如在图18中所示，在根据本实施例的半导体装置170中，交替设置读出字线RWL0至RWL3和写入字线WWL0至WWL3，相互平行延伸，且以与这些字线RWL0至RWL3和WWL0至WWL3相交叉的方向设置位线BL0至BL3。非易失性可变电阻器件RC17分别形成于位线BL0至BL3和读出与写入字线RWL0至RWL3和WWL0至WWL3的交点处。
用作在交点处的非易失性可变电阻器件RC17的是根据上述的实施例3和变型9至13的可变电阻器件110至160。这里，通过行方向上的相互连接端子A来构成写入字线WWL0至WWL3，端子A的每一个连接到控制电极对中的一个电极，而通过在行方向上的相互连接端子S构成读出字线RWL0至RWL3，端子S的每一个连接到读出电极对的一个电极。另外，通过在列方向上的非易失性可变电阻器件RC17的相互连接端子D来构成位线BL0至BL3，端子D的每一个连接到用作控制电极对的另一个电极且也用作读出电极对的另一个电极的共用电极。根据这种连接结构，构成了半导体装置170中的存储阵列。
在存储器初始化的操作中，所有的位线BL0至BL3接地，沿着单条写入字线WWL0将正向脉冲施加到位于全部位线BL0至BL3上的非易失性可变电阻器件RC17。因此，将这些非易失性可变电阻器件RC17改变为相同级的高电阻状态。通过对剩下的写入字线WWL1至WWL3重复该过程，将整个存储阵列设置成相同的、高电阻状态，也设置了引起电阻变化的电压的极性。
在存储器的正常操作中，当将编程电压施加到从多条写入字线WWL0至WWL3选出的单条写入字线(即，WWL(k))和从多条位线BL0至BL3选出的单条位线(即，BL(1))之间，将余下的写入字线、读出字线和位线都设置成浮动状态，以使信号不在这些字线和位线之间传送。因此，改变了连接到所选写入字线WWL(k)和位线BL(1)的非易失性可变电阻器件RC17(k1)的电阻。
在半导体装置170的存储阵列中，当在非易失性可变电阻器件RC17上执行程序时完成了数据读出。当跨过单条读出字线RWL(m)和单条位线BL(n)施加电压时，余下的写入字线、读出字线和位线全部设置为浮动状态，以使信号不在位线BL(n)和余下的字线之间传送。通过进行这种操作，在半导体装置170的存储阵列中，从其上已经执行了程序的非易失性可变电阻器件RC17(mn)中读出数据。随后，通过使用读出电路将位输出读出到位线上，该读出电路未在图中示出。
本实施例的半导体装置170能够通过使可变电阻部分(例如，参考上述实施例3)的电阻中的变化对应于逻辑值，来将逻辑值存储在可变电阻器件RC17中，该可变电阻部分位于每个非易失性可变电阻器件RC17的可变电阻层中。这能够实现具有简单结构和低功耗的存储器。
[变型14]
借助于图19解释根据变型14的半导体装置180。图19是示出在根据本变型的半导体装置180中的部分存储阵列的电路图。
如在图中所示，本变型的半导体装置180与上述的实施例4的半导体装置170区别在于使用四-端子非易失性可变电阻器件RC18。通过使用这些四-端子器件RC18，将位线分成了写入字线WBL0至WBL3和读出位线RBL0和RBL3。
在半导体装置180中，以矩阵形式设置四-端子非易失性可变电阻器件RC18，其每一个都设置在一组写入字线和读出字线WWL0和RWL0/WWL1和RWL1/WWL2和RWL2/WWL3和RWL3以及一组写入位线和读出位线WBL0和RBL0/WBL1和RBL1/WBL2和RBL2/WBL3和RBL3的交点处。图19说明了4×4存储阵列。用作非易失性可变电阻器件RC18是具有与根据实施例1和2以及变型1至8的可变电阻器件10至100中的任一个相同的结构的器件。
通过在行方向上的相互连接端子A分别构成写入字线WWL0至WWL3，端子A的每一个连接到每个非易失性可变电阻器件RC18的控制电极对的一个电极，同时，通过在列方向上的相互连接端子B分别构成写入位线WBL0至WBL3，端子B的每一个连接到控制电极对的另一电极。通过在行方向上的相互连接端子S分别构成读出字线RWL0至RWL3，端子S的每一个连接到读出电极对的一个电极，同时，通过在列方向上的相互连接端子D分别构成读出位线RBL0至RBL3，端子D的每一个连接到读出电极对的另一电极。根据这种连接结构，构成了半导体装置180中的存储阵列。
在具有图19中示出结构的半导体装置180的存储器初始化的操作中，所有的位线WBL0至WBL3和RBL0至RBL3接地，且沿着单条写入字线WWL0将正脉冲施加到在所有的位线WBL0至WBL3和RBL0至RBL3上的非易失性可变电阻器件RC18。因此，这些非易失性可变电阻器件RC18变成相同级的高电阻状态。通过对剩下的写入字线WWL1至WWL3重复该过程，将整个存储阵列设置成相同的、高电阻状态，并且也设置引起电阻变化的电压的极性。
在存储器的正常操作中，当将编程电压施加到选自多条写入字线WWL0至WWL3的单条写入字线(即，WWL(k))和选自多条写入位线WBL0至WBL3的单条写入位线(即，WBL(1))之间时，余下的写入字线、读出字线和位线全部设置在浮动状态，以使得不在这些字线和位线之间传送信号。通过执行这种程序，改变了连接到所选写入字线WWL(k)和写入位线WBL(1)的非易失性可变电阻器件RC18(k1)的电阻。
当在如上描述的非易失性可变电阻器件RC18(k1)上执行程序时就完成了数据读出。当跨过非易失性可变电阻器件RC18(k1)的单条读出字线RWL(k)和单条读出位线RBL(1)施加电压时，将余下的写入字线、读出字线和位线全部设置成浮动状态，以使没有信号在非易失性可变电阻器件RC18(k1)的余下的字线和读出位线RBL(1)之间传送，在非易失性可变电阻器件RC18(k1)上已经执行了该程序。通过这种处理，从执行了程序的非易失性可变电阻器件RC18(k1)中读出数据。随后，通过使用读出电路将位输出读出到位线，该读出电路未在图中示出。
本变型的半导体装置180能够将逻辑值存储在可变电阻器件RC18中，其通过：(1)将上述的实施例1和2以及变型1至8的可变电阻器件的任何类型用于可变电阻器件RC18；(2)在位于每个非易失性可变电阻器件RC18的可变电阻层中的可变电阻部分的电阻的变化对应于逻辑值。因此，半导体装置180获得了具有简化结构和降低功耗的存储阵列。
5、实施例5
借助于图20A至23描述根据实施例5的半导体装置190。
5.1半导体装置190的整体结构
图20A是示出根据本实施例的半导体装置190的可编程逻辑器件的相关部分的方块结构图；图20B是示出可编程逻辑器件的开关点193的示意性电路图；图20C是在开关点193中使用的非易失性可变电阻器件的等效电路图。
如在图20A中所示，根据本实施例的半导体装置190的可编程逻辑器件包括：多个逻辑电路单元191；多个路径引线192；和多个路径开关点193。其中，以矩阵形式设置多个逻辑电路单元191，且通过路径引线192(11)至192(22)、路径引线192(31)至192(42)和连接引线192(51)至192(62)将多个逻辑电路单元相互连接。分别在路径引线192(11)至192(42)和连接引线192(51)至192(62)的某些交叉点处提供开关点193。
由多个可变电阻器件构成每个开关点193，该可变电阻器件具有与根据上述实施例1、2和3的可变电阻器件的任一个相同的结构，起开关元件的作用。
5.2开关点193的结构
如在图20B中所示，在每个设置在本实施例的半导体装置190中的开关点193中，通过可变电阻器件形成的开关S1至S6插入到路径引线192(a)至192(d)中。通过四-端子非易失性可变电阻器件形成每个开关S1至S6，该可变电阻器件由图20C中所示的等效电路表示。即，可将根据实施例1和2以及变型1至8的可变电阻器件10至100的任一种类型用于开关S1至S6。注意到，尽管用于将电压脉冲施加到控制电极对的写入字线分别连接到开关S1至S6，但这些在图20A和20B中没有示出。
5.3驱动半导体装置190
例如通过以下的结构实现半导体装置190的驱动。
开关S1的端子S(即，连接到开关S1的读出电极对的一个电极的端子)连接到路径引线192(a)，和开关S1的端子D(连接到开关S1的读出电极对的另一个电极的端子)连接到路径引线192(d)。然后，一次或多次将电压脉冲施加到连接到开关S1的控制电极对的端子A和B之间，其引起了在端子S和D之间的电阻的变化。在当在开关S1的端子S和D之间的电阻转换到高电阻状态时的情况下，路径引线192(a)至192(d)相互断开。反之，当在开关S1的端子S和D之间的电阻转换到低电阻状态时，路径引线192(a)至192(d)相互连接。注意到，用于将电压脉冲施加到端子A和B的电路在图中未示出。
5.4逻辑电路单元191的例子
以下借助于图21至23给出在半导体装置190中的逻辑电路单元191的例子。
如在图21中所示，在每个实施例的半导体装置190中的每个逻辑电路单元191包括：查表(LUT)194；触发器(F.F)195；和多路复用器196。其中，查表194具有在图22中示出的结构，而触发器195具有在图23中示出的结构。
5.4.1查表194的结构
如在图22中所示，根据实施例的逻辑电路单元191的查表194具有2输入1输出结构，包括：对输入信号IN1和IN2进行输入和对输出信号L进行输出的多路复用单元197a；和其中以矩阵形式设置非易失性存储单元的配置存储单元(configuration memory unit)197b。在配置存储单元197b的非易失性存储单元中，四-端子非易失性可变电阻器件196R的控制电极的一端分别连接到控制线WL0至WL3，而另一端连接到接地引线GND。
另外，读出电极的一端通过电阻器件196R2连接到电源，而另一端接地。连接到四-端子非易失性可变电阻器件196R和电阻器件196R2的每个端子都通过反相器连接到多路复用单元197a。这里，每个电阻器件192R2的电阻工作以将相应的可变电阻器件196R的电阻设置成高电阻态。
通过将脉冲电压例如施加到控制线WL0至WL3和接地引线GND之间来执行对于在配置存储单元197b中的可变电阻器件196R的写入操作。在正常操作中，连接可变电阻器件196R和电阻器件196R2的端子的电势构成了查表191的配置数据。
5.4.2非易失性触发器195的结构
如在图23中所示，在根据本实施例半导体装置190中的每个逻辑电路单元191的非易失性触发器195包括：触发器电路单元198；和通过使用四-端子非易失性电阻器件199R构成的非易失性存储单元199。
触发器电路单元198的内部节点通过晶体管199T1连接到非易失性可变电阻器件199R的读出电极的一端，同时通过晶体管199T3和写入电路连接到非易失性可变电阻器件199R的控制电极的一端。触发器电路单元198的输出通过晶体管199T2连接到电阻器件199R2的一端，同时通过晶体管199T4和另一个引线电路连接到非易失性可变电阻器件199R的控制电极的另一端。非易失性可变电阻器件199R的读出电极的另一端和电阻器件199R2的另一端分别接地。
通过读出控制线RW由控制信号来控制晶体管199T1和199T2，而通过写入控制线WW由控制信号来控制晶体管199T3和199T4。将电阻器件199R2的电阻设置在处于高电阻状态和处于低电阻状态的非易失性可变电阻器件199R的电阻之间的范围内(希望地，被设置成这些电阻的中间值)。
当从触发器电路单元198将数据写入到非易失性存储单元199时，通过将读出控制线RW的控制信号设置成低状态来关闭晶体管199T1和199T2。另一方面，通过将写入控制线WW的控制信号设置成高状态来开启晶体管199T3和199T4。因此，通过写入电路，根据存储在触发器电路单元198中的值，改变了在非易失性存储单元199中的非易失性可变电阻器件199R的电阻。
当从非易失性存储单元199将数据读出到触发器电路单元198时，预先关闭触发器电路单元198的电源。然后，写入控制线WW的控制信号设置成低状态，同时读出控制线RW的控制信号设置成高状态，且随后，将电压施加到触发器电路单元198。因此，将与在非易失性可变电阻器件199R和电阻器件199R2之间的电阻中的差分配之后存储的数据向前传到触发器电路单元198。通过连接这种类型的多个非易失性触发器195，可以构成非易失性移位寄存器。
本实施例的半导体装置190通过将位于非易失性可变电阻器件的可变电阻层中的每个可变电阻部分的电阻的变化与逻辑值相对应，来实现简化结构以及减小功耗。另外，通过使用根据上述的实施例1和2以及变型1至8的非易失性可变电阻器件10至100，本实施例的半导体装置190能够实现具有可编程的逻辑器件-例如非易失性触发器195、非易失性查表194和非易失性寄存器。
不具有根据上述的实施例1和2的非易失性可变电阻器件的常规查表需要施加恒定电压。然而，由于其具有例如上述的实施例1和2的非易失性可变电阻器件，因此本实施例的半导体装置190的查表194是非易失性器件。
尽管本实施例的半导体装置190使用需要构成电路的四-端子非易失性可变电阻器件，但是也可以通过改变电路结构来使用例如根据上述的实施例3的三-端子非易失性可变电阻器件。
6、实施例6
以下借助于图24A来描述根据实施例6的半导体装置200。图24A是示出实施例6的半导体装置200结构的示意性电路图，具有通过使用四-端子非易失性可变电阻器件来形成的模拟电源电路。
如在图24A中所示，在半导体装置200中，电池201的一端接地，而另一端连接到电源电路的电源输入端子Vin。电源输入端子Vin连接到晶体管Tr的输入(发射极)端子，晶体管Tr的输出(集电极)端子通过电源线202连接到某一负载(在图中未示出)。电源线202连接到分压器203，其通过用于输出分压的分压输出线(divided-voltagedischarge line)204连接到运算放大器AMP(a)的反向输入端子“-”。运算放大器AMP(a)的非反向输入端子“+”连接到参考电压Vref。运算放大器AMP(a)的输出连接到晶体管Tr的控制(基极)端子。
在半导体装置200中，在分压器203中分开来自晶体管Tr的输出电压。运算放大器AMP(a)对分开电压进行反馈控制，由此使其等于参考电压Vref的参考电压值，且将结果输出到晶体管Tr的基极。因此，将输出电压控制为预定电压值。
在制造处理期间可能发生包括分压器203的电阻组的电阻中的变化。因此，当输出电压需要高精确度时，可以对电阻作调整，以便于调整用于具有高精确度级的分压的电阻率。分压器203由每个都具有相同结构的四-端子非易失性可变电阻器件203R1和203R2构成，该相同结构例如是根据上述的实施例1和2的可变电阻器件10至40中的任一个。通过将电压脉冲施加到非易失性电阻器件203R1的控制端子A和B之间、以及非易失性器件203R2的控制端子C和D之间，通过对将施加的电压脉冲数目控制，将电阻调整至希望的值。
根据本实施例的半导体装置200包括具有与上述的可变电阻器件10至100的任一个相同结构的非易失性可变电阻器件203R1和203R2，并且调整在可变电阻部分(参考上述的实施例1和2)的电阻的变化，其中该可变电阻部分位于这些可变电阻器件203R1和203R2的可变电阻层中。因此，可以实现具有简单结构的电路。除此之外，也可以实现具有能够减小功耗的模拟电源电路的结构。
7、实施例7
以下借助于图24B描述根据实施例7的半导体装置205。图24B是示出具有根据本实施例的模拟微分电路的半导体装置205的结构的示意性电路图。
如在图24B中所示，在半导体装置205中，信号输入端子Vin通过电阻器件R1和电容元件206C连接到运算放大器AMP(b)的反相输入端子“-”。运算放大器AMP(b)的非反相输入端子“+”通过电阻器件R2接地。另外，运算放大器AMP(b)的反相输入端子“-”通过具有与根据上述的实施例1和2的可变电阻器件10和40中的任一个相同的结构的四-端子非易失性可变电阻器件207R连接到运算放大器AMP(b)的输出端子Vout。
在半导体装置205中，由电容器206C和可变电阻器件207R的值来确定输入到模拟微分电路的值的输出。这里，通过改变可变电阻器件207R的电阻来调整输出响应。通过将电压脉冲施加到具有控制对要施加的电压脉冲的数目的可变电阻器件207R的控制端子A和B之间来将电阻修正到希望的值。
根据本实施例的半导体装置205包括具有与根据上述的实施例1和2以及变型1至8的可变电阻器件10至100中的任一个相同结构的非易失性可变电阻器件207R，并调整可变电阻部分(参考上述的实施例1和2以及变型1至8中的任一个)的电阻中的变化，其中可变电阻部分位于非易失性可变电阻器件207R的可变电阻层中。因此，可以实现具有简单结构的电路。除此之外，也可以实现具有能够减小功耗的模拟微分电路的结构。
注意到，图25示出了当与根据本实施例和上述的实施例7的半导体装置200和205的情况相同，将非易失性可变电阻器件203R1、203R2和207R用于模拟电路时，在电场和可变电阻器件203R1、203R2和207R的电阻变化率之间的关系。
如在图25中所示，关于可变电阻器件203R1、203R2和207R，在由施加的电压脉冲和电阻中的变化率之间存在正比例关系。因此，当改变可变电阻层中的可变电阻部分的电场时，这些可变电阻器件的晶体状态具有从金属相(表现导电特性的第二状态)向绝缘相(表现绝缘特性的第一状态)或向其中金属相和绝缘相共存的复合相(其中第一和第二状态共存的第三状态)的转换。
8、附加的细节
在上述的实施例1至7和变型1至14中，为了说明根据本发明的可变电阻器件和半导体装置的结构和功能上的特征，示出了例子；然而，本发明并不限于这些。例如，在上述的实施例1至3以及变型1至13中，给出硅作为用于衬底11、21、31、41、51、61、71、81、91、101、111、121、131、141、151和161的材料的例子。然而，代替硅，可以使用LaAlO3、TiN和处于单晶、多晶或非晶态的其他材料中的任何适合的一种。
另外，可以通过导电的氧化物或其它导电材料形成在上述的实施例1至3以及变型1至13中的以下电极：第一电极1A、2A、3A、4A、5A、6A、7A、8A、9A、10A、11A、12A、13A、14A、15A和16A；第二电极1B、2B、3B、4B、5B、6B、7B、8B、9B、10B、11B、12B、13B、14B、15B和16B；第三电极1S、2S、3S、4S、5S、6S、7S、8S、9S、10S、11S、12S、13S、14S、15S和16S；和第四电极1D、2D、5D、6D、9D和10D。用于形成这些电极的希望的导电材料是允许具有钙铁矿结构的材料在其表面上外延生长的那些。YBa2Cu3O7(YBCO)和铂是这种材料的例子。
在实施例1至3和变型1至13中，将Pr0.7Ca0.3MnO3(PCMO)用作形成可变电阻层13、23、33、43、53、63、73、83、93、103、113、123、133、143、153和163的例子。然而，只要材料：(1)具有响应于电信号而改变的电特性(即，电阻)，(2)初始具有低电阻状态，和(3)当一次或多次施加电压脉冲时转换到高电阻状态，其可以用作代替品。可使用的材料的具体例子是巨磁阻(CMR)材料和高温超导(HTSC)材料，其每个都具有钙铁矿结构。Gd0.7Ca0.3BaCo2O5+5是适合于该使用的高温超导材料的例子。
另外，希望在可变电阻器件中的可变电阻层的厚度在接近5nm至500nm的范围内。
在可变电阻器件的制造工艺中，可以使用包括下面给出的任何适合的淀积技术以形成可变电阻层：脉冲激光淀积；RF溅射；电子束蒸发；热蒸发；金属-有机淀积；溶胶-凝胶淀积；和金属有机化学气相淀积。
在上述的实施例2和3以及变型3至13中，给出以化学结构式Ba(1-X)SrXTiO3表示并具有钙铁矿结构的材料作为用于高介电常数层42、52、62、72、82a、82b、92a、92b、102a、102b、132、142、152和162的适合材料的例子。然而，本发明不限于此，可以使用分别具有处于绝缘相的可变电阻层的介电常数的至少-10％的介电常数的高-k材料。这种材料的一个例子是SrTiO3。
对于根据上述的实施例2和3以及变型3至13的高介电常数层的形成，可以使用各种淀积技术，包括：脉冲激光淀积；RF溅射；电子束蒸发；热蒸发；金属-有机淀积；溶胶-凝胶淀积；和金属有机化学气相淀积。
用于施加到根据上述的实施例1至7和变型1至14的可变电阻器件的电压脉冲的电压应该在能够改变可变电阻部分的电阻而不损坏可变电阻层的范围内。优选地，施加获得350kV/cm或更大的电场的电压脉冲，或可选地，施加获得接近1×104A/cm2的电流密度的电压脉冲。如已描述的，本发明的可变电阻器件表现出响应于所施加电压脉冲的电阻变化率的电场相关性，如在图25中示出的。从图25中可以看出，当将电场设置成至少350kV/cm，可变电阻器件的电阻变化率变成10或更大，其使得这些可变电阻器件适合于实际使用。另外，当将根据本发明的可变电阻器件用作在电路中的开关元件时，希望将电阻变化率设置成100或更大。
为了改变可变电阻器件的电阻，可以采用其中将施加的电压脉冲的数目改变的方法，而电压脉冲的电压值和宽度保持恒定。这里，希望将施加到可变电阻器件的电压脉冲的电压值和宽度分别设置在1.2V至5V的范围内和2nsec至3μsec的范围内。而且，建议将施加的电压脉冲的上升沿时间和下降沿时间设置成不多于10nsec。
要用于改变可变电阻器件的电阻的另一方法是保持电压脉冲的电压值恒定，同时改变电压脉冲的宽度。这里，希望将施加的电压脉冲的电压值设置在1.2V至5V的范围内，而且电压脉冲的上升沿时间和下降沿时间不多于10nsec。
又一可选方案中，为了改变可变电阻器件的电阻，可以采用其中电压脉冲的宽度保持恒定而将施加的电压脉冲的电压值改变的方法。这里，希望要施加的电压脉冲的宽度设置在2nsec至3μsec的范围内，而且电压脉冲的上升沿时间和下降沿时间不多于10nsec。
尽管已经通过参考附图的例子的方式完全描述了本发明，但是将注意到，对于本领域技术人员各种变化和变型都是显而易见的。因此，除非这种变化和变型脱离了本发明的范围，否则它们都构成为包括于其中。

Claims (20)

1、一种可变电阻器件，包括：
可变电阻层，由具有根据施加的电场而变化的电阻并在以非易失性的方式变化之后保持电阻的材料制成；
控制电极对，其由分别连接到可变电阻层以便相互独立的第一和第二电极构成，用于将电压施加到可变电阻层；和
读出电极，其是连接到可变电阻层以便与第一和第二电极相互独立的第三电极，用于检测电阻。
2、根据权利要求1的可变电阻器件，其中
第三电极和构成控制电极对的第一和第二电极中的一个构成读出电极对。
3、根据权利要求2的可变电阻器件，其中
将构成控制电极对的电极设置成在可变电阻层的厚度方向上将整个或部分可变电阻层夹入其间，和
构成读出电极对的电极被设置成使在可变电阻层内部的、夹入到控制电极对之间的至少部分区域包括在用于检测电阻的目标路径中。
4、根据权利要求3的可变电阻器件，其中
在可变电阻层内部，在构成控制电极对的电极之间画出的直线和在构成读出电极对的电极之间画出的直线相互不同，其间形成一个角度。
5、根据权利要求1的可变电阻器件，其中
第四电极连接到可变电阻层，以便分别与第一、第二和第三电极相独立，和
第三和第四电极构成读出电极对。
6、根据权利要求1的可变电阻器件，其中
高介电常数层，具有处于绝缘相的可变电阻层的介电常数的至少90％的介电常数，其插入到可变电阻层和构成控制电极对的至少一个电极之间。
7、根据权利要求6的可变电阻器件，其中
高介电常数层具有等于或大于处于绝缘相的可变电阻层的电阻率的电阻率。
8、根据权利要求6的可变电阻器件，其中
高介电常数层包括以化学结构式AXBY表示的材料，其中
A是从由Al、Hf、Zr、Ti、Ba、Sr、Ta、La、Si和Y构成的组中选出的至少一种元素；B是从由O、N和F构成的组中选出的至少一种元素。
9、根据权利要求1的可变电阻器件，其中
当一次或多次将电压脉冲施加到控制电极对时，由电压脉冲影响的在可变电阻层内部的一部分的晶体状态依据电压脉冲的极性而转变为金属相和绝缘相中的一种。
10、根据权利要求9的可变电阻器件，其中
通过由施加电压脉冲的次数、脉冲宽度和电压构成的组中的至少一个来限定金属相和绝缘相中的每个相态。
11、根据权利要求1的可变电阻器件，其中
可变电阻层包括具有钙铁矿结构的巨磁阻材料。
12、根据权利要求1的可变电阻器件，其中
可变电阻层包括以化学结构式AXA’(1-X)BYOZ表示的材料，其中
A是从由La、Ce、Bi、Pr、Nd、Pm、Sm、Y、Sc、Yb、Lu和Gd构成的组中选择的至少一种元素，
A’是从由Mg、Ca、Sr、Ba、Pb、Zn和Cd构成的组中选择的至少一种元素，
B是从由Mn、Ce、V、Fe、Co、Nb、Ta、Cr、Mo、W、Zr、Hf和Ni构成的组中选择的至少一种元素，
0≤X≤1，
0≤Y≤2，和
1≤Z≤7。
13、根据权利要求1的可变电阻器件，其中
可变电阻层包括以化学结构式Pr0.7Ca0.3MnO3表示的材料。
14、一种半导体装置，包括：
至少一个可变电阻器件，其包括：
可变电阻层，由具有根据施加的电场而变化的电阻并在以非易失性方式变化之后保持电阻的材料制成；
控制电极对，其由分别连接到可变电阻层以便相互独立的第一和第二电极构成，用于将电压施加到可变电阻层；和
读出电极，其是连接到可变电阻层以便与第一和第二电极相互独立的第三电极，用于检测电阻。
15、根据权利要求14的半导体装置，其中
提供每个与所述可变电阻器件相同的多个可变电阻器件，其被设置成矩阵形式，构成非易失性存储器。
16、根据权利要求14的半导体装置，其中
可变电阻器件连接到触发器，其由此构成非易失性触发器，和
在非易失性触发器中，在关闭触发器的电源期间，可变电阻器件执行数据备份功能。
17、根据权利要求16的半导体装置，其中
提供每个与所述非易失性触发器相同的多个非易失性触发器，其相互连接，由此构成非易失性移位寄存器。
18、根据权利要求14的半导体装置，其中
可变电阻器件构成配置存储器，和
配置存储器和多路复用器一起构成非易失性查表。
19、根据权利要求14的半导体装置，其中
可变电阻器件起开关元件的作用。
20、根据权利要求14的半导体装置，还包括
多个逻辑器件单元，其中
可变电阻器件插入到连接路径中，和
将连接路径设置在多个逻辑器件单元的每一个之间，由此构成可编程逻辑电路。
CNA2005101140289A 2004-10-19 2005-10-19 可变电阻器件及包括该可变电阻器件的半导体装置 Pending CN1763985A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004304438A JP2006120702A (ja) 2004-10-19 2004-10-19 可変抵抗素子および半導体装置
JP2004304438 2004-10-19

Publications (1)

Publication Number Publication Date
CN1763985A true CN1763985A (zh) 2006-04-26

Family

ID=36179870

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101140289A Pending CN1763985A (zh) 2004-10-19 2005-10-19 可变电阻器件及包括该可变电阻器件的半导体装置

Country Status (3)

Country Link
US (1) US20060081962A1 (zh)
JP (1) JP2006120702A (zh)
CN (1) CN1763985A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
US8125021B2 (en) 2006-04-28 2012-02-28 Samsung Electronics Co., Ltd. Non-volatile memory devices including variable resistance material
CN102473707A (zh) * 2010-07-01 2012-05-23 松下电器产业株式会社 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
CN102742162A (zh) * 2010-05-11 2012-10-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN106814335A (zh) * 2017-02-16 2017-06-09 福建师范大学 一种温度及磁场薄膜传感器及其数据采集分析系统
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
JP4575837B2 (ja) * 2005-05-19 2010-11-04 シャープ株式会社 不揮発性記憶素子及びその製造方法
TWI328871B (en) * 2006-09-04 2010-08-11 Ind Tech Res Inst Resistance type memory device
WO2009096363A1 (ja) * 2008-01-28 2009-08-06 Nec Corporation 抵抗変化型不揮発性記憶装置とその製造方法
WO2009116564A1 (ja) * 2008-03-19 2009-09-24 日本電気株式会社 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
US8264865B2 (en) * 2008-07-11 2012-09-11 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor device incorporating nonvolatile memory element
JP5343440B2 (ja) 2008-08-01 2013-11-13 富士通セミコンダクター株式会社 抵抗変化素子、抵抗変化素子の製造方法および半導体メモリ
JP5717063B2 (ja) * 2008-09-30 2015-05-13 国立大学法人 岡山大学 電流制御素子及びその製造方法
JP5429287B2 (ja) 2009-06-15 2014-02-26 株式会社村田製作所 抵抗スイッチング・メモリー素子
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP6097101B2 (ja) 2012-03-13 2017-03-15 株式会社半導体エネルギー研究所 記憶装置、データ処理装置及び記憶装置の駆動方法
US9548115B2 (en) 2012-03-16 2017-01-17 Nec Corporation Variable resistance element, semiconductor device having variable resistance element, semiconductor device manufacturing method, and programming method using variable resistance element
US8737114B2 (en) * 2012-05-07 2014-05-27 Micron Technology, Inc. Switching device structures and methods
US9515656B2 (en) * 2013-11-01 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Reconfigurable circuit, storage device, and electronic device including storage device
CN104183576B (zh) * 2014-08-08 2016-11-09 北京理工大学 一种基于电压控制的高速实时可变电阻芯片
US10686445B2 (en) * 2016-12-09 2020-06-16 Nokia Of America Corporation Control system for a reconfigurable integrated circuit
US9991330B1 (en) * 2017-01-11 2018-06-05 International Business Machines Corporation Resistors with controlled resistivity
US9972672B1 (en) 2017-01-11 2018-05-15 International Business Machines Corporation Tunable resistor with curved resistor elements
US10283583B2 (en) 2017-01-11 2019-05-07 International Business Machines Corporation 3D resistor structure with controlled resistivity
JP6915744B2 (ja) * 2018-03-30 2021-08-04 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置
CN108987568B (zh) * 2018-07-27 2021-12-14 河北大学 基于钒酸铋颗粒薄膜的神经仿生器件、其制备方法及应用
JP2022047010A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 磁気記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6583003B1 (en) * 2002-09-26 2003-06-24 Sharp Laboratories Of America, Inc. Method of fabricating 1T1R resistive memory array

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8125021B2 (en) 2006-04-28 2012-02-28 Samsung Electronics Co., Ltd. Non-volatile memory devices including variable resistance material
CN102067314A (zh) * 2009-04-14 2011-05-18 松下电器产业株式会社 电阻变化元件及其制造方法
CN102742162A (zh) * 2010-05-11 2012-10-17 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN102742162B (zh) * 2010-05-11 2015-03-25 松下电器产业株式会社 驱动非易失性逻辑电路的方法
CN102473707A (zh) * 2010-07-01 2012-05-23 松下电器产业株式会社 非易失性存储单元、非易失性存储单元阵列、以及其制造方法
US9006793B2 (en) 2010-07-01 2015-04-14 Panasonic Intellectual Property Management Co., Ltd. Non-volatile memory cell, non-volatile memory cell array, and method of manufacturing the same
CN106814335A (zh) * 2017-02-16 2017-06-09 福建师范大学 一种温度及磁场薄膜传感器及其数据采集分析系统
CN112201749A (zh) * 2020-09-27 2021-01-08 昕原半导体(上海)有限公司 阻变存储器的制备方法

Also Published As

Publication number Publication date
JP2006120702A (ja) 2006-05-11
US20060081962A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
CN1763985A (zh) 可变电阻器件及包括该可变电阻器件的半导体装置
CN1035291C (zh) 半导体存贮器件及其操作方法
CN100342451C (zh) 磁存储器
CN1207718C (zh) 容易控制数据写入电流的薄膜磁性体存储器
CN1898749A (zh) 具有可变电阻的存储器件、存储电路及半导体集成电路
CN1213435C (zh) 利用电阻值的变化来存储数据的数据读出容限大的存储装置
CN1977337A (zh) 非易失性可编程存储器
CN1490818A (zh) 薄膜磁性体存储器及与之相关的半导体集成电路器件
CN1263040C (zh) 通过磁场的施加进行数据写入的薄膜磁性体存储装置
CN1203550C (zh) 存储器、写入设备、读取设备、写入方法和读取方法
CN1231917C (zh) 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
CN1431663A (zh) 磁随机存取存储器
CN1118100C (zh) 单片混合型半导体集成电路器件及其检查方法
CN1276436C (zh) 在多个存储单元间共有存取元件的薄膜磁性体存储器
CN1545707A (zh) 非易失性半导体存储器及其操作方法
CN1811984A (zh) 自旋注入磁随机存取存储器及写入方法
CN1497602A (zh) 磁随机存取存储器
CN1503270A (zh) 磁单元和磁存储器
CN1589500A (zh) 半导体存储器件及其制造和操作方法及便携式电子装置
CN1610001A (zh) 具有磁阻元件的半导体存储器件及其数据写入方法
CN1941449A (zh) 磁阻元件及其制造方法以及磁性随机存取存储器
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
CN1649152A (zh) 晶体管阵列及其制造方法、以及图像处理器件
CN1402254A (zh) 具有含磁隧道结的存储器单元的薄膜磁存储装置
CN1477639A (zh) 低消耗电流半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication