JP5717063B2 - 電流制御素子及びその製造方法 - Google Patents

電流制御素子及びその製造方法 Download PDF

Info

Publication number
JP5717063B2
JP5717063B2 JP2010531888A JP2010531888A JP5717063B2 JP 5717063 B2 JP5717063 B2 JP 5717063B2 JP 2010531888 A JP2010531888 A JP 2010531888A JP 2010531888 A JP2010531888 A JP 2010531888A JP 5717063 B2 JP5717063 B2 JP 5717063B2
Authority
JP
Japan
Prior art keywords
current control
electrode
control body
compound
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010531888A
Other languages
English (en)
Other versions
JPWO2010038788A1 (ja
Inventor
直 池田
直 池田
芳博 久保園
芳博 久保園
高志 神戸
高志 神戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okayama University NUC
Original Assignee
Okayama University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okayama University NUC filed Critical Okayama University NUC
Priority to JP2010531888A priority Critical patent/JP5717063B2/ja
Publication of JPWO2010038788A1 publication Critical patent/JPWO2010038788A1/ja
Application granted granted Critical
Publication of JP5717063B2 publication Critical patent/JP5717063B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、所定の電場を作用させることにより電流量を制御可能とした電流制御素子及びその製造方法に関する。
従来、半導体素子では、p型半導体層とn型半導体層、さらには絶縁層などを用いてトランジスタやダイオードなどを構成しており、これらの素子を用いて所要の半導体回路を形成している。
特に、半導体回路中のトランジスタは、通電のオン・オフの切替制御を行うスイッチング素子として用いられることが多い。
トランジスタは、一般的にp型半導体層とn型半導体層とを接合させて形成しており、p型半導体層とn型半導体層とが接合されたpn接合を有していることにより、このpn接合部分に生じているエネルギーバンドギャップを超えるエネルギを与えない限り、トランジスタを駆動させることができないこととなっている。
したがって、シリコンを用いて形成された半導体回路中のトランジスタでは、少なくとも0.7V以上の駆動用の電圧が必要であり、半導体回路を安定的に動作させるために、通常は約1.5V以上の電圧を印加していることが多い。
さらに、半導体回路では、動作にともなって電力を消費して発熱するため、省電力化のためだけでなく、発熱量を抑制するためにも半導体回路はできるだけ低い電圧で駆動させることが求められている。
そこで、バナジウム酸化物や、ニッケル酸化物、あるいはハフニウム酸化物などを用いて構成した相変化層を設け、この相変化層が電圧の印加によって伝導性が変化することを利用してチャネルの物性を制御し、半導体回路の駆動電圧を低下させる方法が提案されている(例えば、特許文献1参照。)。
特開2006−1148109号公報
しかしながら、相変化層でチャネルの物性を制御するだけでは十分ではなく、しかも、構造が複雑化することにより製造コストが増大するおそれがあった。
本発明者らは、希土類元素を含有した層状三角格子構造を有する化合物の研究を行う中で、この化合物の通電特性を利用することにより、小さい駆動電圧で電流制御が可能な電流制御素子を提供できることに思い至り、本発明を成したものである。
本発明の電流制御素子では、電場を作用させることにより電流量を制御する電流制御体と、電流制御体に所定の電場を作用させる電極とを有する電流制御素子であって、電流制御体を希土類元素を含有した層状三角格子構造を有する化合物で構成することとした。
さらに、本発明の電流制御素子では以下の点にも特徴を有するものである。すなわち、
(1)前記化合物が、Rを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、nを1以上の整数、mを0以上の整数、δを0以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物であること。
(2)電流制御体を、ドレイン電極とソース電極を設けたp型電導体のドレイン電極とソース電極との間に接合させたこと。
(3)電流制御体に、電流を入力する入力側電極と、電流を出力させる出力側電極とを設けたこと。
(4)電流制御体に作用させる電場の向きを化合物のc軸方向としたこと。
また、本発明の電流制御素子の製造方法では、電場を作用させることにより電流量を制御する電流制御体と、電流制御体に所定の電場を作用させる電極とを有する電流制御素子の製造方法であって、電流制御体を希土類元素を含有した層状三角格子構造を有する化合物で形成する工程を有することとした。
本発明では、電場を作用させることにより電流量を制御する電流制御体と、電流制御体に所定の電場を作用させる電極とを有する電流制御素子の電流制御体を、希土類元素を含有した層状三角格子構造を有する化合物で形成することにより、0.7Vよりも低い電圧で駆動する電流制御素子を提供でき、省電力で低発熱の電流制御素子とすることができる。
図1は層状三角格子構造を有する化合物の平面視における各元素の配置の概略説明図である。 図2は層状三角格子構造を有する化合物の側面視における各元素の配置の概略説明図である。 図3は第1実施形態の電流制御素子の説明図である。 図4は電流制御体とp型電導体とにより形成したpn接合の電流電圧計測結果のグラフである。 図5は第2実施形態の電流制御素子の説明図である。 図6は第3実施形態の電流制御素子の説明図である。 図7は第3実施形態の電流制御素子の変容例の説明図である。 図8は第3実施形態の電流制御素子の変容例の説明図である。
10 p型電導体
11 ドレイン電極
12 ソース電極
13 電流制御体
14 ゲート電極
本発明の電流制御素子及びその製造方法では、電場を作用させることにより電流量を制御する電流制御体と、電流制御体に所定の電場を作用させる電極とを有する電流制御素子において、電流制御体を、希土類元素を含有した層状三角格子構造を有する化合物で形成しているものである。
電流制御体は、具体的には、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、nを1以上の整数、mを0以上の整数、δを0以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物である。
以下において、RをLuとし、Ma及びMbをFeとしたLuFe2O4を代表例として、層状三角格子構造を有する化合物を説明する。
LuFe2O4は、以下の手順により生成できる。
(1)酸化ルテチウム(Lu2O3)と酸化鉄(III)(Fe2O3)とを1:2の割合で混合するとともに、ボールミルで約1時間混合し、混合物を生成する。
(2)前記混合物を所定形状に成形して、酸素雰囲気下で、24時間、800℃に加熱して仮焼成体を生成する。
(3)FZ(Floating Zone)法によって前記仮焼成体を本焼成することにより、単結晶のLuFe2O4とする。このとき、一酸化炭素と二酸化炭素の混合ガスであるCO−CO2混合ガスの雰囲気下で結晶成長させている。
なお、単結晶を生成する本焼成では、CO−CO2混合ガスの代わりにCO2−H2混合ガスを用いてもよく、還元雰囲気で酸素分圧を制御しながら焼成することにより酸素の量を調整している。
単結晶のLuFe2O4の結晶構造について、図1及び図2を用いて説明する。なお、説明の便宜上、LuFe2O4の結晶構造は、結晶中のFeイオンにおいてFe3+とFe2+の規則構造が出現していない、いわゆる電荷秩序化前の状態としている。
図1は、平面視における各元素の配置の概略説明図であり、元素Aの三角格子と、元素Bの三角格子と、元素Cの三角格子の位置関係を示している。以下において、元素Aの三角格子における格子点の位置を「A位置」、元素Bの三角格子における格子点の位置を「B位置」、元素Cの三角格子における格子点の位置を「C位置」と呼ぶこととする。
図2は、側面視における各元素の配置の概略説明図であり、最上層から下方に向けて以下の順番で所定の位置に各元素が位置している。
Lu−B位置
O −C位置
Fe−C位置
O −B位置
O −C位置
Fe−B位置
O −B位置
Lu−C位置
O −A位置
Fe−A位置○
O −C位置○
O −A位置○
Fe−C位置○
O −C位置
Lu−A位置
O −B位置
Fe−B位置
O −A位置
O −B位置
Fe−A位置
O −A位置
Lu−B位置
このうち、○印を付した4層で構成される部分をW層(W-Layer)と呼んでおり、このW層を有していることがLuFe2O4の特徴点となっている。
また、LuFe2O4以外の層状三角格子構造を有する化合物でも同様にW層が形成されていることが知られている。
W層は三角格子の積層構造となっており、LuFe2O4において同数のFe2+とFe3+とを存在させることにより、電荷のフラストレーションを生じさせている。
これにより、LuFe2O4では、W層中においてFe3+の多い領域が正電荷の役割を持ち、一方、Fe2+の多い領域が負電荷の役割を持つこととなって、電気双極子(電気分極)が現れることとなっている。
しかも、LuFe2O4では、外部から電場を作用させることにより電気双極子の状態が変化し、導電性が変化することからLuFe2O4を流れる電流量を変化させることができる。
このように、希土類元素を含有した層状三角格子構造を有する化合物はW層を有するとともに、外部から加えた電場によって電流量を変化させることができるので、電流制御素子として用いることができる。
以下において、図面に基づいて詳説する。
〔第1実施形態〕
第1実施形態の電流制御素子は、図3に示すように、支持基体となるp型電導体10と、このp型電導体10の所定位置にそれぞれ設けたドレイン電極11とソース電極12と、ドレイン電極11とソース電極12との間におけるp型電導体10の上面に設けた電流制御体13と、電流制御体13の上面に設けたゲート電極14とで構成している。
電流制御体13は、本実施形態ではLuFe2O4としている。なお、電流制御体13はLuFe2O4に限定するものではなく、Rを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、nを1以上の整数、mを0以上の整数、δを0以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される層状三角格子構造を有する化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物を用いることができる。以下においては、電流制御体13はLuFe2O4として説明する。
LuFe2O4はn型電導体として機能し、p型電導体10に当接させて設けることにより、p型電導体10と電流制御体13との接合界面がpn接合界面となっている。
p型電導体10としては、適宜の半導体を用いることができるが、p型電導体10をC60フラーレンで構成した有機半導体とすることにより、図4に示すように整流特性を示し、pn接合が形成されていることが確認されている。
なお、p型電導体10をC60フラーレンで構成した有機半導体とする場合には、適宜の支持基体にC60フラーレンを真空蒸着させてp型電導体10を形成している。
p型電導体10と電流制御体13とによりpn接合界面が形成された電流制御素子において、ゲート電極14に正電場を印加すると、p型電導体10と電流制御体13の接合界面部分に負電荷が現れ、この負電荷がキャリアをトラップすることによって、ソース−ドレイン電極間の電気伝導が減少することとなっている。すなわち、本実施形態の電流制御素子は、電流制御を行うトランジスタとして機能することとなっている。
電流制御体13は、LuFe2O4の単結晶であってもよいし、多結晶であってもよいが、単結晶とする場合には、p型電導体10とゲート電極14に挟まれた電流制御体13の厚み方向をLuFe2O4のc軸方向とすることにより、効果的に電流制御を行うことができる。
第1実施形態の電流制御素子は、以下のようにして形成している。
まず、p型電導体10を準備し、このp型電導体10の上面に、微粒子状としたLuFe2O4を用いて、CVD(Chemical Vapor Deposition)法、スパッタ法、MBE(Molecular Beam Epitaxy)法、あるいはエアロゾルデポジション法などによって膜状あるいは層状の電流制御体13を形成している。なお、p型電導体10の上面は、必要に応じて平坦化するとともに結晶面を調整していてもよい。
次いで、膜状あるいは層状の電流制御体13を電子線リソグラフィーによって所定の形状としている。
次いで、電流制御体13及びp型電導体10上にスパッタ法などによって金属層を形成して、この金属層上に所要のエッチング用のマスクを形成し、金属層をエッチングすることにより、ドレイン電極11、ソース電極12及びゲート電極14を形成している。
電流制御素子の形成は、上記の方法に限定されるものではなく、適宜の方法を用いてもよい。
〔第2実施形態〕
第2実施形態の電流制御素子は、図5に示すように、支持基体となる誘電絶縁膜20と、この誘電絶縁膜20の上面に設けた電流制御体21と、電流制御体21にそれぞれ当接させて誘電絶縁膜20の上面に設けたドレイン電極22とソース電極23と、誘電絶縁膜20の下面に設けたゲート電極24とで構成している。ゲート電極24は、誘電絶縁膜20を挟んで電流制御体21の直下方位置に設けている。
電流制御体21は、本実施形態でもLuFe2O4としている。なお、電流制御体21はLuFe2O4に限定するものではなく、Rを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、nを1以上の整数、mを0以上の整数、δを0以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される層状三角格子構造を有する化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物を用いることができる。以下においては、電流制御体21はLuFe2O4として説明する。
電流制御体21は、LuFe2O4の単結晶であってもよいし、多結晶であってもよいが、単結晶とする場合には、誘電絶縁膜20の厚み方向と同一方向である電流制御体21の厚み方向をLuFe2O4のc軸方向とすることにより、効果的に電流制御を行うことができる。
特に、本実施形態の電流制御素子では、ゲート電極24に所定の電圧を印加することにより、電流制御体21に所定の電場が作用してチャネル伝導の変調が生じ、電流制御体21を介したソースードレイン電極間の電流制御を行うことができる。
第2実施形態の電流制御素子は、以下のようにして形成している。
まず、薄板状または薄膜状とした誘電絶縁膜20の上面に、微粒子状としたLuFe2O4を用いて、CVD法、スパッタ法、MBE法、あるいはエアロゾルデポジション法などによって膜状あるいは層状の電流制御体21を形成している。
次いで、膜状あるいは層状の電流制御体21を電子線リソグラフィーによって所定の形状としている。
次いで、電流制御体21及び誘電絶縁膜20の上面にスパッタ法などによって金属層を形成して、この金属層上に所要のエッチング用のマスクを形成し、金属層をエッチングすることにより、ドレイン電極22及びソース電極23を形成している。
さらに、誘電絶縁膜20の下面にスパッタ法などによって金属層を形成して、この金属層上に所要のエッチング用のマスクを形成し、金属層をエッチングすることによりゲート電極24を形成している。
〔第3実施形態〕
第3実施形態の電流制御素子は、図6に示すように、支持基体となる絶縁基板30と、この絶縁基板30の上面に設けた第1電極31と、この第1電極31の上面に設けた電流制御体32と、この電流制御体32の上面にそれぞれ互いに離隔させて設けた第2電極33、第3電極34、第4電極35とで構成している。
特に、第1電極31と第3電極34は、電流制御体32を挟んで対向させて配置するとともに、第3電極34は、第2電極33と第4電極35の間に配置している。
絶縁基板30にはScAlMgO4などを好適に用いることができる。
電流制御体32は、本実施形態でもLuFe2O4としている。なお、電流制御体32はLuFe2O4に限定するものではなく、Rを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、nを1以上の整数、mを0以上の整数、δを0以上0.2以下の実数として、(RMbO3-δ)n(MaO)mとして表される層状三角格子構造を有する化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物を用いることができる。以下においては、電流制御体32はLuFe2O4として説明する。
電流制御体32は、LuFe2O4の単結晶であってもよいし、多結晶であってもよいが、単結晶とする場合には、第1電極31と第3電極34に挟まれた電流制御体32の厚み方向をLuFe2O4のc軸方向とすることにより、効果的に電流制御を行うことができる。
すなわち、本実施形態の電流制御素子では、第2電極33と第4電極35をそれぞれソース電極またはドレイン電極としており、第1電極31と第3電極34にそれぞれ所定の電圧を印加することにより、第1電極31と第3電極34で挟まれた電流制御体32に所定の電場を作用させて、電流制御体32を介して第2電極33と第4電極35の間を流れる電流を制御している。
すなわち、本実施形態の電流制御素子は、pn接合を用いないトランジスタとなっているので、いわゆる順方向電圧降下が原理的に存在せず、低い駆動電圧で動作するトランジスタとして機能させることができる。
第3実施形態の電流制御素子は、以下のようにして形成している。
まず、絶縁基板30の上面に、スパッタ法などによって金属層を形成して第1電極31としている。
次いで、第1電極31の上面に、微粒子状としたLuFe2O4を用いて、CVD法、スパッタ法、MBE法、あるいはエアロゾルデポジション法などによって膜状あるいは層状の電流制御体32を形成している。
次いで、膜状あるいは層状とした電流制御体32の上面にスパッタ法などによって金属層を形成して、この金属層上に所要のエッチング用のマスクを形成し、金属層をエッチングすることにより、第2電極33と、第3電極34と、第4電極35を形成している。
第3実施形態の電流制御素子は、図6に示す形態に限定するものではなく、例えば図7に示すように、第1電極31、第2電極33、第3電極34及び第4電極35を配置することもできる。
すなわち、図7に示す電流制御素子を形成する場合には、まず、絶縁基板30の上面にスパッタ法などによって金属層を形成し、この金属層上に所要のエッチング用のマスクを形成して金属層をエッチングすることにより第1電極31を形成している。
次いで、第1電極31の上面に、微粒子状としたLuFe2O4を用いて、CVD法、スパッタ法、MBE法、あるいはエアロゾルデポジション法などによって膜状あるいは層状のLuFe2O4層を形成し、このLuFe2O4層を電子線リソグラフィーによって所定の形状として電流制御体32を形成している。
次いで、電流制御体32の上面にスパッタ法などによって金属層を形成し、この金属層上に所要のエッチング用のマスクを形成して金属層をエッチングすることにより、第2電極33と、第3電極34と、第4電極35を形成して電流制御素子としている。
特に、第3電極34は少なくとも第1電極31の直上位置に設けている。また、第2電極33と第4電極35は、それぞれ電流制御体32に当接させて設けている。
あるいは、電流制御素子では、図8に示すように、第1電極31、第2電極33、第3電極34及び第4電極35を配置することもできる。
すなわち、電流制御素子では、絶縁基板30の上面に、まず、微粒子状としたLuFe2O4を用いて、CVD法、スパッタ法、MBE法、あるいはエアロゾルデポジション法などによって膜状あるいは層状の電流制御体32を形成している。
次いで、膜状あるいは層状とした電流制御体32の上面にスパッタ法などによって金属層を形成し、この金属層上に所要のエッチング用のマスクを形成して金属層をエッチングすることにより、第1電極31と、第2電極33と、第3電極34と、第4電極35を形成して電流制御素子としている。
特に、第1電極31と第3電極34は互いに対向させて配置するとともに、第2電極33と第4電極35も互いに対向させて配置しており、しかも、第1電極31と第3電極34を結ぶ仮想線と、第2電極33と第4電極35を結ぶ仮想線とを交差させて配置している。
さらに、電流制御体32は、LuFe2O4のc軸方向を第1電極31と第3電極34を結ぶ仮想線の延伸方向としている。
したがって、図8に示した電流制御素子でも第1電極31と第3電極34にそれぞれ所定の電圧を印加することにより、第1電極31と第3電極34の間に位置した電流制御体32に所定の電場を作用させて、電流制御体32を介して第2電極33と第4電極35の間を流れる電流制御を行うことができる。
本発明によれば、小さい駆動電力で動作する電流制御素子を提供でき、電子回路の省電力化を図ることができる。

Claims (5)

  1. 電場を作用させることにより電流量を制御する電流制御体と、
    前記電流制御体に所定の電場を作用させる電極と
    を有する電流制御素子であって、
    前記電流制御体を希土類元素を含有した層状三角格子構造を有する化合物で構成し
    前記電流制御体に作用させる電場の向きを、前記化合物のc軸方向とした電流制御素子。
  2. 前記電流制御体が、
    Rを、Sc,Y,Dy,Ho,Er,Tm,Yb,Lu,Ceから選ばれる少なくとも1種類の元素、
    Ma及びMbを、Ti,Mn,Fe,Co,Cu,Ga,Zn,Al,Mg,Cdから重複を許して選ばれる少なくとも1種類の元素、
    nを1以上の整数、
    mを0以上の整数、
    δを0以上0.2以下の実数
    として、(RMbO3-δ)n(MaO)mとして表される層状三角格子構造を有する化合物、またはその化合物のRの一部を正二価以下の元素により置換した化合物である請求項1に記載の電流制御素子。
  3. 前記電流制御体を、ドレイン電極とソース電極を設けたp型電導体の前記ドレイン電極と前記ソース電極との間に接合させた請求項1または請求項2に記載の電流制御素子。
  4. 前記電流制御体に、電流を入力する入力側電極と、電流を出力させる出力側電極とを設けた請求項1に記載の電流制御素子。
  5. 電場を作用させることにより電流量を制御する電流制御体と、前記電流制御体に所定の電場を作用させる電極とを有する電流制御素子の製造方法であって、
    前記電流制御体を希土類元素を含有した層状三角格子構造を有する化合物で形成する工程と、
    前記電流制御体に作用させる電場の向きを、前記化合物のc軸方向とする工程とを有する電流制御素子の製造方法。
JP2010531888A 2008-09-30 2009-09-30 電流制御素子及びその製造方法 Active JP5717063B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010531888A JP5717063B2 (ja) 2008-09-30 2009-09-30 電流制御素子及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008255375 2008-09-30
JP2008255375 2008-09-30
JP2010531888A JP5717063B2 (ja) 2008-09-30 2009-09-30 電流制御素子及びその製造方法
PCT/JP2009/067049 WO2010038788A1 (ja) 2008-09-30 2009-09-30 電流制御素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2010038788A1 JPWO2010038788A1 (ja) 2012-03-01
JP5717063B2 true JP5717063B2 (ja) 2015-05-13

Family

ID=42073547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010531888A Active JP5717063B2 (ja) 2008-09-30 2009-09-30 電流制御素子及びその製造方法

Country Status (2)

Country Link
JP (1) JP5717063B2 (ja)
WO (1) WO2010038788A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5320601B2 (ja) * 2010-04-23 2013-10-23 シャープ株式会社 不揮発性可変抵抗素子、及び、不揮発性半導体記憶装置
JP2011254003A (ja) * 2010-06-03 2011-12-15 Fujitsu Ltd 半導体装置及びその製造方法
WO2015200223A1 (en) 2014-06-23 2015-12-30 Monsanto Technology Llc Compositions and methods for regulating gene expression via rna interference

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526601A (en) * 1978-01-14 1980-02-26 Semiconductor Res Found Semiconductor apparatus
JPH08288220A (ja) * 1995-03-14 1996-11-01 At & T Ipm Corp 基板上にiii−v属窒化物半導体材料を有する素子
JP2002280542A (ja) * 2001-03-21 2002-09-27 Shuichi Iida 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2007149917A (ja) * 2005-11-28 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
JP2007223886A (ja) * 2005-11-22 2007-09-06 Japan Synchrotron Radiation Research Inst 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料
WO2009028426A1 (ja) * 2007-08-24 2009-03-05 National University Corporation Okayama University 電子素子及び電気伝導度制御方法
WO2009028424A1 (ja) * 2007-08-24 2009-03-05 National University Corporation Okayama University 電子素子及び電気伝導度制御方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5526601A (en) * 1978-01-14 1980-02-26 Semiconductor Res Found Semiconductor apparatus
JPH08288220A (ja) * 1995-03-14 1996-11-01 At & T Ipm Corp 基板上にiii−v属窒化物半導体材料を有する素子
JP2002280542A (ja) * 2001-03-21 2002-09-27 Shuichi Iida 電子群の位置移動を利用する記録素子、その製作方法、その動作方法およびそれを用いた記録装置
JP2006120702A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 可変抵抗素子および半導体装置
JP2007223886A (ja) * 2005-11-22 2007-09-06 Japan Synchrotron Radiation Research Inst 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料
JP2007149917A (ja) * 2005-11-28 2007-06-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタおよびその製造方法
WO2009028426A1 (ja) * 2007-08-24 2009-03-05 National University Corporation Okayama University 電子素子及び電気伝導度制御方法
WO2009028424A1 (ja) * 2007-08-24 2009-03-05 National University Corporation Okayama University 電子素子及び電気伝導度制御方法

Also Published As

Publication number Publication date
WO2010038788A1 (ja) 2010-04-08
JPWO2010038788A1 (ja) 2012-03-01

Similar Documents

Publication Publication Date Title
JP5679749B2 (ja) 半導体装置
JP5065595B2 (ja) 窒化物系半導体装置
JP4777699B2 (ja) バイポーラ型半導体装置およびその製造方法
JP5697396B2 (ja) 半導体装置
JP5140347B2 (ja) バイポーラトランジスタ及びその製造方法
WO2011078346A1 (ja) SiC電界効果トランジスタ
WO2018135147A1 (ja) 半導体装置および半導体装置の製造方法
WO2006001369A1 (ja) 半導体装置
TW201230637A (en) DC/DC converter, power supply circuit, and semiconductor device
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2011204717A (ja) 化合物半導体装置
JP5717063B2 (ja) 電流制御素子及びその製造方法
JP2011082331A (ja) 半導体素子
JP7164204B2 (ja) トンネル電界効果トランジスタおよび電子デバイス
JP5207874B2 (ja) 半導体装置およびその製造方法
CN103325942B (zh) 铁电隧道结器件
JP5577713B2 (ja) 電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法
JP5469068B2 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
WO2000065663A1 (fr) Transistor a heterostructure a effet de champ
TWI780513B (zh) p型氮化鎵高電子移動率電晶體
JP2007150165A (ja) 共鳴トンネル現象を利用する半導体装置とその製造方法
WO2011086721A1 (ja) 半導体装置
JP2020194919A (ja) 半導体装置
CN116230743B (zh) 一种氧化镓pn异质结二极管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5717063

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250