JP5429287B2 - 抵抗スイッチング・メモリー素子 - Google Patents
抵抗スイッチング・メモリー素子 Download PDFInfo
- Publication number
- JP5429287B2 JP5429287B2 JP2011519764A JP2011519764A JP5429287B2 JP 5429287 B2 JP5429287 B2 JP 5429287B2 JP 2011519764 A JP2011519764 A JP 2011519764A JP 2011519764 A JP2011519764 A JP 2011519764A JP 5429287 B2 JP5429287 B2 JP 5429287B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- oxide semiconductor
- electrode
- memory element
- switching memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 96
- 230000008859 change Effects 0.000 claims description 48
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 17
- 229910052742 iron Inorganic materials 0.000 claims description 13
- 239000000203 mixture Substances 0.000 claims description 11
- 229910052748 manganese Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 230000001747 exhibiting effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 22
- 239000000523 sample Substances 0.000 description 15
- 230000006870 function Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910002367 SrTiO Inorganic materials 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 5
- 238000011156 evaluation Methods 0.000 description 5
- 229910052723 transition metal Inorganic materials 0.000 description 5
- 150000003624 transition metals Chemical class 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 230000003446 memory effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910020599 Co 3 O 4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 239000004570 mortar (masonry) Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910007611 Zn—In—O Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Description
この発明は、抵抗値が電圧を印加することにより変化し、それを記憶することができる、抵抗スイッチング・メモリー素子に関するもので、特に、酸化物半導体を備える抵抗スイッチング・メモリー素子に関するものである。
特定的な組成を有する酸化物半導体は、抵抗メモリー特性を与え得ることが知られている。すなわち、この酸化物半導体は、これに接触する１対の電極間において、初期状態でたとえば比較的高い抵抗を示すが、所定値以上の電圧を印加すると、低抵抗状態に変化し、電圧を除去しても、この低抵抗状態が保持（記憶）され、他方、低抵抗状態にあるとき、１対の電極間に所定値以上の電圧を逆方向に印加すると、高抵抗状態に戻り、この電圧を除去しても、高抵抗状態が保持（記憶）されるという特性を有している。
このような酸化物半導体は、１対の電極間にしきい値以上の電圧を正方向および逆方向の各々に印加することにより、低抵抗状態と高抵抗状態とにスイッチングできるものであり、スイッチングにより、抵抗変化させ、それを記憶することが可能である。この抵抗スイッチング特性を利用することにより、抵抗メモリー素子としてだけでなく、スイッチング素子としても用いることができる。
上述のような酸化物半導体は、たとえば、非特許文献１および２に記載されている。非特許文献１では、ｎ型半導体とショットキー障壁を形成する電極とにより構成される素子において、電流−電圧特性において、整流性と大きなヒステリシスが発現することが記載されている。非特許文献２では、ｐ型のＰｒ0.7Ｃａ0.3ＭｎＯ3とＡｇまたはＰｔ電極とをもって構成されるキャパシタ構造を有する素子において、抵抗スイッチング特性が得られることが記載されている。
上記非特許文献１および２以外にも、酸化物半導体を備える抵抗スイッチング・メモリー素子が数多く提案されているが、抵抗スイッチング・メモリー素子が有する上述したような特性発現が酸化物半導体と電極との界面に由来するもの（界面型またはショットキー型）と、酸化物半導体のバルクに由来するもの（バルク型またはフィラメント型）とに大きくは分類される。
酸化物半導体を用いて抵抗スイッチング・メモリー素子を構成する場合、典型的には図１４に示すような構造とされる。
図１４を参照して、抵抗スイッチング・メモリー素子１は、酸化物半導体２と、酸化物半導体２の少なくとも一部を介して対向する少なくとも１対の電極３および４とを備えている。この実施形態では、抵抗スイッチング・メモリー素子１は、絶縁基板５上に下部電極４が形成され、その上に薄膜状の酸化物半導体２が形成され、さらにその上に薄膜状の上部電極３が形成された、キャパシタ構造を有している。
この抵抗スイッチング・メモリー素子１は、たとえば上述した界面型またはショットキー型のものであり、電極３および４の少なくとも一方は、酸化物半導体２との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなる。ショットキー障壁は、整流特性だけでなく、その電流−電圧特性に大きなヒステリシスを有し、電極３および４間に印加される電圧の極性を異ならせることにより、高抵抗状態と低抵抗状態というように抵抗状態を変化させることができる。
より具体的に説明すると、たとえば電極３が、酸化物半導体２との界面領域でショットキー障壁を形成するものであるとすると、１対の端子６および７を介して第１方向の制御電圧を１対の電極３および４間に印加したとき、電極３と酸化物半導体２との界面領域が低抵抗化し、その後、この第１方向の制御電圧を除去しても、この低抵抗状態が保持され、他方、１対の電極３および４間に第１方向とは逆の第２方向の制御電圧を１対の端子６および７を介して印加したとき、電極３と酸化物半導体２との界面領域が高抵抗化し、その後、この第２方向の制御電圧を除去しても、この高抵抗状態が保持される。
この抵抗スイッチング・メモリー素子１の用途として、メモリー用途だけでなく、メモリー機能を有する抵抗スイッチまたはインピーダンススイッチとしての応用を考えた場合、抵抗状態を変化させるために上述した制御電圧の印加が不可欠である。特に、ショットキー障壁由来の抵抗スイッチング・メモリー素子１の場合には、現在一般的に用いられているｐ−ｎ接合素子や、ダイオードなどに抵抗変化およびメモリー特性を付加した新しい素子が実現できるものと期待される。
一般的なダイオードやｐ−ｎ接合素子では、電圧を印加した状態で、素子の抵抗値を大きく変化させることができ、電圧を除去すると、抵抗値は元に戻るため、一般的な抵抗体と同じように２端子を有していれば特に弊害はない。
これに対して、抵抗スイッチング・メモリー素子１の場合には、電圧を除去しても、その抵抗状態を保持することが可能となるため、任意の電圧（制御電圧）を印加することにより抵抗状態を変化させ、その後において、電流や信号を流すための電圧（駆動電圧）を印加する必要がある。この場合、図１４に示すような端子６および７の２端子しかない構造の抵抗スイッチング・メモリー素子１では、抵抗状態を切り替えるための制御電圧と電流や信号を流すための駆動電圧との双方について、共通の端子６および７を通して印加する必要がある。
したがって、抵抗状態を変化させるための制御電圧を端子６および７間に加える際には、端子６および７を電流ラインまたは信号ラインから一時的にスイッチなどにより切断する必要があり、抵抗スイッチング・メモリー素子１の制御が煩雑になる。
また、抵抗スイッチング・メモリー素子１は、抵抗スイッチング特性を発現するが、その抵抗変化率または抵抗値には電圧依存性があり、印加する電圧によっては抵抗値が高すぎたり低すぎたりしたり、あるいは抵抗変化率が小さすぎたりするといった問題に遭遇することもある。
上述したような課題を解決するためには、抵抗状態を独立に制御できるようにすることが望まれる。
T. Fujii、外５名，「エピタキシャル酸化物のショットキー接合SrRuO3/SrTi0.99Nb0.01O3における電流−電圧ヒステリシス特性と抵抗スイッチング（Hysteretic current-voltage characteristics and resistance switching at an epitaxial oxide Schottky Junction SrRuO3/SrTi0.99Nb0.01O3）」，APPLIED PHYSICS LETTERS 86, 012107（2005）
A. Odagawa、外５名，「室温でのPr0.7Ca0.3MnO3薄膜の大きな電気抵抗（Colossal electroresistance of a Pr0.7Ca0.3MnO3 thin film at room temperature）」，PHYSICAL REVIEW B 70, 224403 （2004）
そこで、この発明の目的は、上述したような要望を満たし得る抵抗スイッチング・メモリー素子を提供しようとすることである。
この発明に係る抵抗スイッチング・メモリー素子は、酸化物半導体とこの酸化物半導体に接触するように設けられた電極とを備えるが、上述した技術的課題を解決するため、簡単に言えば、上記電極として、第１、第２および第３の電極というように少なくとも３個の電極を備えることを特徴としている。
上記第１の電極は、酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなる。また、第３の電極は、第１および第２の電極と比較して、酸化物半導体に対してよりオーミックな接合が得られる材料からなる。
そして、この発明に係る抵抗スイッチング・メモリー素子は、第１の電極と第２の電極との間に接続される、上記界面領域の抵抗を制御するための制御用電源をさらに備えるとともに、第２の電極と酸化物半導体との界面に沿って形成される絶縁層をさらに備えることを特徴としている。
なお、上記「界面領域」との用語は、酸化物半導体と電極との界面だけに限らず、界面の近傍をも含む意味で用いている。
この発明において、上記第２の電極についても、酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなることが好ましい。
上記酸化物半導体はｎ型の半導体であることが好ましい。この場合、酸化物半導体として、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＦｅおよびＣｏのうちの少なくとも１種。０≦ｘ≦１．０かつ０．００５≦ｙ≦０．０５）で示される組成を有するもの、あるいは、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有するものが特に有利に用いられる。
この発明によれば、第１、第２および第３の電極というように少なくとも３個の電極を備え、電流や信号を流すための駆動電圧は、第１および第３の電極に印加されるが、抵抗を制御するための制御電圧は、制御用電源から第１および第２の電極に印加されるというように、駆動電圧の印加とは独立して抵抗状態を制御することができる。したがって、抵抗状態を変化させるための制御電圧を印加する際に、電流ラインまたは信号ラインから一時的にスイッチなどにより切断するといった制御上の煩雑さを解消することができる。
また、第１および第２の電極間に印加される制御電圧は、抵抗スイッチング・メモリー素子の抵抗変化率や抵抗値を調整するためにも機能させることができる。そのため、抵抗スイッチング・メモリー素子において、所望の抵抗変化率を容易に実現したり、所望の抵抗値を容易に実現したりすることができる。
さらに、この発明に係る抵抗スイッチング・メモリー素子によれば、酸化物半導体と第１の電極との接合界面全体で抵抗変化現象が発現しているため、電極面積換算による抵抗値の設計が容易であり、また、均一性が高いため、安定した抵抗またはインピーダンス変化を実現することができる。
また、この発明によれば、第２の電極と酸化物半導体との界面に沿って絶縁層が形成されているので、次の問題を生じさせにくくすることができる。すなわち、第１および第２の電極間に制御電圧を印加した場合、第１および第２の電極間に過度な電流が流れてしまい、さらに回路によっては、第２および第３の電極間に電流が流れるといった、リーク電流の問題が生じ得るが、このような問題の発生をより確実に抑制することができる。その結果、この発明に係る抵抗スイッチング・メモリー素子において、その制御性を向上させ、また、誤動作抑制機能を高め、さらに、消費電力低減に寄与させることができる。
上述の利点は、第２の電極についても、酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成されている場合にも奏される。
上述の利点は、第２の電極についても、酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成されている場合にも奏される。
特に、第２の電極が酸化物半導体との界面領域においてショットキー障壁を形成し得る材料から構成されていると、絶縁層が形成される場合と比較して、第１の電極の界面領域に、より効率良く電圧を印加することができ、抵抗変化率を低下させることを回避できる。また、第１の電極と第２の電極とを共通のプロセスによって形成することができるので、抵抗スイッチング・メモリー素子の製造工程の簡略化を図ることができる。
この発明において、酸化物半導体として、ｎ型の半導体である、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＦｅおよびＣｏのうちの少なくとも１種。０≦ｘ≦１．０かつ０．００５≦ｙ≦０．０５）で示される組成を有するもの、あるいは、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有するものが用いられると、特に、抵抗変化率が大きく、かつ優れた抵抗メモリー効果を有する、抵抗スイッチング・メモリー素子を実現することができる。
図１を参照して、抵抗スイッチング・メモリー素子１１は、酸化物半導体１２と、酸化物半導体１２に接触するように設けられた、第１、第２および第３の電極１３、１４および１５を含む少なくとも３個の電極とを備えている。この実施形態では、抵抗スイッチング・メモリー素子１１は、第３の電極１５上に、薄膜状の酸化物半導体１２が形成され、さらにその上に第１および第２の電極１３および１４が、酸化物半導体１２を介して第３の電極１５に対向するように形成された、キャパシタ構造を有している。
なお、第３の電極１５は、それ自身が基板として機能するものであってもよいが、必要に応じて絶縁基板１６（想像線で示す。）が用意され、その上に第３の電極１５が形成されてもよい。また、酸化物半導体１２は、薄膜状ではなく、バルク体によって与えられてもよい。
第１ないし第３の電極１３〜１５のうち、第３の電極１５は、他の２個の電極１３および１４と比較して、酸化物半導体１２に対してよりオーミックな接合が得られる材料からなる。
また、第１の電極１３は、酸化物半導体１２の仕事関数より大きな仕事関数を有し、酸化物半導体１２との接合界面１７において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成される。第２の電極１４についても、好ましくは、酸化物半導体１２との接合界面１８において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料から構成される。図２には、第２の電極１４についても、酸化物半導体１２との接合界面１８においてショットキー障壁を形成する場合における抵抗スイッチング・メモリー素子１１が模式的に回路図で示されている。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、図１と図２との対応関係が理解しやすいようにされている。
第１の電極１３と第２の電極１４との間には、制御用電源１９が接続される。この制御用電源１９は、酸化物半導体１２と第１の電極１３との界面１７の抵抗値を制御するための制御電圧を第１および第２の電極１３および１４間に印加するためのものである。制御電圧は、必要に応じて印加されるものであって、第１および第３の電極１３および１５間の抵抗値や抵抗変化率を所望の値に調整するためのものである。
第１および第３の電極１３および１５には、それぞれ、端子２０および２１が接続される。これらの端子２０および２１を通して、電流や電気信号を流すための駆動電圧が第１および第３の電極１３および１５間に印加され、電流や電気信号は第１および第３の電極１３および１５間を通して伝送される。
この抵抗スイッチング・メモリー素子１１に備える各要素を構成する好ましい材料の具体例について以下に説明する。
酸化物半導体１２は、ｎ型の半導体であることが好ましい。酸化物半導体１２としては、たとえば、ＴｉＯ２、ＳｒＴｉＯ３、ＢａＴｉＯ３、ＣａＴｉＯ３、（Ｂａ，Ｓｒ，Ｃａ）ＴｉＯ３、ＺｎＯ、Ｚｎ−Ｉｎ−Ｏ、Ｚｎ−Ｉｎ−Ｇａ−Ｏ、Ｉｎ２Ｏ３、ＳｎＯ２を主成分にしたものなどが挙げられる。
また、酸化物半導体１２として、最近では、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＦｅおよびＣｏのうちの少なくとも１種。０≦ｘ≦１．０かつ０．００５≦ｙ≦０．０５）で示される組成を有するもの、あるいは、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有するものが特に好ましいことがわかっている。
上述したようなｎ型の酸化物半導体１２に対して仕事関数が大きな金属伝導を示す物質であって、第１の電極１３の材料として適したものとして、Ｐｔ、Ａｕ、Ｐｄ、ＡｇもしくはＲｕ、またはそれらの合金、ＲｕＯ２、ＳｒＲｕＯ３のような酸化物が挙げられる。上記のような金属や酸化物だけでなく、仕事関数が大きく、酸化物半導体１２に対してショットキー障壁を形成できるのであれば、ＰＥＤＯＴ：ＰＳＳなどの有機物の導電体でも構わない。
第３の電極１５のように、オーミックな接合を得るためには、酸化物半導体１２より仕事関数の小さな電極材料を選択すればよい。しかし、実際は仕事関数が大きくてもその差が小さければオーミックな特性を得ることができる。また、仕事関数が非常に大きくても、作製プロセスによってはオーミックに近い接触が得られることがあり、この場合は仕事関数によらず電極を選択してもよい。
第３の電極１５の材料としては、Ｎｂ：ＳｒＴｉＯ３が有利に用いられるが、これ以外に、たとえば、Ｔｉ、Ａｌ、Ｉｎ、Ｚｎ、ＴｉＮおよび貴金属電極等を用いることもできる。
酸化物半導体１２として、ｐ型の半導体を用いることもできる。たとえば、一般式：（Ｒ，Ｃａ）ＭｎＯ３（Ｒは、Ｌａ、Ｎｄ、Ｐｒ、Ｓｍ、Ｇｄ、Ｄｙ、ＨｏおよびＹのいずれか）で示される組成を有するものなどを用いることができる。この場合、酸化物半導体１２に対してショットキー障壁を形成できる第１の電極１３を構成する金属としては、たとえば、Ａｌ、ＴｉまたはＩｎを用いることができる。
抵抗スイッチング・メモリー素子１１において、酸化物半導体１２と第１の電極１３との界面１７にはショットキー障壁が形成され、このショットキー障壁は、整流特性だけでなく、その電流−電圧特性に大きなヒステリシスを有し、第１および第２の電極１３および１４間に印加される制御電圧の極性を異ならせることにより、高抵抗状態と低抵抗状態というように抵抗状態を変化させることができる。なお、この実施形態では、酸化物半導体１２と第２の電極１４との界面１８についても同様のことが言える。
より具体的に説明すると、初期状態において、酸化物半導体１２に対する第１の電極１３の界面１７が高抵抗状態であるとする。この場合、第１および第３の電極１３および１５間、すなわち端子２０および２１間で、図３において実線で示したような電流−電圧特性が得られる。
次に、第１および第２の電極１３および１４間に制御用電源１９から第１極性の制御電圧を印加したとき、上記界面１７が低抵抗状態となり、制御電圧をオフした後も、この状態が維持される。このとき、第１および第３の電極１３および１５間、すなわち端子２０および２１間で、図３において点線で示したような電流−電圧特性が得られる。
次に、第１および第２の電極１３および１４間に制御用電源１９から第１極性とは逆の第２極性の制御電圧を印加したとき、上記界面１７が再び高抵抗状態となり、制御電圧をオフした後も、この状態が維持される。このとき、第１および第３の電極１３および１５間、すなわち端子２０および２１間で、図３において実線で示したような電流−電圧特性が得られる。
なお、上述のように制御電圧を印加したとき、酸化物半導体１２に対する第２の電極１４の界面１８においても、抵抗状態が変化するが、この変化の態様は、第１の電極３の界面１７とは逆になる。したがって、界面１７および１８において抵抗状態がそれぞれ変化しても、界面１７および１８の一方は必ず高抵抗状態となっている。そのため、制御用電源１９からの制御電圧により、第１および第２の電極１３および１４間に過度な電流が流れてしまい、さらには、第２および第３の電極１４および１５間に電流が流れてしまうという、リーク電流の問題の発生をより確実に抑制することができる。
以上のように、抵抗スイッチング・メモリー素子１１によれば、整流性を有するダイオード特性をベースとしながら、ＦＥＴなどを必要とせずに、抵抗またはインピーダンスをスイッチングするための素子あるいはメモリー素子を実現することができる。すなわち、制御電圧により、効率良くかつ簡便に抵抗を大きく変化させることができ、かつ、制御電圧を除去しても、その抵抗状態を保持することができるといった機能を有する素子を実現することができる。
図１に示す抵抗スイッチング・メモリー素子１１は、金属／酸化物半導体／金属というキャパシタ構造を有するものであったが、酸化物半導体の一方主面上に第１ないし第３の電極を並べて形成したプレーナ型の構造としてもよい。
図４には、プレーナ型の抵抗スイッチング・メモリー素子１１ａが示されている。図４において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図４に示したプレーナ型の抵抗スイッチング・メモリー素子１１ａでは、酸化物半導体１２の一方主面上に、第１ないし第３の電極１３〜１５が並んで形成されている。
図４に示したプレーナ型の抵抗スイッチング・メモリー素子１１ａにおいて、絶縁基板１６上に酸化物半導体１２を薄膜状に形成する場合、比較的安価なＭｇＯやＬａＡｌＯ３絶縁体単結晶基板を絶縁基板１６として用いても、その上に高品質な酸化物半導体１２を薄膜状に形成することが可能である。
また、第３の電極１５が第１および第２の電極１３および１４と同じ面上に形成されるので、第３の電極１５の形成工程を、第１および第２の電極１３および１４の形成工程と連続して実施することができる。
以上説明した抵抗スイッチング・メモリー素子１１または１１ａでは、第２の電極１４についても、酸化物半導体１２との界面領域においてショットキー障壁を形成し得る材料から構成されたが、これに代えて、図５または図６に示した実施形態のように、第２の電極と酸化物半導体との界面に沿って絶縁層が形成されてもよい。図５および図６は、それぞれ、図１および図４に対応するものであるが、図５および図６において、それぞれ、図１および図４に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
なお、図１および図４に示した抵抗スイッチング・メモリー素子は、絶縁層を備えない点でこの発明の範囲外の参考例であり、図５および図６に示した抵抗スイッチング・メモリー素子がこの発明の範囲内の実施形態である。
なお、図１および図４に示した抵抗スイッチング・メモリー素子は、絶縁層を備えない点でこの発明の範囲外の参考例であり、図５および図６に示した抵抗スイッチング・メモリー素子がこの発明の範囲内の実施形態である。
図５に示した抵抗スイッチング・メモリー素子１１ｂでは、第２の電極１４が、絶縁層２２を介して、酸化物半導体１２上に形成されている。図６に示した抵抗スイッチング・メモリー素子１１ｃにおいても同様に、第２の電極１４が、絶縁層２２を介して、酸化物半導体１２上に形成されている。
図７は、図２に対応する図であって、図５または図６に示した抵抗スイッチング・メモリー素子１１ｂまたは１１ｃを模式的に回路図で示したものである。図２において、図５または図６に示した要素に相当する要素には同様の参照符号を付し、図５または図６と図７との対応関係が理解しやすいようにされている。
以上説明したような抵抗スイッチング・メモリー素子１１、１１ａ、１１ｂおよび１１ｃによれば、接合界面１７全体で抵抗変化現象が発現しているため、電極１３の面積換算による抵抗値の設計が容易であり、また、界面１７での均一性が高いため、安定した抵抗またはインピーダンス変化を実現することが可能である。
これに対して、前述したバルク由来の抵抗スイッチング・メモリー素子では、電極／酸化物半導体／電極のサンドイッチ構造が必要であり、また、電極間の酸化物半導体中にフィラメント状の伝導パスを形成し、フィラメントの接続および切断により抵抗が変化する。そのため、フィラメントの状態（大きさおよび数等）により抵抗値がばらつくことになり、抵抗の制御が難しい。また、バルク由来の抵抗スイッチング・メモリー素子では、整流性を有しないため、一方向に電流を制限するためには、ダイオードやトランジスタなどを別に接続する必要がある。
以下に、この発明による効果を確認するために実施した実験例について説明する。
図８は、実験例において評価用の試料として作製した抵抗スイッチング・メモリー素子３１を図解的に示す断面図である。抵抗スイッチング・メモリー素子３１は、Ｎｂ：ＳｒＴｉＯ３（１００）導電性基板からなる第３の電極３２を備え、その上に、薄膜からなる酸化物半導体３３が形成され、この酸化物半導体３３上に、第１および第２の電極３４および３５が形成された構造を有している。
［実験例１］
このような構造を有する抵抗スイッチング・メモリー素子３１を、実験例１では、以下の工程に従って作製した。
このような構造を有する抵抗スイッチング・メモリー素子３１を、実験例１では、以下の工程に従って作製した。
酸化物半導体３３を得るためのセラミックターゲットを次のように作製した。まず、原料として、高純度のＢａＣＯ３、ＴｉＯ２およびＣｏ３Ｏ４の各粉末を用い、所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合した。次に、乾燥させた後、バインダを添加し、高圧プレス機と金型を用いて焼成した後、直径が約２０ｍｍ、厚みが約５ｍｍになるように成形した。この成形体を、脱脂した後、１３００℃の温度で大気中において４時間焼成し、Ｃｏ（０．５at％）-doped ＢａＴｉＯ３からなるターゲットを得た。
他方、第３の電極３２となる、Ｎｂ（０．５at％）-doped ＳｒＴｉＯ３（１００）単結晶基板（フルウチ化学製）を用意した。
次に、上記ターゲットを用いて、上記第３の電極３２となる基板上に、ＰＬＤ（Pulse Laser Deposition）法で、酸化物半導体３３となる膜厚が１００ｎｍ程度のＣｏ（０．５at％）-doped ＢａＴｉＯ３薄膜を作製した。ここで、レーザとしては、ラムダフィジックス製「Ｃｏｍｐｅｘ１１０」ＡｒＦエキシマレーザを用い、発生させたレーザ光を集光してターゲットに入射させ、薄膜を作製した。成膜時のレーザの条件については、エネルギーを１Ｊ／ｃｍ２、周波数を１０Ｈｚ、温度を７５０℃、真空度を１×１０-4Ｔｏｒｒ（Ｏ２ flowing）とした。
次に、上記薄膜上に、メタルマスクを使用して、直径３００μｍのＰｔからなる第１および第２の電極３４および３５をＤＣスパッタ法で形成した。
このようにして得られた試料に係る抵抗スイッチング・メモリー素子３１について、図８に示すように、第３の電極３２上にＩｎ−Ｇａからなる引出電極３６を形成し、この引出電極３６にＷプローブ３７を接触させながら、引出電極３６と第１の電極３４との間に電流電圧発生器３８を接続して、第１および第３の電極３４および３２間の電流−電圧特性等を評価した。電流電圧発生器３８としては、アドバンテスト社製「Ｒ６２４６」電流電圧発生器を用いた。
図９に、第１および第３の電極３４および３２間の電流−電圧特性が示されている。
図９からわかるように、抵抗スイッチング・メモリー素子３１によれば、第１の電極３４と酸化物半導体３３との界面に形成されるショットキー障壁に由来する整流特性を得ることができるとともに、大きな抵抗変化特性を得ることができる。したがって、第１および第２の電極３４および３５間に電圧パルスなどの制御電圧を加えることにより、第１および第３の電極３４および３２間の抵抗値を変化させることができる。
このように抵抗値を変化させるにあたって、仮に第２の電極３５が存在しない場合、抵抗値を変化させるための制御電圧を加える際には、第１および第３の電極３４および３２間に制御電圧を印加しなければならないので、第１および第３の電極３４および３２間を一度、電流ラインや信号ラインから切断する必要があり、デバイスの制御が煩雑になる。
また、図９からわかるように、最も大きな抵抗変化率を得ることができるのは３〜４Ｖ程度であり、第１および第３の電極３４および３２間のバイアス電圧がたとえば１Ｖのときには、それより小さな抵抗差しか得ることができない。
試料となる抵抗スイッチング・メモリー素子３１の場合には、新たに付け加えた第２の電極３５を利用し、第１および第２の電極３４および３５間に制御用電源３９を接続し、制御用電源３９から制御バイアスを加えることにより、図１０に示すように大きな抵抗変化率を保ったまま、電流−電圧特性を、矢印で示す方向にシフトさせることが可能となる。したがって、上記制御バイアスを任意に変更することにより、第１および第３の電極３４および３２間で所望の抵抗変化率または抵抗値を容易に得ることができる。
なお、図１０において、制御バイアスを印加しなかった場合が○のない太線で示され、＋２Ｖの制御バイアスが印加された場合が○を分布させた太線で示されている。
図１０から見積もられる、制御電圧を利用しなかった場合と利用した場合の、第１および第３の電極３４および３２間の抵抗、すなわち入出力端子間の抵抗を表１に示す。
表１から明らかであるように、制御電圧を利用しなくても（０Ｖ）、大きな抵抗差が実現できているが、入出力端子間の電圧が１Ｖのときと３Ｖのときとで大きく異なり、抵抗値も異なっている。これに対して、制御電圧を用いることにより（＋２Ｖ）、入出力端子間の抵抗および抵抗変化率を制御することが可能となり、たとえば大きな抵抗差が望まれる場合には、それが得られるように制御電圧を用いて制御することができる。そして、たとえば図１０に示されるような電流−電圧特性において、１Ｖと３Ｖで測定した抵抗変化率を、
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表１の「抵抗変化率」の欄に示されている。
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表１の「抵抗変化率」の欄に示されている。
なお、表１の「抵抗状態」において、「ＬＲＳ」は低抵抗状態、「ＨＲＳ」は高抵抗状態を示している。この表示は、後述する図面等においても用いている。
図１１は、第１および第３の電極３４および３２間に抵抗状態を制御する電圧パルスを印加せずに、第１および第２の電極３４および３５間に電圧パルスを印加し、第１の電極３４と酸化物半導体３３との界面抵抗を変化させたときの第１および第３電極３４および３２間の電流−電圧特性を示している。図１１において、高抵抗状態での電流−電圧特性が○のない太線で示され、低抵抗状態での電流−電圧特性が○を分布させた太線で示されている。
図１１からわかるように、第１および第３の電極３４および３２間に抵抗状態を制御する電圧パルスを印加しなくても、第２の電極３５を利用すれば、第１および第３電極３４および３２間の抵抗を変化させることが可能となる。すなわち、第１および第２の電極３４および３５間に制御電圧を印加することにより、第１および第３の電極３４および３２間の抵抗値またはインピーダンス値を変化させることができる。
この実験例１において、酸化物半導体３３としてＣｏ（０．５at％）-doped ＢａＴｉＯ３薄膜を用いたが、次に、この場合の抵抗保持特性（メモリー特性）について評価した。その結果、抵抗保持特性に難点があり、特に低抵抗状態を長時間保持することができないという課題を有していることがわかった。同様のことが、ＢａＴｉＯ３薄膜に代えて、ＳｒＴｉＯ３薄膜を用いた場合にも言えることがわかった。
すなわち、室温において、高抵抗状態の抵抗は時間が経過してもほとんど変化しないのに対し、低抵抗状態の抵抗は時間とともに徐々に上昇する傾向がみられる。この現象は高温になればなるほど顕著となり、たとえば１００℃においては、２４時間経過後には、低抵抗状態の抵抗値は、高抵抗状態の抵抗値とほぼ同じになることがわかった。つまり、低抵抗状態を長時間保持することができないことがわかった。
なお、この問題は次のようにして一応解決することができる。すなわち、試料に係る抵抗スイッチング・メモリー素子３１では、入出力用の第１および第３の電極３４および３２に加えて、制御電圧を印加するための第２の電極２５を備えているので、容易に「リフレッシュ」（メモリーされた状態を再度書き込むこと）を行なうことができる。
しかしながら、このことは、制御性、消費電力低減の観点からも好ましくなく、根本的な解決とは言えない。
根本的解決のためには、抵抗保持特性の優れた酸化物半導体を用いる必要がある。以下に説明する実験例２および３は、抵抗保持特性の優れた酸化物半導体である、界面やバルク内に準位を形成できる遷移金属を添加した（Ｂａ，Ｓｒ）ＴｉＯ３系酸化物半導体およびＴｉＯ２系酸化物半導体をそれぞれ用いたものである。
［実験例２］
酸化物半導体３３を形成するため、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＣｏおよびＦｅのいずれか）で示されるセラミックターゲット（直径：２０ｍｍ、厚み５ｍｍ）を固相反応法で作製した。原料としては、高純度のＳｒＣＯ３、ＢａＣＯ３、ＴｉＯ２、Ｍｎ３Ｏ４、Ｃｏ３Ｏ４およびＦｅ２Ｏ３の各粉末を用い、表２〜６に示した所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合した。次に、乾燥させた後、バインダを添加し、高圧プレス機および金型を用いて焼成した後、直径が約２０ｍｍ、厚みが約５ｍｍになるように成形した。この成形体を、脱脂した後、１３００℃の温度で大気中において４時間焼成し、ターゲットを得た。
酸化物半導体３３を形成するため、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＣｏおよびＦｅのいずれか）で示されるセラミックターゲット（直径：２０ｍｍ、厚み５ｍｍ）を固相反応法で作製した。原料としては、高純度のＳｒＣＯ３、ＢａＣＯ３、ＴｉＯ２、Ｍｎ３Ｏ４、Ｃｏ３Ｏ４およびＦｅ２Ｏ３の各粉末を用い、表２〜６に示した所定の組成になるように秤量した後、メノウ乳鉢でエタノールを加えて十分混ざるように混合した。次に、乾燥させた後、バインダを添加し、高圧プレス機および金型を用いて焼成した後、直径が約２０ｍｍ、厚みが約５ｍｍになるように成形した。この成形体を、脱脂した後、１３００℃の温度で大気中において４時間焼成し、ターゲットを得た。
他方、酸化物半導体３３となる（Ｂａ，Ｓｒ）ＴｉＯ３系薄膜とほぼオーミックな接合が得られる第３の電極３２となるべきものとして、Ｎｂ（０．５ａｔ％）ｄｏｐｅｄ ＳｒＴｉＯ３（１００）単結晶基板（フルウチ化学製）を用意した。
次に、上記ターゲットを用いて、第３の電極３２となる上記基板上に、ＰＬＤ法で酸化物半導体３３となる膜厚が１００ｎｍ程度の（Ｂａ，Ｓｒ）ＴｉＯ３系薄膜を作製した。ここで、レーザとしては、ラムダフィジックス製「Ｃｏｍｐｅｘ１１０」ＡｒＦエキシマレーザを用い、発生させたレーザ光を集光してターゲットに入射させ、薄膜を作製した。成膜時のレーザの条件については、エネルギーを１Ｊ／ｃｍ２、周波数を１０Ｈｚ、温度を７５０℃、真空度を１×１０-4Ｔｏｒｒ（Ｏ２ flowing）とした。
次に、酸化物半導体３３となる上記薄膜上に、メタルマスクを使用して、直径３００μｍのＰｔからなる第１および第２の電極３４および３５をＤＣスパッタ法で形成した。
このようにして得られた試料に係る抵抗スイッチング・メモリー素子３１について、図８に示すように、第３の電極３２上にＩｎ−Ｇａからなる引出電極３６を形成し、この引出電極３６にＷプローブ３７を接触させながら、引出電極３６と第１の電極３４との間に電流電圧発生器３８を接続して、電流−電圧特性を評価するとともに、室温および１００℃での抵抗保持特性を評価した。電流電圧発生器７としては、アドバンテスト社製「Ｒ６２４６Ａ」電流電圧発生器を用いた。
電流−電圧特性評価では、−Ｘ（Ｖ）⇒０Ｖ⇒Ｙ（Ｖ）⇒０Ｖ⇒−Ｘ（Ｖ）（ＸおよびＹは任意の電圧値）というように、抵抗スイッチング・メモリー素子３１の第１および第３の電極３４および３２間に印加される電圧をスイープさせながら、抵抗スイッチング・メモリー素子３１の第１および第３の電極３４および３２間に流れる電流を測定した。そして、たとえば図９に示されるような電流−電圧特性において、低抵抗状態から高抵抗状態にスイッチングする極性で一番大きな変化が得られる電圧を「見積もり電圧」とし、この「見積もり電圧」での抵抗変化率を、
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表２ないし表６の「抵抗変化率」の欄に示されている。
抵抗変化率［％］＝（高抵抗状態の抵抗値−低抵抗状態の抵抗値）／低抵抗状態の抵抗値×１００
の式に基づいて算出した。その結果が表２ないし表６の「抵抗変化率」の欄に示されている。
また、抵抗保持特性評価では、高抵抗状態および低抵抗状態の各々にスイッチさせた後に、１Ｖの電圧で１０秒毎に抵抗を１０時間測定し、抵抗の時間変化を１００℃の温度で測定し、抵抗の安定性を評価した。より具体的には、図１２に例示したように、抵抗値（電流値）および時間をそれぞれ対数プロット（Log vs. Log）したものから直線を引き低抵抗状態の抵抗値と高抵抗状態の抵抗値が一致する時間を抵抗保持時間と定義し、この抵抗保持時間を求めた。
表２ないし表６の「抵抗保持特性」に欄には、１００℃で測定した抵抗値に基づく抵抗保持時間の評価結果が示されている。すなわち、抵抗保持時間が２４時間を超えるものを良好であると判定し、「抵抗保持特性」の欄に「Over 24h」と表示し、他方、２４時間以下のものを不良であると判定し、同欄に「×」と表示した。
なお、上述のようにして求められる抵抗保持時間は、あくまでも抵抗メモリー効果の傾向を見るためのものであり、実際の抵抗メモリー効果時間を示すものではないが、相対比較をする上では十分な評価ファクタであると考えられる。
上記表２に示した試料は、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３において、ｘ＝０すなわちＳｒ／Ｂａ＝０／１．０の条件を満たすものである。
上記表３に示した試料は、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３において、ｘ＝０．７５すなわちＳｒ／Ｂａ＝０．７５／０．２５の条件を満たすものである。
上記表４に示した試料は、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３において、ｘ＝０．５すなわちＳｒ／Ｂａ＝０．５／０．５の条件を満たすものである。
上記表５に示した試料は、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３において、ｘ＝０．２５すなわちＳｒ／Ｂａ＝０．２５／０．７５の条件を満たすものである。
上記表６に示した試料は、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３において、ｘ＝１すなわちＳｒ／Ｂａ＝１．０／０の条件を満たすものである。
表２ないし表６からわかるように、遷移金属を何も添加していない（Ｂａ，Ｓｒ）ＴｉＯ３薄膜を有する試料１では、２９００００％というように、１００００％以上の大きな抵抗変化率が得られたが、抵抗保持特性は劣っていた。
これに対して、遷移金属、すなわち添加元素Ｍとして、Ｍｎ、ＣｏおよびＦｅのいずれかを添加し、かつｙ≦０．０５の条件を満たす、（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３薄膜を有する試料２〜４６については、１００００％以上の抵抗変化率を示すとともに、１００℃における抵抗保持時間が２４時間を超えるというように、優れた抵抗変化・保持特性を得ることができることがわかった。
［実験例３］
実験例３では、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｃｏ、Ｆｅ、ＮｉおよびＣｕのいずれか）で示され、表７に示した所定の組成を有するセラミックターゲットを作製し、これを用いて、酸化物半導体３３を形成した。
実験例３では、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｃｏ、Ｆｅ、ＮｉおよびＣｕのいずれか）で示され、表７に示した所定の組成を有するセラミックターゲットを作製し、これを用いて、酸化物半導体３３を形成した。
ターゲットを得るための焼成温度を１１００℃とし、このターゲットを用いて、Ｔｉ１−ｘＭｘＯ２薄膜を形成する際のレーザ条件について、温度を６００℃、真空度を０．１Ｔｏｒｒ（Ｏ２ flowing）としたことを除いて、実験例２の場合と同じ条件で、試料に係る抵抗スイッチング・メモリー素子３１を作製し、かつ電流−電圧特性を評価するとともに、室温および１００℃での抵抗保持特性を評価した。その結果が表７に示されている。なお、抵抗保持特性について、表７では、１００℃での抵抗保持特性のみが示されている。
表７からわかるように、遷移金属としてのＣｏ、Ｆｅ、ＮｉおよびＣｕのいずれかを、０．００５≦ｘ≦０．０５の条件を満たす範囲で添加したＴｉＯ２薄膜を有する試料４７〜５８によれば、６８００％以上の抵抗変化率が得られた。特に、遷移金属として、ＣｏまたはＦｅを添加した試料４７〜５２については、１００００％を超える極めて大きな抵抗変化率を実現できた。
また、抵抗保持時間についても、１００℃における抵抗保持時間が２４時間を超えるというように、優れた抵抗保持特性を実現した。たとえば試料４８について図１３に示すように、低抵抗状態の抵抗値が時間の経過とともに変化する傾向は見られるものの、１００℃においても、極めて長い抵抗保持時間を実現することができた。
実験例１ないし３において作製した抵抗スイッチング・メモリー素子は、前述したように、大きな抵抗変化率が得られるので、たとえばインピーダンススイッチング素子として有利に適用することができる。この発明に係る抵抗スイッチング・メモリー素子を、インピーダンススイッチング素子として用いる場合の実施態様について以下に説明する。
ＲＦ信号回路のスイッチング素子としては、一般的に、ＰＩＮダイオード型のスイッチング素子、またはＦＥＴトランジスタ型のスイッチング素子が使用される。
ＰＩＮダイオード型のスイッチング素子の場合には、順方向バイアス印加時の低抵抗状態をオン状態、逆方向バイアス印加時の高抵抗状態をオフ状態とすることによって、ＲＦ信号回路のオン／オフを実現している。他方、ＦＥＴトランジスタ型のスイッチの場合には、ゲート電圧印加時の低抵抗状態をオン状態、ゲート電圧非印加時の高抵抗状態をオフ状態とすることによって、ＲＦ信号回路のオン／オフを実現している。
しかし、ＰＩＮダイオード型のスイッチング素子では、オン状態にするため、ＰＩＮダイオードの順方向に電圧が印加され、また、オン状態を維持するため、順方向に電圧を印加し続ける必要があるが、この状態では低抵抗状態となっているため、電流がかなり多く流れ、消費電力が非常に大きいという問題を抱えている。
他方、ＦＥＴトランジスタ型のスイッチング素子の場合には、ゲート電圧印加状態でもゲートにはあまり大きな電流が流れないため消費電力は小さいが、オン状態を維持するためには、ゲート電圧を印加し続ける必要があるという問題を抱えている。また、ＰＩＮダイオード型のスイッチング素子の場合と比較して、構造が複雑であるためコストが高いという問題もある。
これらに対して、この発明に係るショットキー接合デバイスとしての抵抗スイッチング・メモリー素子を利用した場合、抵抗変化に伴い、同時にインピーダンスを変化させることが可能であり、ＰＩＮダイオードの場合と同じくインピーダンススイッチング素子として使用することができる。さらに、この発明に係る抵抗スイッチング・メモリー素子は、抵抗メモリー機能を有しているため、低抵抗状態へのスイッチングの後は電圧を印加し続ける必要はなく、そのため消費電力を小さくすることが可能である。したがって、ＰＩＮダイオード型の欠点である消費電力の問題、ならびにＰＩＮダイオード型およびＦＥＴトランジスタ型双方の欠点であるオン状態維持のために電圧を印加し続けることが必要であるという問題を解決することができる。
以下、この発明に係る抵抗スイッチング・メモリー素子によって、優れたインピーダンススイッチング素子を実現することができることを確認するため、以下の実験を実施した。
［実験例４］
実験例４では、実験例２および３において作製した試料２〜５８について、高抵抗状態と低抵抗状態におけるインピーダンスの周波数特性評価を行なった。
実験例４では、実験例２および３において作製した試料２〜５８について、高抵抗状態と低抵抗状態におけるインピーダンスの周波数特性評価を行なった。
この評価試験では、実験例２および３の場合と同じ電流電圧発生器３８を用い、試料に係る抵抗スイッチング・メモリー素子３１の第１および第２の電極３４および３５間に電圧パルスを印加することにより、高抵抗状態および低抵抗状態それぞれに抵抗状態をスイッチングさせた後、１時間経過後に、ＬＣＲメーター（ヒューレットパッカード社製「ＨＰ４２８４」）を用いてインピーダンスの周波数特性の評価を、１００Ｈｚ〜１ＭＨｚの周波数帯域で行なった。そして、求めた周波数特性から、１ｋＨｚにおける高抵抗状態のインピーダンスと低抵抗状態のインピーダンスとをそれぞれ求め、インピーダンス変化率を、
インピーダンス変化率［％］＝（高抵抗状態のインピーダンス−低抵抗状態のインピーダンス）／低抵抗状態のインピーダンス×１００
の式に基づいて算出した。その結果が表８に示されている。
インピーダンス変化率［％］＝（高抵抗状態のインピーダンス−低抵抗状態のインピーダンス）／低抵抗状態のインピーダンス×１００
の式に基づいて算出した。その結果が表８に示されている。
表８に示すように、試料２〜５８によれば、３０００％を超えるインピーダンス変化率を実現できた。
以上のことから、この発明に係る抵抗スイッチング・メモリー素子によれば、大きな抵抗変化率、優れた抵抗メモリー特性を実現できるだけでなく、大きなインピーダンス変化率も実現することが可能となり、抵抗変化を利用した抵抗メモリーデバイスとしてだけでなく、インピーダンススイッチング素子としても有利に用いることができる。
１１，１１ａ，１１ｂ，１１ｃ，３１ 抵抗スイッチング・メモリー素子
１２，３３ 酸化物半導体
１３，３４ 第１の電極
１４，３５ 第２の電極
１５，３２ 第３の電極
１７，１８ 界面
１９，３９ 制御用電源
２２ 絶縁層
１２，３３ 酸化物半導体
１３，３４ 第１の電極
１４，３５ 第２の電極
１５，３２ 第３の電極
１７，１８ 界面
１９，３９ 制御用電源
２２ 絶縁層
Claims (5)
- 酸化物半導体と、前記酸化物半導体に接触するように設けられた、第１、第２および第３の電極とを備え、
前記第１の電極は、前記酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなり、
前記第３の電極は、前記第１および第２の電極と比較して、前記酸化物半導体に対してよりオーミックな接合が得られる材料からなり、
前記第１の電極と前記第２の電極との間に接続される、前記界面領域の抵抗を制御するための制御用電源をさらに備えるとともに、
前記第２の電極と前記酸化物半導体との界面に沿って形成される絶縁層をさらに備える、
抵抗スイッチング・メモリー素子。 - 前記第２の電極は、前記酸化物半導体との界面領域において整流性と抵抗変化特性とを発現し得るショットキー障壁を形成し得る材料からなる、請求項１に記載の抵抗スイッチング・メモリー素子。
- 前記酸化物半導体がｎ型の半導体である、請求項１または２に記載の抵抗スイッチング・メモリー素子。
- 前記酸化物半導体は、一般式：（Ｂａ１−ｘＳｒｘ）Ｔｉ１−ｙＭｙＯ３（Ｍは、Ｍｎ、ＦｅおよびＣｏのうちの少なくとも１種。０≦ｘ≦１．０かつ０．００５≦ｙ≦０．０５）で示される組成を有する、請求項３に記載の抵抗スイッチング・メモリー素子。
- 前記酸化物半導体は、一般式：Ｔｉ１−ｘＭｘＯ２（Ｍは、Ｆｅ、Ｃｏ、ＮｉおよびＣｕのうちの少なくとも１種。０．００５≦ｘ≦０．０５）で示される組成を有する、請求項３に記載の抵抗スイッチング・メモリー素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011519764A JP5429287B2 (ja) | 2009-06-15 | 2010-06-14 | 抵抗スイッチング・メモリー素子 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009142193 | 2009-06-15 | ||
| JP2009142193 | 2009-06-15 | ||
| PCT/JP2010/060019 WO2010147073A1 (ja) | 2009-06-15 | 2010-06-14 | 抵抗スイッチング・メモリー素子 |
| JP2011519764A JP5429287B2 (ja) | 2009-06-15 | 2010-06-14 | 抵抗スイッチング・メモリー素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2010147073A1 JPWO2010147073A1 (ja) | 2012-12-06 |
| JP5429287B2 true JP5429287B2 (ja) | 2014-02-26 |
Family
ID=43356391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011519764A Expired - Fee Related JP5429287B2 (ja) | 2009-06-15 | 2010-06-14 | 抵抗スイッチング・メモリー素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9035273B2 (ja) |
| JP (1) | JP5429287B2 (ja) |
| WO (1) | WO2010147073A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013125421A1 (ja) * | 2012-02-21 | 2013-08-29 | 株式会社村田製作所 | 抵抗スイッチングデバイスおよびその製造方法 |
| JP5622769B2 (ja) * | 2012-03-08 | 2014-11-12 | 株式会社東芝 | 半導体装置 |
| US9691910B2 (en) * | 2013-08-19 | 2017-06-27 | Idemitsu Kosan Co., Ltd. | Oxide semiconductor substrate and schottky barrier diode |
| JP6296464B2 (ja) * | 2016-12-27 | 2018-03-20 | 国立研究開発法人物質・材料研究機構 | 多機能電気伝導素子の使用方法 |
| JP7205273B2 (ja) * | 2019-02-12 | 2023-01-17 | 富士通株式会社 | 電子装置及び認証装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000236100A (ja) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | 半導体素子 |
| JP2006032867A (ja) * | 2004-07-21 | 2006-02-02 | Sony Corp | 記憶素子及びその駆動方法 |
| WO2006101152A1 (ja) * | 2005-03-23 | 2006-09-28 | National Institute Of Advanced Industrial Science And Technology | 不揮発性メモリ素子 |
| JP2009283680A (ja) * | 2008-05-22 | 2009-12-03 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
| JP2010080490A (ja) * | 2008-09-24 | 2010-04-08 | National Institute Of Advanced Industrial Science & Technology | 半導体素子 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3882890B2 (ja) | 2001-10-19 | 2007-02-21 | 株式会社村田製作所 | 圧電型電気音響変換器 |
| US7009278B2 (en) * | 2003-11-24 | 2006-03-07 | Sharp Laboratories Of America, Inc. | 3d rram |
| JP2006120702A (ja) * | 2004-10-19 | 2006-05-11 | Matsushita Electric Ind Co Ltd | 可変抵抗素子および半導体装置 |
| KR100927843B1 (ko) | 2006-02-21 | 2009-11-23 | 가부시키가이샤 무라타 세이사쿠쇼 | 압전발음체 |
| US8989412B2 (en) | 2009-05-25 | 2015-03-24 | Panasonic Intellectual Property Management Co., Ltd. | Piezoelectric acoustic transducer |
-
2010
- 2010-06-14 WO PCT/JP2010/060019 patent/WO2010147073A1/ja active Application Filing
- 2010-06-14 JP JP2011519764A patent/JP5429287B2/ja not_active Expired - Fee Related
-
2011
- 2011-12-13 US US13/323,927 patent/US9035273B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000236100A (ja) * | 1999-02-17 | 2000-08-29 | Sanyo Electric Co Ltd | 半導体素子 |
| JP2006032867A (ja) * | 2004-07-21 | 2006-02-02 | Sony Corp | 記憶素子及びその駆動方法 |
| WO2006101152A1 (ja) * | 2005-03-23 | 2006-09-28 | National Institute Of Advanced Industrial Science And Technology | 不揮発性メモリ素子 |
| JP2009283680A (ja) * | 2008-05-22 | 2009-12-03 | Toshiba Corp | 不揮発性記憶装置及びその製造方法 |
| JP2009295941A (ja) * | 2008-06-09 | 2009-12-17 | Univ Of Tokyo | 記憶素子およびその製造方法 |
| JP2010080490A (ja) * | 2008-09-24 | 2010-04-08 | National Institute Of Advanced Industrial Science & Technology | 半導体素子 |
Non-Patent Citations (1)
| Title |
|---|
| JPN7013002192; Ｔ．Ｆｕｊｉｉ， Ｍ．Ｋａｗａｓａｋｉ， Ａ．Ｓａｗａ， Ｈ．Ａｋｏｈ， Ｙ．Ｋａｗａｚｏｅ ｅｔ ａｌ．: 'Ｈｙｓｔｅｒｅｔｉｃ ｃｕｒｒｅｎｔ-ｖｏｌｔａｇｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ ｒｅｓｉｓｔａｎｃｅ ｓｗｉｔｃｈｉｎｇ ａｔ ａｎ ｅｐｉｔａｘｉａｌ ｏｘｉｄｅ Ｓｃｈｏｔｔｋｙ ｊ' Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌｕｍｅ ８６ ０１２１０７, 2005, Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｐｈｙｓｉｃｓ． * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120132883A1 (en) | 2012-05-31 |
| WO2010147073A1 (ja) | 2010-12-23 |
| US9035273B2 (en) | 2015-05-19 |
| JPWO2010147073A1 (ja) | 2012-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Panda et al. | Perovskite oxides as resistive switching memories: a review | |
| US8106375B2 (en) | Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator | |
| Laurenti et al. | Zinc oxide thin films for memristive devices: a review | |
| CN101106171B (zh) | 包括可变电阻材料的非易失存储器 | |
| Tsurumaki et al. | Impact of Bi deficiencies on ferroelectric resistive switching characteristics observed at p‐type Schottky‐like Pt/Bi1–δFeO3 interfaces | |
| Xu et al. | Coexistence of the bipolar and unipolar resistive switching behaviors in vanadium doped ZnO films | |
| US8093682B2 (en) | Resistance memory element | |
| JP5429287B2 (ja) | 抵抗スイッチング・メモリー素子 | |
| JP2007227922A (ja) | 非晶質合金酸化層を含む不揮発性メモリ素子 | |
| US7649768B2 (en) | Resistance memory element | |
| Ismail et al. | Coexistence of bipolar and unipolar resistive switching in Al-doped ceria thin films for non-volatile memory applications | |
| JP5459515B2 (ja) | 抵抗記憶素子およびその使用方法 | |
| Chen et al. | Trap-assisted tunneling resistance switching effect in CeO2/La0. 7 (Sr0. 1Ca0. 9) 0.3 MnO3 heterostructure | |
| JP5459516B2 (ja) | 抵抗記憶素子およびその使用方法 | |
| JP6813844B2 (ja) | トンネル接合素子及び不揮発性メモリ素子 | |
| JP5282384B2 (ja) | 抵抗記憶素子およびスイッチング回路 | |
| Zhang et al. | Effect of sweeping voltage and compliance current on bipolar resistive switching and white-light controlled Schottky behavior in epitaxial BaTiO3 (111) thin films | |
| CN107346773A (zh) | 阵列基板及其制备方法和显示装置 | |
| Chen et al. | Resistive switching effects in CeO2/La0. 7 (Sr0. 1Ca0. 9) 0.3 MnO3/Pt heterostructures prepared by pulse laser deposition method | |
| Chen et al. | Low temperature synthesis of amorphous La 0.7 Zn 0.3 MnO 3 films grown on p+-Si substrates and its resistive switching properties | |
| KR101149436B1 (ko) | 고효율 저항 변화 기억 소자용 다층 금속 산화물 박막 구조물 및 그 제조방법 | |
| Li | Investigation of resistance switching properties in undoped and Indium doped SrTiO3 thin films prepared by pulsed laser deposition | |
| US20130134373A1 (en) | Nonvolatile resistive memory element with a novel switching layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130611 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5429287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |