JP7205273B2 - 電子装置及び認証装置 - Google Patents
電子装置及び認証装置 Download PDFInfo
- Publication number
- JP7205273B2 JP7205273B2 JP2019022810A JP2019022810A JP7205273B2 JP 7205273 B2 JP7205273 B2 JP 7205273B2 JP 2019022810 A JP2019022810 A JP 2019022810A JP 2019022810 A JP2019022810 A JP 2019022810A JP 7205273 B2 JP7205273 B2 JP 7205273B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- oxide film
- electronic device
- voltage
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
最初に、認証装置について簡単に説明する。セキュリティの認証方式には、物理的ばらつきを用いたPUF(物理複製不可能回路)を用いたものが考えられている。このようなPUFでは、ランダムな情報を暗号化キーとして用いているが、トライアンドエラーを繰り返すことにより、暗号化キーが読み取られてしまう可能性がある。上記のような方法では、暗号化キーの情報量が少ないと読み取られやすいことから、暗号化キーが読み取られることを防ぐため、暗号化キーの情報量を増やす方法が考えられる。しかしながら、暗号化キーの情報量が増えると、その分、情報通信の際の負担が増大する。このため、暗号化キーの情報量が少なく、読み取られにくいものが求められている。
次に、第1の実施の形態における電子装置について説明する。本実施の形態における電子装置は、暗号化キーとなる情報を書き換えることができるものであって、認証装置に用いることが可能なものである。
次に、本実施の形態における電子装置における情報の記憶及び書き換えについて説明する。本実施の形態における電子装置における情報の記憶及び書き換え等は、制御部60における制御に基づき行われる。
次に、本実施の形態における電子装置の製造方法について説明する。本実施の形態における電子装置は、図8及び図9に示されるように、第1の電極20が形成されている第1の部材70と、第2の電極31及び第3の電極32が形成されている第2の部材80とにより形成されるものであってもよい。尚、便宜上、図8及び図9に示されるものは、図1等に示されるものとは、細部において形状等の異なっている部分が存在している。
次に、本実施の形態における電子装置を用いた認証装置について、図10に基づき説明する。図10は、本実施の形態における認証装置の要部を示すものであり、本実施の形態における電子装置100、制御部60、読み出し部101、識別子生成部102等を有している。本実施の形態における認証装置の制御は、電子装置100の制御を含め、制御部60によりなされる。
次に、第2の実施の形態について説明する。本実施の形態は、図11に示されるように、第3の電極32の周囲を囲むように、第2の電極31が形成されている構造のものである。図11は、本実施の形態における電子装置を形成している1つのメモリセルの上面図であり、図12は、本実施の形態における電子装置の断面図であり、図13は、図12の要部拡大図である。
(付記1)
酸化膜と、
前記酸化膜の一方の面に設けられた第1の電極と、
前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
を有し、
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有することを特徴とする電子装置。
(付記2)
前記第2の制御において、前記第1の電極が負極、前記第2の電極が正極となる電圧を印加することを特徴とする付記1に記載の電子装置。
(付記3)
前記第2の制御において、前記第1の電極が正極となる電圧を印加し、前記第2の電極には電圧を印加しないことを特徴とする付記1に記載の電子装置。
(付記4)
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加すると、前記第1の電極を形成している金属のイオンが、前記酸化膜の内部を前記第2の電極に向かって移動し、前記金属イオンによるフィラメントを形成し、
前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加すると、前記フィラメントを形成していた前記金属イオンが、前記酸化膜の内部を前記第3の電極に向かって移動することを特徴とする付記1から3のいずれかに記載の電子装置。
(付記5)
前記第1の制御の後に実行された前記第2の制御の後、再度前記第1の制御が実行される場合、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する制御を行うことを特徴とする付記1から4のいずれかに記載の電子装置。
(付記6)
前記酸化膜は、HfOX、NiOX、AlOX、TaOX、WOX、ZnOX、ZrOxのうちのいずれかを含むものにより形成されており、
前記第1の電極は、Ti、Al、Ag、Cuのうちのいずれかを含むものにより形成されており、
前記第2の電極及び前記第3の電極は、Pt、Ta、Ti、Auのうちのいずれかを含むものにより形成されていることを特徴とする付記1から5のいずれかに記載の電子装置。
(付記7)
前記酸化膜を挟んで対向する1組の前記第1の電極、前記第2の電極及び前記第3の電極によりメモリセルが形成されるものであって、
前記酸化膜には、複数のメモリセルが設けられていることを特徴とする付記1から6のいずれかに記載の電子装置。
(付記8)
前記第1の電極と、前記第1の電極の上に形成された第1の酸化膜とを有する第1の部材と、
前記第2の電極及び前記第3の電極と、前記第2の電極及び前記第3の電極の上に形成された第2の酸化膜とを有する第2の部材と、
を有し、
前記第1の部材と前記第2の部材は、前記第1の部材の前記第1の酸化膜と、前記第2の部材の前記第2の酸化膜とにおいて接合されており、
接合された前記第1の酸化膜と前記第2の酸化膜により、前記酸化膜が形成されるものであることを特徴とする付記1から7のいずれかに記載の電子装置。
(付記9)
前記酸化膜の他方の面において、前記第3の電極は、前記第2の電極の周囲を囲むように設けられていることを特徴とする付記1から8のいずれかに記載の電子装置。
(付記10)
前記第1の制御および前記第2の制御が、所定の時間ごとに実行されることを特徴とする付記1から9のいずれかに記載の電子装置。
(付記11)
付記1から10のいずれかに記載の電子装置と、
前記電子装置に記憶されている情報を読み出す読み出し部と、
前記読み出し部により読み出された情報に基づき暗号化キーとなる識別子を生成する識別子生成部と、
を有することを特徴とする認証装置。
10a 一方の面
10b 他方の面
20 第1の電極
21 金属イオン
31 第2の電極
32 第3の電極
50 メモリセル
60 制御部
Claims (11)
- 酸化膜と、
前記酸化膜の一方の面に設けられた第1の電極と、
前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
を有し、
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有し、
前記第1の電極と、前記第1の電極の上に形成された第1の酸化膜とを有する第1の部材と、
前記第2の電極及び前記第3の電極と、前記第2の電極及び前記第3の電極の上に形成された第2の酸化膜とを有する第2の部材と、
を有し、
前記第1の部材と前記第2の部材は、前記第1の部材の前記第1の酸化膜と、前記第2の部材の前記第2の酸化膜とにおいて接合されており、
接合された前記第1の酸化膜と前記第2の酸化膜により、前記酸化膜が形成されるものであることを特徴とする電子装置。 - 前記酸化膜の他方の面において、前記第3の電極は、前記第2の電極の周囲を囲むように設けられていることを特徴とする請求項1に記載の電子装置。
- 酸化膜と、
前記酸化膜の一方の面に設けられた第1の電極と、
前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
を有し、
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有し、
前記酸化膜の他方の面において、前記第3の電極は、前記第2の電極の周囲を囲むように設けられていることを特徴とする電子装置。 - 前記第2の制御において、前記第1の電極が負極、前記第2の電極が正極となる電圧を印加することを特徴とする請求項1から3のいずれかに記載の電子装置。
- 前記第2の制御において、前記第1の電極が正極となる電圧を印加し、前記第2の電極には電圧を印加しないことを特徴とする請求項1から3のいずれかに記載の電子装置。
- 酸化膜と、
前記酸化膜の一方の面に設けられた第1の電極と、
前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
を有し、
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有し、
前記第2の制御において、前記第1の電極が正極となる電圧を印加し、前記第2の電極には電圧を印加しないことを特徴とする電子装置。 - 前記第1の制御の後に実行された前記第2の制御の後、再度前記第1の制御が実行される場合、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する制御を行うことを特徴とする請求項1から6のいずれかに記載の電子装置。
- 前記酸化膜は、HfOX、NiOX、AlOX、TaOX、WOX、ZnOX、ZrO X のうちのいずれかを含むものにより形成されており、
前記第1の電極は、Ti、Al、Ag、Cuのうちのいずれかを含むものにより形成されており、
前記第2の電極及び前記第3の電極は、Pt、Ta、Ti、Auのうちのいずれかを含むものにより形成されていることを特徴とする請求項1から7のいずれかに記載の電子装置。 - 前記酸化膜を挟んで対向する1組の前記第1の電極、前記第2の電極及び前記第3の電極によりメモリセルが形成されるものであって、
前記酸化膜には、複数のメモリセルが設けられていることを特徴とする請求項1から8のいずれかに記載の電子装置。 - 前記第1の制御および前記第2の制御が、所定の時間ごとに実行されることを特徴とする請求項1から9のいずれかに記載の電子装置。
- 請求項1から10のいずれかに記載の電子装置と、
前記電子装置に記憶されている情報を読み出す読み出し部と、
前記読み出し部により読み出された情報に基づき暗号化キーとなる識別子を生成する識別子生成部と、
を有することを特徴とする認証装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019022810A JP7205273B2 (ja) | 2019-02-12 | 2019-02-12 | 電子装置及び認証装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019022810A JP7205273B2 (ja) | 2019-02-12 | 2019-02-12 | 電子装置及び認証装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136690A JP2020136690A (ja) | 2020-08-31 |
JP7205273B2 true JP7205273B2 (ja) | 2023-01-17 |
Family
ID=72263719
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019022810A Active JP7205273B2 (ja) | 2019-02-12 | 2019-02-12 | 電子装置及び認証装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7205273B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009078251A1 (ja) | 2007-12-19 | 2009-06-25 | Nec Corporation | スイッチング素子およびその製造方法 |
JP2010114231A (ja) | 2008-11-06 | 2010-05-20 | Fujitsu Ltd | 抵抗変化型素子および抵抗変化型素子製造方法 |
WO2010147073A1 (ja) | 2009-06-15 | 2010-12-23 | 株式会社村田製作所 | 抵抗スイッチング・メモリー素子 |
JP2013157444A (ja) | 2012-01-30 | 2013-08-15 | Toshiba Corp | 不揮発性抵抗変化素子、書込み方法、および不揮発性メモリ |
JP2017523588A (ja) | 2014-06-13 | 2017-08-17 | インテル・コーポレーション | ウェハ接合のための表面封入 |
JP2017216679A (ja) | 2016-05-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 画像偽造防止装置 |
-
2019
- 2019-02-12 JP JP2019022810A patent/JP7205273B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009078251A1 (ja) | 2007-12-19 | 2009-06-25 | Nec Corporation | スイッチング素子およびその製造方法 |
JP2010114231A (ja) | 2008-11-06 | 2010-05-20 | Fujitsu Ltd | 抵抗変化型素子および抵抗変化型素子製造方法 |
WO2010147073A1 (ja) | 2009-06-15 | 2010-12-23 | 株式会社村田製作所 | 抵抗スイッチング・メモリー素子 |
JP2013157444A (ja) | 2012-01-30 | 2013-08-15 | Toshiba Corp | 不揮発性抵抗変化素子、書込み方法、および不揮発性メモリ |
JP2017523588A (ja) | 2014-06-13 | 2017-08-17 | インテル・コーポレーション | ウェハ接合のための表面封入 |
JP2017216679A (ja) | 2016-05-26 | 2017-12-07 | パナソニックIpマネジメント株式会社 | 画像偽造防止装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020136690A (ja) | 2020-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wang et al. | Recent advances of volatile memristors: Devices, mechanisms, and applications | |
Liu et al. | Designing high‐performance storage in HfO2/BiFeO3 memristor for artificial synapse applications | |
JP6532024B2 (ja) | 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード | |
Moon et al. | Bidirectional non-filamentary RRAM as an analog neuromorphic synapse, Part I: Al/Mo/Pr 0.7 Ca 0.3 MnO 3 material improvements and device measurements | |
US7214587B2 (en) | Method for fabricating a semiconductor memory cell | |
KR100764343B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
US8999809B2 (en) | Method for fabricating resistive random access memory | |
JP7071590B2 (ja) | 電場を利用した電流経路制御方法及び電子素子 | |
US9006076B2 (en) | Resistive memory device and fabrication method thereof | |
JP2006179926A (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
JP4285082B2 (ja) | 記憶装置 | |
US9312471B2 (en) | Method of implementing a ferroelectric tunnel junction, device comprising a ferroelectric tunnel junction and use of such a device | |
JP2007103906A (ja) | 相変化記憶素子及びその製造方法 | |
US9871077B2 (en) | Resistive memory device with semiconductor ridges | |
JP2009071304A (ja) | 抵抗変化型メモリ素子及びその形成方法 | |
CN101237025A (zh) | 非易失性存储器件及其制造方法 | |
JP7205273B2 (ja) | 電子装置及び認証装置 | |
Wilson et al. | Design and analysis of pre-formed ReRAM-based PUF | |
US8742386B2 (en) | Oxide based memory with a controlled oxygen vacancy conduction path | |
KR102548173B1 (ko) | 인공신경망 연산을 위한 수직형 구조의 3단자 전기화학 메모리 셀 및 이를 포함하는 메모리 셀 어레이 | |
US20140374693A1 (en) | Varied multilayer memristive device | |
CN106887423A (zh) | 半导体集成电路 | |
US8837196B2 (en) | Single layer complementary memory cell | |
US20220392528A1 (en) | Method for programming an array of resistive memory cells | |
US11978513B2 (en) | Generating patterns for memory threshold voltage difference |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7205273 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |