JP2020136690A - 電子装置及び認証装置 - Google Patents

電子装置及び認証装置 Download PDF

Info

Publication number
JP2020136690A
JP2020136690A JP2019022810A JP2019022810A JP2020136690A JP 2020136690 A JP2020136690 A JP 2020136690A JP 2019022810 A JP2019022810 A JP 2019022810A JP 2019022810 A JP2019022810 A JP 2019022810A JP 2020136690 A JP2020136690 A JP 2020136690A
Authority
JP
Japan
Prior art keywords
electrode
electronic device
oxide film
control
serves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019022810A
Other languages
English (en)
Other versions
JP7205273B2 (ja
Inventor
秀樹 北田
Hideki Kitada
秀樹 北田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2019022810A priority Critical patent/JP7205273B2/ja
Publication of JP2020136690A publication Critical patent/JP2020136690A/ja
Application granted granted Critical
Publication of JP7205273B2 publication Critical patent/JP7205273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】認証装置に用いられるものであって、情報の書き換えが可能な電子装置を提供する。【解決手段】酸化膜と、前記酸化膜の一方の面に設けられた第1の電極と、前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、を有し、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有することを特徴とする電子装置により上記課題を解決する。【選択図】図4

Description

本発明は、電子装置及び認証装置に関するものである。
近年、セキュリティ対策の一つとして、ランダムで制御不可能な物理的特徴を利用したPUF(Physically Unclonable Function:物理複製不可能回路)を用いた認証装置が注目されている。このようなPUFを用いた認証装置には、半導体デバイスを用いて抵抗変化を利用したものがある。
特開2017−130878号公報 特開2017−169049号公報 特開2017−215935号公報 特開2016−131216号公報
しかしながら、上記のような半導体デバイスを用いたものは、部分的に素子の一部を破壊するものであるため、書き換えができない。このため、認証装置として用いることのできるものであって、情報の書き換えが可能な電子装置が求められていた。
本実施の形態の一観点によれば、酸化膜と、前記酸化膜の一方の面に設けられた第1の電極と、前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、を有し、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有することを特徴とする。
開示の電子装置によれば、認証装置に用いられる電子装置において情報の書き換えが可能となる。
第1の実施の形態における電子装置の全体の構造図 第1の実施の形態における電子装置の要部拡大図 第1の実施の形態における電子装置の説明図(1) 第1の実施の形態における電子装置の説明図(2) 第1の実施の形態における電子装置の説明図(3) 第1の実施の形態における電子装置の説明図(4) 第1の実施の形態における電子装置の説明図(5) 第1の実施の形態における電子装置の製造方法の説明図(1) 第1の実施の形態における電子装置の製造方法の説明図(2) 第1の実施の形態における認証装置の説明図 第2の実施の形態における電子装置の上面図 第2の実施の形態における電子装置の全体の構造図 第2の実施の形態における電子装置の要部拡大図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。また、説明の便宜上、図面における縦横の縮尺等は実際と異なる場合がある。
〔第1の実施の形態〕
最初に、認証装置について簡単に説明する。セキュリティの認証方式には、物理的ばらつきを用いたPUF(物理複製不可能回路)を用いたものが考えられている。このようなPUFでは、ランダムな情報を暗号化キーとして用いているが、トライアンドエラーを繰り返すことにより、暗号化キーが読み取られてしまう可能性がある。上記のような方法では、暗号化キーの情報量が少ないと読み取られやすいことから、暗号化キーが読み取られることを防ぐため、暗号化キーの情報量を増やす方法が考えられる。しかしながら、暗号化キーの情報量が増えると、その分、情報通信の際の負担が増大する。このため、暗号化キーの情報量が少なく、読み取られにくいものが求められている。
一般的には、PUFの用途に用いることが可能な電子装置は、電子装置を製造する際の製造誤差等に基づき情報が生成されるため、情報を書き換えることができない。このため、本願発明者は、暗号化キーの情報を定期的に書き換えることができれば、暗号化キーの情報量が少なくても、読み取られにくいと考え、書き換え可能であって、PUFの用途に用いることのできる電子装置を想到するに至った。このような電子装置を認証装置に用いることにより、暗号化キーの情報量が少なくても、読み取られにくくすることができる。
(電子装置)
次に、第1の実施の形態における電子装置について説明する。本実施の形態における電子装置は、暗号化キーとなる情報を書き換えることができるものであって、認証装置に用いることが可能なものである。
本実施の形態における電子装置は、図1及び図2に示されるように、酸化膜10の一方の面10aの側に設けられた第1の電極20と、一方の面10aとは反対の他方の面10bの側に設けられた第2の電極31及び第3の電極32とを有している。本実施の形態においては、酸化膜10の両面に設けられている対向している1組の第1の電極20、第2の電極31及び第3の電極32により1つのメモリセル50が形成されている。図1に示すように、このようなメモリセル50は、1つの酸化膜10に複数設けられており、各々のメモリセル50における第1の電極20、第2の電極31及び第3の電極32は、制御部60に接続されている。
酸化膜10は、HfO、NiO、AlO、TaO、WO、ZnO、ZrOx等の酸化物により形成されており、膜厚は数十nmである。尚、酸化膜10は、一部窒素が含まれている酸窒化膜により形成されているものであってもよく、本願においては、このような酸窒化膜も酸化膜に含むものとする場合がある。
第1の電極20は、後述する金属イオンを供給するための電極であり、Ti、Al、Ag、Cu等により形成されている。
第2の電極31は、Pt、Ta、Ti等により形成されている。
第3の電極32は、金属等の導電性を有する材料により形成されているが、製造工程等を考慮した場合、第2の電極31と同じ材料であることが好ましい。尚、第3の電極32は、1つのメモリセルにおいて、複数設けられていてもよい。
本実施の形態における説明では、酸化膜10はHfOにより形成されており、第1の電極20はTiにより形成されており、第2の電極31及び第3の電極32はPtにより形成されている場合について説明する。
(情報の記憶及び書き換え)
次に、本実施の形態における電子装置における情報の記憶及び書き換えについて説明する。本実施の形態における電子装置における情報の記憶及び書き換え等は、制御部60における制御に基づき行われる。
最初に、本実施の形態における電子装置において、情報を記憶する場合について説明する。図3は、本実施の形態における電子装置において、情報が記憶されている状態を示す。
本実施の形態における電子装置に情報を記憶する際には、図4に示されるように、第1の電極20が正(+)、第2の電極31が負(−)となるように電圧を印加する。尚、第3の電極32には、電圧を印加しない。このように電圧を印加することにより、陽極となる第1の電極20から、第1の電極20を形成している金属の金属イオン21が、破線矢印Aに示すように、酸化膜10の膜中を第2の電極31に向かって移動する。このような金属イオン21の移動は、酸化膜10の膜中に存在している酸素欠損を利用して移動するため、このような金属イオン21の移動により、図3に示されるように、酸化膜10の膜中に、金属イオン21が連なったフィラメントが形成される。酸化膜10の膜中には、酸素欠損はランダムに存在していることから、金属イオン21によるフィラメントの形状もランダムに形成される。
具体的には、第1の電極20と第2の電極31とが電気的に接続されるように、金属イオン21によるフィラメントが形成される場合や、途中までしか金属イオン21によるフィラメントが形成されない場合がある。また、途中までしか金属イオン21によるフィラメントが形成されない場合であっても、金属イオン21によるフィラメントと第2の電極31との間隔はランダムとなる。
このようにフィラメントが形成された各々のメモリセル50の第1の電極20と第2の電極31との間に電圧を印加し、流れる電流を測定する。流れる電流が所定のしきい値以上のメモリセルの情報を「1」とし、所定のしきい値に満たないメモリセルの情報を「0」とすることにより、ランダムな情報を作成することができる。
次に、本実施の形態における電子装置において、情報を書き換える場合について説明する。
本実施の形態における電子装置において、情報を書き換える際には、最初に記憶されている情報を消去する動作となるリセットを行う。
具体的には、図5に示されるように、第1の電極20及び第3の電極32が負(−)、第2の電極31が正(+)となるように電圧を印加する。フィラメントを形成していた金属イオン21は陽イオンであるため、このように電圧を印加することにより、金属イオン21は、破線矢印Bに示すように、陰極となる第1の電極20及び第3の電極32に向かって移動する。このため、形成されていたフィラメントが崩れる。
次に、図6に示されるように、第1の電極20が正(+)、第3の電極32が負(−)となるように電圧を印加し、第2の電極31には、電圧を印加しないか、正(+)となるようにする。このように電圧を印加することにより、フィラメントを形成していた金属イオン21は、破線矢印Cに示すように、陰極となる第3の電極32に向かって移動する。
次に、図7に示されるように、再び、図4と同様に電圧を印加する。これにより、金属イオン21は、破線矢印Dに示すように、第3の電極32の側から第2の電極31に移動するため、元の状態とは異なる金属イオン21のフィラメントが形成される。このように、元の状態とは異なる金属イオン21のフィラメントが形成されることにより、本実施の形態においては、メモリセルにおいて、再現性の低い情報の書き換えを行うことができる。
尚、情報を消去する際に、図4に示される場合と、反対の極性の電圧を印加した場合、金属イオン21は移動した経路を元に戻る。具体的には、第1の電極20が負(−)、第2の電極31が正(+)となるように電圧を印加した場合、金属イオン21は移動した経路を元に戻る。このため、再び、図4に示されるように電圧を印加しても、前と同じ経路を辿り金属イオン21が移動し、元の状態と同様の金属イオン21のフィラメントが形成される。よって、メモリセルの情報の書き換えは、実質的にはあまりなされず、PUFの用途としては、あまり好ましくはない。
上記においては、情報を消去する動作は、図5に示す工程と、図6に示す工程の2段階で行う場合について説明したが、情報を消去する動作は、図5に示す工程のみであってもよく、図6に示す工程のみであってもよい。尚、より再現性の低い情報の書き換えを行うためには、上記のように、リセットは、図5に示す工程と、図6に示す工程の2段階で行うことが好ましい。
また、本実施の形態は、第1の電極20をPt、Ta、Ti、Au等により形成し、第2の電極31をTi、Al、Ag、Cu等により形成し、各々の電極に印加する電圧の極性を上記と反対にしたものであってもよい。しかしながら、できるだけ再現性の低い書き換えを行うには、第1の電極20をTi、Al、Ag、Cu等により形成し、第2の電極31をPt、Ta、Ti、Au等により形成し、上記のように電圧を印加することが好ましい。
(電子装置の製造方法)
次に、本実施の形態における電子装置の製造方法について説明する。本実施の形態における電子装置は、図8及び図9に示されるように、第1の電極20が形成されている第1の部材70と、第2の電極31及び第3の電極32が形成されている第2の部材80とにより形成されるものであってもよい。尚、便宜上、図8及び図9に示されるものは、図1等に示されるものとは、細部において形状等の異なっている部分が存在している。
最初に、図8に示されるように、第1の電極20が形成されている第1の部材70と、第2の電極31及び第3の電極32が形成されている第2の部材80とを作製する。第1の部材70は、樹脂材料やセラミックス等の絶縁体により形成された基板に、複数の第1の電極20が形成されており、第1の電極20の上には、第1の電極20を覆う第1の酸化膜11が形成されている。第2の部材80は、シリコン等により形成された基板に、複数の第2の電極31及び第3の電極32が形成されており、第2の電極31及び第3の電極32の上には、第2の電極31及び第3の電極32を覆う第2の酸化膜12が形成されている。また、第2の部材80には、ROM(Read only memory)81が形成されている。尚、図8及び図9においては、第2の部材80の内部にROM81が設けられている状態を示すものであるが、実際には、ROM81は、第2の部材80の表面側に形成されている。
次に、図9に示されるように、第1の部材70の第1の酸化膜11が形成されている面と、第2の部材80の第2の酸化膜12が形成されている面とを直接接合により接合する。これにより、第1の酸化膜11と第2の酸化膜12とにより酸化膜10が形成され、本実施の形態における電子装置が製造される。
(認証装置)
次に、本実施の形態における電子装置を用いた認証装置について、図10に基づき説明する。図10は、本実施の形態における認証装置の要部を示すものであり、本実施の形態における電子装置100、制御部60、読み出し部101、識別子生成部102等を有している。本実施の形態における認証装置の制御は、電子装置100の制御を含め、制御部60によりなされる。
本実施の形態においては、電子装置100に所定の電圧を印加することにより、暗号化キーのもととなる情報を作成する。電子装置100に作成された情報は、読み出し部101により電流等の情報として読み取られ、読み取られた電流等の情報は、識別子生成部102に送られる。識別子生成部102では、読み出し部101により読み取られた電流等の値が、所定のしきい値以上であるか否かにより「1」、「0」に分けられ識別子が生成される。このように得られた識別子は暗号化キーとして用いることができ、データベースに記憶しておく。
外部より、本実施の形態における認証装置を含む電子機器にアクセスする場合には、電子機器にアクセスするために入力された入力情報が、暗号化キーの情報と一致しているか否かが判断される。具体的は、入力情報が暗号化キーと一致している場合には、電子機器にアクセスすることができ、一致していない場合には、電子機器にはアクセスすることはできない。
本実施の形態においては、制御部60による制御に基づき、暗号化キーの情報が読み取られる前に、所定の時間ごとに、電子装置100におけるメモリセル50の情報の書き換えが行われる。よって、暗号化キーの情報量が少なくても、暗号化キーの情報が読み取られることを防ぐことができる。
〔第2の実施の形態〕
次に、第2の実施の形態について説明する。本実施の形態は、図11に示されるように、第3の電極32の周囲を囲むように、第2の電極31が形成されている構造のものである。図11は、本実施の形態における電子装置を形成している1つのメモリセルの上面図であり、図12は、本実施の形態における電子装置の断面図であり、図13は、図12の要部拡大図である。
図11に示されるように、第3の電極32の周囲を囲むように第2の電極31が形成されているため、図5及び図6に示されるように、リセットする電圧を印加した場合に、金属イオン21は第3の電極32に集まるように移動する。従って、再び情報を記憶するための電圧が印加した場合、第2の電極31の周囲に広がるように移動し、金属イオン21のフィラメントを形成するため、元の金属イオン21のフィラメントとは、異なる形状の金属イオン21のフィラメントが形成される。これにより、より一層再現性の低い書き換えがなされる。
尚、上記以外の内容については、第1の実施の形態と同様である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
酸化膜と、
前記酸化膜の一方の面に設けられた第1の電極と、
前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
を有し、
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有することを特徴とする電子装置。
(付記2)
前記第2の制御において、前記第1の電極が負極、前記第2の電極が正極となる電圧を印加することを特徴とする付記1に記載の電子装置。
(付記3)
前記第2の制御において、前記第1の電極が正極となる電圧を印加し、前記第2の電極には電圧を印加しないことを特徴とする付記1に記載の電子装置。
(付記4)
前記第1の電極が正極、前記第2の電極が負極となる電圧を印加すると、前記第1の電極を形成している金属のイオンが、前記酸化膜の内部を前記第2の電極に向かって移動し、前記金属イオンによるフィラメントを形成し、
前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加すると、前記フィラメントを形成していた前記金属イオンが、前記酸化膜の内部を前記第3の電極に向かって移動することを特徴とする付記1から3のいずれかに記載の電子装置。
(付記5)
前記第1の制御の後に実行された前記第2の制御の後、再度前記第1の制御が実行される場合、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する制御を行うことを特徴とする付記1から4のいずれかに記載の電子装置。
(付記6)
前記酸化膜は、HfO、NiO、AlO、TaO、WO、ZnO、ZrOxのうちのいずれかを含むものにより形成されており、
前記第1の電極は、Ti、Al、Ag、Cuのうちのいずれかを含むものにより形成されており、
前記第2の電極及び前記第3の電極は、Pt、Ta、Ti、Auのうちのいずれかを含むものにより形成されていることを特徴とする付記1から5のいずれかに記載の電子装置。
(付記7)
前記酸化膜を挟んで対向する1組の前記第1の電極、前記第2の電極及び前記第3の電極によりメモリセルが形成されるものであって、
前記酸化膜には、複数のメモリセルが設けられていることを特徴とする付記1から6のいずれかに記載の電子装置。
(付記8)
前記第1の電極と、前記第1の電極の上に形成された第1の酸化膜とを有する第1の部材と、
前記第2の電極及び前記第3の電極と、前記第2の電極及び前記第3の電極の上に形成された第2の酸化膜とを有する第2の部材と、
を有し、
前記第1の部材と前記第2の部材は、前記第1の部材の前記第1の酸化膜と、前記第2の部材の前記第2の酸化膜とにおいて接合されており、
接合された前記第1の酸化膜と前記第2の酸化膜により、前記酸化膜が形成されるものであることを特徴とする付記1から7のいずれかに記載の電子装置。
(付記9)
前記酸化膜の他方の面において、前記第3の電極は、前記第2の電極の周囲を囲むように設けられていることを特徴とする付記1から8のいずれかに記載の電子装置。
(付記10)
前記第1の制御および前記第2の制御が、所定の時間ごとに実行されることを特徴とする付記1から9のいずれかに記載の電子装置。
(付記11)
付記1から10のいずれかに記載の電子装置と、
前記電子装置に記憶されている情報を読み出す読み出し部と、
前記読み出し部により読み出された情報に基づき暗号化キーとなる識別子を生成する識別子生成部と、
を有することを特徴とする認証装置。
10 酸化膜
10a 一方の面
10b 他方の面
20 第1の電極
21 金属イオン
31 第2の電極
32 第3の電極
50 メモリセル
60 制御部

Claims (10)

  1. 酸化膜と、
    前記酸化膜の一方の面に設けられた第1の電極と、
    前記酸化膜の他方の面に設けられた第2の電極及び第3の電極と、
    を有し、
    前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する第1の制御と、前記第1の電極または前記第2の電極が正極、前記第3の電極が負極となる電圧を印加する第2の制御と、を有することを特徴とする電子装置。
  2. 前記第2の制御において、前記第1の電極が負極、前記第2の電極が正極となる電圧を印加することを特徴とする請求項1に記載の電子装置。
  3. 前記第2の制御において、前記第1の電極が正極となる電圧を印加し、前記第2の電極には電圧を印加しないことを特徴とする請求項1に記載の電子装置。
  4. 前記第1の制御の後に実行された前記第2の制御の後、再度前記第1の制御が実行される場合、前記第1の電極が正極、前記第2の電極が負極となる電圧を印加する制御を行うことを特徴とする請求項1から3のいずれかに記載の電子装置。
  5. 前記酸化膜は、HfO、NiO、AlO、TaO、WO、ZnO、ZrOxのうちのいずれかを含むものにより形成されており、
    前記第1の電極は、Ti、Al、Ag、Cuのうちのいずれかを含むものにより形成されており、
    前記第2の電極及び前記第3の電極は、Pt、Ta、Ti、Auのうちのいずれかを含むものにより形成されていることを特徴とする請求項1から4のいずれかに記載の電子装置。
  6. 前記酸化膜を挟んで対向する1組の前記第1の電極、前記第2の電極及び前記第3の電極によりメモリセルが形成されるものであって、
    前記酸化膜には、複数のメモリセルが設けられていることを特徴とする請求項1から5のいずれかに記載の電子装置。
  7. 前記第1の電極と、前記第1の電極の上に形成された第1の酸化膜とを有する第1の部材と、
    前記第2の電極及び前記第3の電極と、前記第2の電極及び前記第3の電極の上に形成された第2の酸化膜とを有する第2の部材と、
    を有し、
    前記第1の部材と前記第2の部材は、前記第1の部材の前記第1の酸化膜と、前記第2の部材の前記第2の酸化膜とにおいて接合されており、
    接合された前記第1の酸化膜と前記第2の酸化膜により、前記酸化膜が形成されるものであることを特徴とする請求項1から6のいずれかに記載の電子装置。
  8. 前記酸化膜の他方の面において、前記第3の電極は、前記第2の電極の周囲を囲むように設けられていることを特徴とする請求項1から7のいずれかに記載の電子装置。
  9. 前記第1の制御および前記第2の制御が、所定の時間ごとに実行されることを特徴とする請求項1から8のいずれかに記載の電子装置。
  10. 請求項1から9のいずれかに記載の電子装置と、
    前記電子装置に記憶されている情報を読み出す読み出し部と、
    前記読み出し部により読み出された情報に基づき暗号化キーとなる識別子を生成する識別子生成部と、
    を有することを特徴とする認証装置。
JP2019022810A 2019-02-12 2019-02-12 電子装置及び認証装置 Active JP7205273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019022810A JP7205273B2 (ja) 2019-02-12 2019-02-12 電子装置及び認証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019022810A JP7205273B2 (ja) 2019-02-12 2019-02-12 電子装置及び認証装置

Publications (2)

Publication Number Publication Date
JP2020136690A true JP2020136690A (ja) 2020-08-31
JP7205273B2 JP7205273B2 (ja) 2023-01-17

Family

ID=72263719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019022810A Active JP7205273B2 (ja) 2019-02-12 2019-02-12 電子装置及び認証装置

Country Status (1)

Country Link
JP (1) JP7205273B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078251A1 (ja) * 2007-12-19 2009-06-25 Nec Corporation スイッチング素子およびその製造方法
JP2010114231A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子
JP2013157444A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 不揮発性抵抗変化素子、書込み方法、および不揮発性メモリ
JP2017523588A (ja) * 2014-06-13 2017-08-17 インテル・コーポレーション ウェハ接合のための表面封入
JP2017216679A (ja) * 2016-05-26 2017-12-07 パナソニックIpマネジメント株式会社 画像偽造防止装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009078251A1 (ja) * 2007-12-19 2009-06-25 Nec Corporation スイッチング素子およびその製造方法
JP2010114231A (ja) * 2008-11-06 2010-05-20 Fujitsu Ltd 抵抗変化型素子および抵抗変化型素子製造方法
WO2010147073A1 (ja) * 2009-06-15 2010-12-23 株式会社村田製作所 抵抗スイッチング・メモリー素子
JP2013157444A (ja) * 2012-01-30 2013-08-15 Toshiba Corp 不揮発性抵抗変化素子、書込み方法、および不揮発性メモリ
JP2017523588A (ja) * 2014-06-13 2017-08-17 インテル・コーポレーション ウェハ接合のための表面封入
JP2017216679A (ja) * 2016-05-26 2017-12-07 パナソニックIpマネジメント株式会社 画像偽造防止装置

Also Published As

Publication number Publication date
JP7205273B2 (ja) 2023-01-17

Similar Documents

Publication Publication Date Title
Wang et al. Recent advances of volatile memristors: Devices, mechanisms, and applications
US11869852B2 (en) Physical unclonable functions with copper-silicon oxide programmable metallization cells
US9823899B2 (en) Random number processing device generating random numbers by using data read from non-volatile memory cells, and integrated circuit card
US9898598B2 (en) Authentication system having a non-volatile memory including memory cells in initial or variable states and a host computer for performing authentication therebetween
US7214587B2 (en) Method for fabricating a semiconductor memory cell
US11552810B2 (en) PUF with dissolvable conductive paths
US20150220457A1 (en) Cryptographic processing device
TW201833922A (zh) 基於電阻式隨機存取記憶體的認證電路
JP2016105344A (ja) 耐タンパ性を有する不揮発性メモリ装置、および集積回路カード
JP7071590B2 (ja) 電場を利用した電流経路制御方法及び電子素子
JP2012528419A5 (ja)
US9006076B2 (en) Resistive memory device and fabrication method thereof
Rajendran et al. Application of resistive random access memory in hardware security: A review
JP2009071304A (ja) 抵抗変化型メモリ素子及びその形成方法
KR20090090563A (ko) 저항 기억 요소를 포함하는 반도체 소자
Gogoi et al. Enhancing the switching performance of CH3NH3PbI3 memristors by the control of size and characterization parameters
US11935843B2 (en) Physical unclonable functions with silicon-rich dielectric devices
JP7205273B2 (ja) 電子装置及び認証装置
US8742386B2 (en) Oxide based memory with a controlled oxygen vacancy conduction path
US20140374693A1 (en) Varied multilayer memristive device
Wilson et al. Design and analysis of pre-formed ReRAM-based PUF
US20220392528A1 (en) Method for programming an array of resistive memory cells
RU2516771C1 (ru) Резистивный флэш элемент памяти
US20230291581A1 (en) PROGRAM-READ-ERASE SCHEMES TO PROTECT PUF CHALLENGE-RESPONSE-PAIRS WITH PRE-FORMED ReRAMS
Sun et al. An Analytic Model of Electrochemical Metallization Memristor With a Cluster Spontaneous Decay

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7205273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150