CN107346773A - 阵列基板及其制备方法和显示装置 - Google Patents

阵列基板及其制备方法和显示装置 Download PDF

Info

Publication number
CN107346773A
CN107346773A CN201710537516.3A CN201710537516A CN107346773A CN 107346773 A CN107346773 A CN 107346773A CN 201710537516 A CN201710537516 A CN 201710537516A CN 107346773 A CN107346773 A CN 107346773A
Authority
CN
China
Prior art keywords
negative electrode
anode
electrode
layer
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710537516.3A
Other languages
English (en)
Inventor
赵远洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710537516.3A priority Critical patent/CN107346773A/zh
Publication of CN107346773A publication Critical patent/CN107346773A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供了阵列基板及其制备方法和显示装置,该阵列基板包括:阻变结构,所述阻变结构包括:阴极,所述阴极与所述像素电极电连接;阳极,所述阳极与薄膜晶体管的漏极电连接;阻变层,所述阻变层设置于所述阴极和所述阳极之间,且与所述阴极和所述阳极电连接;其中,当阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。通过引入阻变结构,可以大大降低泄漏电流,进而提高了像素的保持能力,保证了画面的质量,同时也可改善Crosstalk、Flicker、Flicker Shift等不良。

Description

阵列基板及其制备方法和显示装置
技术领域
本发明涉及显示技术领域,具体的,涉及阵列基板及其制备方法和显示装置。
背景技术
薄膜场效应晶体管液晶显示屏(TFT-LCD)已成为现代生活不可或缺的重要部分。随着科技的进步,人们对显示的需求已从之前的“看”逐渐变为“互动”,随之而来的便是高品质及新技术的提出如4K、8K高分辨率、Full In Cell触控技术等。然而,高新的技术带来的是对于面板设计更大的挑战。高分辨率产品提高了显示区负载、Full In Cell占用了部分充电时间,这些新技术对于面板的驱动充电能力以及充电完成后的像素保持能力有着很高的要求。若使用这些新技术且保证良好的显示功能,我们应尽量提高像素的保持能力即减小漏电。而对于a-Si器件而言,其开关比约105~106,若存在工艺波动或者设计大的沟道宽度,泄漏电流将会更大。
因而,目前TFT-LCD相关技术仍有待改进。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的在于提出一种可防止TFT器件因存在工艺波动以及设计大的沟道宽度或小的沟道长度而导致的泄漏电流,防止TFT本身存在的泄漏电流、提高像素的保持能力,保证了显示面板画面的质量或者改善Crosstalk(串扰)、Flicker(闪烁)、Flicker Shift(闪烁漂移)等不良的阵列基板。
在本发明的一个方面,本发明提供了一种阵列基板。根据本发明的实施例,该阵列基板包括:阻变结构,所述阻变结构包括:阴极,所述阴极与所述像素电极电连接;阳极,所述阳极与薄膜晶体管的漏极电连接;阻变层,所述阻变层设置于所述阴极和所述阳极之间,且与所述阴极和所述阳极电连接;其中,当所述阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当所述阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。发明人发现,引入的阻变结构开关比可达106~107以上,一方面可防止TFT器件因存在工艺波动以及设计大的沟道宽度或小的沟道长度而导致的泄漏电流,另一方面由于阻变结构开关比较a-Si TFT大1~2个数量级,因此也可进一步防止TFT本身存在的泄漏电流。泄漏电流的降低提高了像素的保持能力,保证了画面的质量。此外,降低泄漏电流也可改善Crosstalk、Flicker、Flicker Shift等不良。
根据本发明的实施例,形成所述阴极和阳极的材料各自独立的选自Pt、Ag、Pd、W、Mo、Ti、Al、Cu、氧化铟锡、氧化铟锌、氧化钇钡铜、LaAlO3、SrRuO3和多晶硅。
根据本发明的实施例,所述阴极与所述薄膜晶体管的栅极同层设置。
根据本发明的实施例,所述漏极构成所述阳极。
根据本发明的实施例,形成所述阻变层的材料包括:钙钛矿氧化物、过渡金属氧化物、固态电解质材料、有机材料、非晶硅、L-Si和Ge2Sb2+xTe5,优选非晶硅和过渡金属氧化物。
在本发明的另一方面,本发明提供了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的阵列基板。发明人发现,该显示装置可以有效防止TFT器件因存在工艺波动以及设计大的沟道宽度或小的沟道长度而导致的泄漏电流,且由于阻变结构开关可达106~107以上,较a-Si TFT大1~2个数量级,因此也可进一步防止TFT本身存在的泄漏电流,进而提高了像素的保持能力,保证了画面的质量,也可改善Crosstalk、Flicker、FlickerShift等不良。
在本发明的再一方面,本发明提供过了一种制备阵列基板的方法。根据本发明的实施例,该方法包括形成阻变结构的步骤,形成所述阻变结构的步骤包括:形成阴极,所述阴极与所述像素电极电连接;形成阻变层,所述阻变层与所述阴极电连接;形成阳极,所述阳极与所述阻变层和薄膜晶体管的漏极电连接,其中,当所述阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当所述阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。通过该方法,可以快速有效的制备获得前面所述的阵列基板,且操作步骤简单、方便,容易控制,另外,获得的阵列基板由于具有开关比可达106~107以上的阻变结构,可以有效防止制备工艺、器件结构设计等因素造成的泄漏电流,以及TFT本身存在的泄漏电流,进而可以提高像素的保持能力,保证画面的显示质量,明显改善Crosstalk、Flicker、Flicker Shift等不良。
根据本发明的实施例,所述阴极与所述薄膜晶体管的栅极通过一次构图工艺形成。
根据本发明的实施例,所述阻变层与所述薄膜晶体管的有源层通过一次构图工艺形成。
附图说明
图1显示了根据本发明实施例的阻变结构的结构示意图。
图2显示了根据本发明实施例的阵列基板上像素区结构示意图。
图3显示了根据本发明实施例的阵列基板的剖面结构示意图。
图4显示了根据本发明实施例的阻变结构的工作原理示意图。
图5显示了根据本发明实施例的阻变结构的电化学金属化记忆效应I-V曲线及原理示意图。
图6显示根据本发明实施例的阻变结构的价态变化记忆效应原理示意图。
图7显示了根据本发明实施例的阻变结构的微观导电细丝示意图。
附图标记:
10:阴极 20:阳极 30:阻变层 40:脉冲信号 1:栅极 2:栅绝缘层 3:有源层 4:欧姆接触层 5:漏极 6:源极 7:绝缘层 8:像素电极 9:公共电极
具体实施方式
下面详细描述本发明的实施例。下面描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。实施例中未注明具体技术或条件的,按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。所用试剂或仪器未注明生产厂商者,均为可以通过市购获得的常规产品。
本发明是基于发明人的以下认识和发现完成的:
阻变结构是在不同电压或电流条件下可以呈现高阻态和低阻态的一种器件结构,阻变结构的阻变行为主要体现在其电流(Current)-电压(Voltage)曲线上,据此,器件可分为两种类型:单极型和双极型,工作原理示意图如图4所示。图4(a)为单极型器件,阻变行为不依赖于施加电压的极性,电压达到复位电压即可发生复位(RESET),器件迅速变为高阻态(关态),继续施压,器件都会继续维持在关态(OFF-state),直到器件达到了置位电压,器件会由关态变为开态(On-state)重新导通。以上循环过程可以不停重复直至器件失效。典型的双极型阻变行为如图4(b)所示,阻变行为的置位(SET)与复位过程分别在不同极性的偏压下发生。发明人经过深入研究发现,阻变结构的高低阻态比(HRS/LRS)可达106~107以上,因此可以很大地降低泄漏电流,提高保持能力,如果将阻变结构应用于TFT-LCD,可以明显提高开关比,降低泄漏电流,进而提高像素的保持能力,改善画面品质。基于TFT-LCD充电和保持的过程电压极性是相反的,为了保证阻变性能,应引入双极型的阻变结构。
双极型阻变结构的阻变机制并没有统一的结论,目前有两种阻变机制是被普遍认可的:电化学金属化记忆效应和价变记忆效应。
电化学金属化记忆效应I-V曲线及原理示意图参照图5所示,初态为图5(a),在阴极10上加正压,阴极10上的原子开始被氧化成为阳离子,这些阳离子在外加电场作用下,迁移通过阻变层30到达阳极20并被还原结晶。直到一条导电细丝最终形成,此时如图5(b)所示,导电细丝连通了阴极10和阳极20,电流将流过器件使器件从高阻态转换到低阻态。一般在此过程中会施加电流限定以避免过大的电流流过器件导致产生大量焦耳热从而损伤导电细丝。相反在复位过程中,一个极性相反的电压会被加在阴极10上,因此导电细丝得到氧化并开始溶解,氧化后导电细丝上的阳离子会向阴极10迁移并沉淀在阴极10上,导电细丝不再连通阴极和阳极,如图5(d)所示,电流就会急速下降导致器件从低阻态转换到高阻态。
价态变化记忆效应原理如图6所示,在此模型中,低阻态由一系列渗流的氧空位表示,如白色圆圈所示,电流通过电子在一系列氧空位之间跃迁,此过程中,在阴极10上施加正压,导致大量的氧离子流向阴极并吸附其上。在复位过程中,阴极10的电子占据率明显减小并呈现出电子在氧空位之间的跳跃频率比在氧空位和阴极之间的频率大。因此氧空位带正电,并与氧离子结合从阳极20释放。因此,导电细丝和电极之间产生了间隙,阻变层30将恢复初始状态,电流明显减少,该器件从低阻态状态转换到高阻态。
无论是电化学金属化记忆效应或价变记忆效应,其原理归根结底都可以看作为一条在电场作用下形成的可容电子通过的导电通道(细丝)。置位阶段是个增加金属原子浓度并排斥金属离子使导电细丝形成的过程;复位阶段是减少金属原子浓度并氧化金属原子生成绝缘层以断开导电细丝的过程。细丝的微观示意图如图7所示。细丝形成,体系导通,细丝断开体系基本不导通。
由以上原理可知,双极型的阻变结构(RS)可表现出类似二极管的单极电压驱动的开关特性。基于此,发明人创造性的将其引入TFT-LCD的像素设计,如图2所示。在像素电极与TFT漏极之间加入阻变结构,阴极接漏极作为阳极驱动电极,阳极接像素电极为阴极。当栅极驱动输出信号时,TFT管打开,源极信号通过TFT管从源极到达漏极,漏极上有电压时,即RS阳极有电压,RS结构在正向电压下导电细丝形成,系统导通对像素充电;像素充电完毕时,TFT管断开,漏极无电压而像素电极由于电容的作用存在电压,相当于RS结构阳极无电压,阴极有电压,在反向电压的作用下细丝断开,RS结构基本不导电,像素处于保持状态。如果不存在RS结构,那么TFT管会存在一定的漏电Ioff,如果工艺存在波动或者产品要求短沟道,Ioff将会更大,这将导致像素保持能力下降以及Crosstalk、Flicker等不良。加入RS结构后,由于RS结构基本开关比在106~107以上,比TFT大,这将在TFT管之前就大幅降低了漏电流,将整体的漏电流限定在一个很小的程度上。
有鉴于此,在本发明的一个方面,本发明提供了一种阵列基板。根据本发明的实施例,该阵列基板包括:阻变结构,所述阻变结构包括:阴极,所述阴极与所述像素电极电连接;阳极,所述阳极与薄膜晶体管的漏极电连接;阻变层,所述阻变层设置于所述阴极和所述阳极之间,且与所述阴极和所述阳极电连接;其中,当阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当所述阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。发明人发现,TFT打开时,电压方向由漏极到像素电极,阻变结构为低阻态,导通对像素充电;TFT关闭时,电压方向由像素电极到漏极,阻变结构为高阻态,基本不导电;引入的阻变结构开关比(高阻态电阻值与低阻态电阻值的比值)可达106~107以上,一方面可防止TFT器件因存在工艺波动以及设计大的沟道宽度或小的沟道长度而导致的泄漏电流,另一方面由于阻变结构开关比较a-Si TFT大1~2个数量级,因此也可进一步防止TFT本身存在的泄漏电流。泄漏电流的降低提高了像素的保持能力,保证了画面的质量。此外,降低泄漏电流也可改善Crosstalk、Flicker、Flicker Shift等不良。
需要说明的是,虽然阻变结构只有在阴极和阳极的电压方向发生变化时才会相应进行低阻态和高阻态的变化,但高阻态和低阻态的阻值并不是一成不变的,在一定范围内其可以随着阴极和阳极之间的压差变化而发生变化,所以,在阵列基板中引入阻变结构,可以在保证有效显示的前提下,降低漏电流,提高像素保持能力,改善显示不良。
根据本发明的实施例,阻变结构的具体结构没有特别限制,只要可以在方向不同的电压作用下呈现不同的高、低阻态即可,本领域技术人员可以根据需要灵活选择。具体的,参照图1,阻变结构(resistive switching,RS)可以为阻变材料30夹在两个金属端电极10和20之间的结构。阻变现象可通过电流或电压脉冲40施加到电极10上实现,电阻状态在没有被刷新情况下保持稳定。在脉冲作用下,阻变结构可以利用两个电极之间阻变材料(如半导体材料)中的缺陷效应来实现在高阻态(HRS)和低阻态(LRS)之间的转变。阻变结构的高低阻态比(HRS/LRS)可达106~107以上,因此可以很大程度地降低泄漏电流,提高保持能力。
在本发明的一些实施例中,将阻变结构引入阵列基板中,为了更好的使得阻变结构与阵列基板的结构和制备工艺兼容,并保证满足降低泄漏电流的使用要求,需要将阻变结构与阵列基板中的现有结构进行合适的连接。具体的,参照图2,所述阻变结构可以包括:阴极10,所述阴极10与所述像素电极8连接;阳极20,所述阳极20与所述漏极5连接;阻变层30,所述阻变层30设置于所述阴极10和所述阳极20之间,且与所述阴极10和所述阳极20电连接。由此,TFT打开时,电压方向由漏极到像素电极,阻变结构为低阻态,导通对像素充电;TFT关闭时,电压方向由像素电极到漏极,阻变结构为高阻态,基本不导电,且阻变结构的开关比较高,可以有效减少泄漏电流,提高像素的保持能力,保证显示画面品质。
根据本发明的实施例,阻变结构中的阴极、阳极在阵列基板上的具体设置位置没有特别限制,本领域技术人员可以根据设计需要灵活选择。在本发明的一些实施例中,参照图3,阴极10与薄膜晶体管的栅极1同层设置。由此,可以通过一次构图工艺同时形成阴极10和栅极1,操作步骤简单、方便,且使得阻变结构的制备方法与阵列基板的制备工艺兼容。在本发明的一些实施例中,漏极5复用为所述阳极20。在本发明的一个具体示例中,参照图3,阵列基板可以包括栅极1;与栅极同层设置的阴极10;覆盖栅极1和阴极10的栅绝缘层2;设置在栅绝缘层2远离阴极10的一侧、且贯穿栅绝缘层2与阴极10电连接的像素电极8;设置在阴极10靠近栅绝缘层2的一侧,且嵌设在栅绝缘层2中的阻变层30;设置在栅绝缘层2远离栅极1的一侧的有源层3;设置在有源层3远离栅极1的一侧的欧姆接触层4;设置在欧姆接触层4远离栅极1的一侧的漏极5和源极6,其中,漏极5与阻变层30电连接,且复用为阻变结构的阳极20;设置在像素电极8、栅绝缘层2、漏极5、有源层3和源极6远离栅极1的一侧的绝缘层7;设置在绝缘层7远离阴极10的一侧的公共电极9。由此,可以复用薄膜晶体管中的原有结构,不增加额外结构,简化阵列基板的结构和制备方法。当然,本领域技术人员可以理解,图3仅为示例性说明本发明的阵列基板的结构,而不能理解为对本发明的限制,只要能够满足使用要求,本发明的阵列基板还可以具有其他结构,在不脱离本发明的发明构思的前提下,在本发明基础上做出的合理改变和替换均在本发明的保护范围之内。
根据本发明的实施例,形成阴极和阳极的具体材料也没有特别限制,本领域技术人员可以根据需要灵活选择。在本发明的一些实施例中,形成阴极和阳极的材料各自独立的包括:金属Pt、Ag、Pd、W、Mo、Ti、Al、Cu,金属氧化物氧化铟锡(ITO)、氧化铟锌(IZO)、氧化钇钡铜(YBCO)、LaAlO3、SrRuO3以及多晶硅材料等。由此,有利于提高阵列基板的使用性能,且材料来源广泛、易得,成本较低。
根据本发明的实施例,形成阻变层的具体材料没有特别限制,只要能够实现高低阻态的变化,本领域技术人员可以根据需要选择。在本发明的一些实施例中,形成所述阻变层的材料包括:钙钛矿氧化物、过渡金属氧化物、固态电解质材料、有机材料、非晶硅、L-Si和Ge2Sb2+xTe5。由此,具有较高的开关比,降低泄漏电流的效果较佳。
在本发明的一些具体实施例中,钙钛矿氧化物包括但不限于R1-xCaxMnO3(R=Pr/La/Nd),La0.67Sr0.33MnO3,LiNbO3,SrTiO3,BaTiO3和SrZrO3;过渡金属氧化物包括但不限于NiO,TiO2,CuOx,ZrO2,Nb2O5,Ta2O5,Al2O3,CoO,HfOx,MgOx,MoOx,VO2和ZnO;固态电解质材料包括但不限于SiO2,WO3,CuI0.76S0.1,AgGeSe,AgGeS,Ag2S,Cu2S,Sb0.35Te0.65和ZnxCd1-xS;有机材料包括但不限于AIDCN,PVK,PS,PCm,FI2TPN,PIDPC,CuTCNQ,AgTCNQ,PPV,Alq3和P3HT。由此,材料来源广泛,成本较低,且具有较高的开关比,降低泄漏电流的效果较佳。
在本发明的一些优选实施例中,形成阻变层的材料可以为非晶硅和过渡金属氧化物。由此,可以进一步提高阻变结构的开关比,提高降低泄漏电流的效果,进而提高像素的保持能力,改善显示画面质量。
在本发明的另一方面,本发明提供了一种显示装置。根据本发明的实施例,该显示装置包括前面所述的阵列基板。发明人发现,该显示装置可以有效防止TFT器件因存在工艺波动以及设计大的沟道宽度或小的沟道长度而导致的泄漏电流,且由于阻变结构开关可达106~107以上,较a-Si TFT大1~2个数量级,因此也可进一步防止TFT本身存在的泄漏电流,进而提高了像素的保持能力,保证了画面的质量,也可改善Crosstalk、Flicker、FlickerShift等不良。本领域技术人员可以理解,该显示装置具有前面所述的阵列基板的所有特征和优点,在此不再一一赘述。
根据本发明的实施例,该显示装置的具体种类没有特别限制,可以为任何具有显示功能的器件,例如包括但不限于显示面板、手机、平板电脑、计算机、游戏机、可穿戴设备及具有显示功能的生活电器等。另外,本领域技术人员可以理解,除了前面所述的阵列基板,该显示装置还具有常规显示装置必须具备的必要结构和部件,例如以显示面板为了,其还可以包括彩膜基板、液晶材料、封装结构等等,在此不再过多赘述。
在本发明的再一方面,本发明提供过了一种制备阵列基板的方法。根据本发明的实施例,该方法包括形成阻变结构的步骤,形成所述阻变结构的步骤可以包括:形成阴极,所述阴极与所述像素电极电连接;形成阻变层,所述阻变层与所述阴极电连接;形成阳极,所述阳极与所述阻变层和薄膜晶体管的漏极电连接,其中,当所述薄膜晶体管为开态时,所述阻变结构呈低阻态,当所述薄膜晶体管为关态时,所述阻变结构呈高阻态。通过该方法,可以快速有效的制备获得前面所述的阵列基板,且操作步骤简单、方便,容易控制,且形成阻变结构的工艺可以与阵列基板工艺相兼容,另外,获得的阵列基板由于具有开关比可达106~107以上的阻变结构,可以有效防止制备工艺、器件结构设计等因素造成的泄漏电流,以及TFT本身存在的泄漏电流,进而可以提高像素的保持能力,保证画面的显示质量,明显改善Crosstalk、Flicker、Flicker Shift等不良。
根据本发明的实施例,为了进一步简化操作步骤,节省成本,所述阴极可以与所述薄膜晶体管的栅极通过一次构图工艺形成。由此,步骤简单,可以与制备阵列基板的现有步骤同步形成,不需要额外增加过多步骤,简化操作,易于实现,成本较低。
根据本发明的实施例,所述阻变层可以与所述薄膜晶体管的有源层通过一次构图工艺形成。由此,步骤简单,可以与制备阵列基板的现有步骤同步形成,不需要额外增加过多步骤,简化操作,易于实现,成本较低。
根据本发明的一些实施例,阵列基板的结构示意图如图3所示,形成阻变结构的工艺可以与阵列基板工艺相兼容。具体的,可以在原有阵列基板工艺基础上额外增加一层阻变(RS)层,一些实施例中,实现工艺步骤可以为栅极1→栅绝缘层2→阻变层30→有源层3→像素电极8→漏极5、源极6→绝缘层7→公共电极9,将RS层的工艺添加到栅绝缘层与有源层之间,该方法可以避免栅极和RS层较厚,可能导致栅绝缘层在RS边缘断裂的问题;另一些实施例中,由于所有位置的RS都是与栅极接触的,因此RS工艺也可放在栅绝缘层工艺之前,即栅极1→RS 30→栅绝缘层2→有源层3→像素电极8→漏极5、源极6→绝缘层7→公共电极9;在一些实施例中,若RS层用与有源层相同的材料,则可以与有源层合并为一张掩膜(半色调掩膜可解决膜厚不一致的需求)。优选情况下,综合考虑各方面因素,一般工艺步骤确定为栅极1→栅绝缘层2→阻变层30→有源层3→像素电极8→漏极5、源极6→绝缘层7→公共电极9,TFT漏极5通过RS与栅极相连即组成了阻变结构,栅极在通过栅绝缘层过孔与像素电极相连。这样即实现了图2所示的设计结构。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种阵列基板,其特征在于,包括:
阻变结构,所述阻变结构包括:
阴极,所述阴极与像素电极电连接;
阳极,所述阳极与薄膜晶体管的漏极电连接;
阻变层,所述阻变层设置于所述阴极和所述阳极之间,且与所述阴极和所述阳极电连接;
其中,当所述阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当所述阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。
2.根据权利要求1所述的阵列基板,其特征在于,形成所述阴极和阳极的材料各自独立的选自Pt、Ag、Pd、W、Mo、Ti、Al、Cu、氧化铟锡、氧化铟锌、氧化钇钡铜、LaAlO3、SrRuO3和多晶硅。
3.根据权利要求1所述的阵列基板,其特征在于,所述阴极与所述薄膜晶体管的栅极同层设置。
4.根据权利要求1所述的阵列基板,其特征在于,所述漏极复用为所述阳极。
5.根据权利要求1所述的阵列基板,其特征在于,包括:
栅极;
所述阴极,所述阴极与所述栅极同层设置;
栅绝缘层,所述栅绝缘层覆盖所述栅极和所述阴极;
所述像素电极,所述像素电极设置在所述栅绝缘层远离所述阴极的一侧,且贯穿所述栅绝缘层与所述阴极电连接;
所述阻变层,所述阻变层设置在所述阴极靠近所述栅绝缘层的一侧,且嵌设在所述栅绝缘层中;
有源层,所述有源层设置在所述栅绝缘层远离所述栅极的一侧;
欧姆接触层,所述欧姆接触层设置在所述有源层远离所述栅极的一侧;
源极和所述漏极,所述源极和漏极设置在所述欧姆接触层远离所述栅极的一侧,且所述漏极与所述阻变层电连接,复用为所述阳极;
绝缘层,所述绝缘层设置在所述像素电极、栅绝缘层、漏极、有源层和源极远离所述栅极的一侧;
公共电极,所述公共电极设置在所述绝缘层远离所述阴极的一侧。
6.根据权利要求1所述的阵列基板,其特征在于,形成所述阻变层的材料包括:钙钛矿氧化物、过渡金属氧化物、固态电解质材料、有机材料、非晶硅、L-Si和Ge2Sb2+xTe5,优选非晶硅和过渡金属氧化物。
7.一种显示装置,其特征在于,包括权利要求1-6中任一项所述的阵列基板。
8.一种制备阵列基板的方法,其特征在于,包括形成阻变结构的步骤,其中,形成所述阻变结构的步骤包括:
形成阴极,所述阴极与所述像素电极电连接;
形成阻变层,所述阻变层与所述阴极电连接;
形成阳极,所述阳极与所述阻变层和薄膜晶体管的漏极电连接,
其中,当所述阳极的电压高于所述阴极的电压时,所述阻变结构呈低阻态,当阳极的电压低于所述阴极的电压时,所述阻变结构呈高阻态。
9.根据权利要求8所述的方法,其特征在于,所述阴极与所述薄膜晶体管的栅极通过一次构图工艺形成。
10.根据权利要求8所述的方法,其特征在于,所述阻变层与所述薄膜晶体管的有源层通过一次构图工艺形成。
CN201710537516.3A 2017-07-04 2017-07-04 阵列基板及其制备方法和显示装置 Pending CN107346773A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710537516.3A CN107346773A (zh) 2017-07-04 2017-07-04 阵列基板及其制备方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710537516.3A CN107346773A (zh) 2017-07-04 2017-07-04 阵列基板及其制备方法和显示装置

Publications (1)

Publication Number Publication Date
CN107346773A true CN107346773A (zh) 2017-11-14

Family

ID=60257944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710537516.3A Pending CN107346773A (zh) 2017-07-04 2017-07-04 阵列基板及其制备方法和显示装置

Country Status (1)

Country Link
CN (1) CN107346773A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109308A (zh) * 2019-05-06 2019-08-09 合肥京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222723A1 (en) * 2002-08-09 2007-09-27 Tatsuya Sugita Image display apparatus and image display module
US20160097945A1 (en) * 2014-10-02 2016-04-07 Intermolecular, Inc. Transparent Resistive Random Access Memory Cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070222723A1 (en) * 2002-08-09 2007-09-27 Tatsuya Sugita Image display apparatus and image display module
US20160097945A1 (en) * 2014-10-02 2016-04-07 Intermolecular, Inc. Transparent Resistive Random Access Memory Cells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110109308A (zh) * 2019-05-06 2019-08-09 合肥京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置
CN110109308B (zh) * 2019-05-06 2022-05-20 合肥京东方光电科技有限公司 一种显示面板、其驱动方法及显示装置

Similar Documents

Publication Publication Date Title
CN105144383B (zh) 具有双向开关特性的双端子开关元件和电阻存储交叉点阵列
US8188466B2 (en) Resistance variable element
Wang et al. Effects of Ti top electrode thickness on the resistive switching behaviors of rf-sputtered ZrO2 memory films
CN102484127B (zh) 基于混合金属价键化合物的记忆电阻
Yu et al. Structure Effects on Resistive Switching of $\hbox {Al/TiO} _ {x}/\hbox {Al} $ Devices for RRAM Applications
CN101106171B (zh) 包括可变电阻材料的非易失存储器
Wang et al. Improved resistive switching properties of Ti/ZrO2/Pt memory devices for RRAM application
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
WO2022213532A1 (zh) 一种阈值转变器件及其制备方法
Liu et al. Bipolar resistive switching effect in Gd2O3 films for transparent memory application
CN110571330B (zh) 一种选通管器件、存储器单元及制备方法
US9899450B2 (en) Memristors and method for fabricating memristors
Chen et al. Trap-assisted tunneling resistance switching effect in CeO2/La0. 7 (Sr0. 1Ca0. 9) 0.3 MnO3 heterostructure
TWI539558B (zh) 記憶體單元及形成記憶體單元之方法
Wang et al. Investigation of One-Dimensional Thickness Scaling on $\hbox {Cu/HfO} _ {x}/\hbox {Pt} $ Resistive Switching Device Performance
Deng et al. Improved performance of ITO/TiO2/HfO2/Pt random resistive accessory memory by nitrogen annealing treatment
US9035273B2 (en) Resistive switching memory device
Liu et al. Improved resistive switching properties in Pt/Pr0. 7Ca0. 3MnO3/Y2O3-stabilized ZrO2/W via-hole structures
Rupp et al. Threshold switching in amorphous Cr-doped vanadium oxide for new crossbar selector
KR20170089726A (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
CN107346773A (zh) 阵列基板及其制备方法和显示装置
US10879460B2 (en) Method of forming a metallic conductive filament and a random access memory device for carrying out the method
Lee et al. Reversible changes between bipolar and unipolar resistance-switching phenomena in a Pt/SrTiOx/Pt cell
Tseng et al. Resistive switching characteristics of ytterbium oxide thin film for nonvolatile memory application
WO2017039611A1 (en) Material stacks for low current unipolar memristors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171114

RJ01 Rejection of invention patent application after publication