CN110571330B - 一种选通管器件、存储器单元及制备方法 - Google Patents

一种选通管器件、存储器单元及制备方法 Download PDF

Info

Publication number
CN110571330B
CN110571330B CN201910765152.3A CN201910765152A CN110571330B CN 110571330 B CN110571330 B CN 110571330B CN 201910765152 A CN201910765152 A CN 201910765152A CN 110571330 B CN110571330 B CN 110571330B
Authority
CN
China
Prior art keywords
layer
electrode layer
conductive wire
switch
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910765152.3A
Other languages
English (en)
Other versions
CN110571330A (zh
Inventor
缪向水
林琪
童浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201910765152.3A priority Critical patent/CN110571330B/zh
Publication of CN110571330A publication Critical patent/CN110571330A/zh
Application granted granted Critical
Publication of CN110571330B publication Critical patent/CN110571330B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种选通管器件、存储器器件及制备方法。所述选通管器件包括第一电极层、开关层和第二电极层;其中,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触;所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构,所述导电丝易生长层A为硫系材料或低氧含量氧化物或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或高氧含量氧化物或氮化物中的一种。该选通管器件能够具有较低的漏电流的同时提供较大的驱动电流。

Description

一种选通管器件、存储器单元及制备方法
技术领域
本发明涉及存储领域,尤其涉及一种选通管器件、存储器单元及制备方法。
背景技术
两端非易失性存储器采用两端的选通管器件来抑制大规模阵列中广泛存在的漏电流问题。选通管器件为开关器件,工作原理为:在到达开启电压/电流之前,选通管处于关闭状态,电阻非常高,可以有效抑制漏电流;到达开启电压/电流后,选通管开启,降为极低的电阻,为相应的存储单元提供足够的操作电流。在大规模阵列中,选通管与存储器单元连接,操作存储器单元时,首先施加电压或电流打开与选中单元连接的选通管,然后对选中的存储器单元进行读写操作。其中,与未选中的存储器单元连接的选通管均处于关闭状态,电阻非常高,可以抑制漏电流,降低阵列功耗。两端选通管器件不仅可以有效解决漏电流问题,在阵列集成过程中可以与存储单元垂直堆叠,不需要占用额外的面积,提高集成密度;同时,两端存储器与选通管集成的结构具有三维方向上的堆叠能力,进一步提高存储密度。
大规模阵列的应用对选通管器件提出了严苛的要求,其中,选通管应用最亟待解决的问题为开关比和开态电流的问题。前者决定了阵列中漏电流的大小,从而决定功耗;与此同时,由于线电阻问题,这一因素也决定了选通管可以应用的阵列最大尺寸。后者是选通管可以提供的最大驱动电流,决定了选通管是否可以为存储器单元提高足够的操作电流,从而决定了选通管是否可以应用于对应的存储阵列。目前,主流的选通管主要分为以下几类:双向阈值开关型选通管,金属-绝缘体转换选通管,混合离子电子导电选通管,势垒型选通管,导电桥阈值开关型选通管。
然而,现有的选通管存在以下问题:前四种选通管器件关态电阻比较低,无法很好的抑制漏电流;导电桥阈值开关器件具有极低的漏电流,具有低功耗应用前景,然而其驱动电流非常低,远不足以为商用的相变存储器及阻变存储器提供足够的擦写电流。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提出了一种选通管器件、存储器器件及制备方法,能够具有较低的漏电流的同时提供较大的驱动电流。
根据本发明的一个方面,本发明的一种选通管器件单元包括:
第一电极层、开关层和第二电极层;
其中,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触;
所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构,所述导电丝易生长层A为硫系材料或低氧含量氧化物或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或高氧含量氧化物或氮化物中的一种或多种。
通过采用上述结构,选通管器件单元可以具有较低的漏电流的同时提供较大的驱动电流。
作为本发明的进一步改进,所述硫系材料为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种,所述低氧含量氧化物为TiOx、TaOx、HfOx、ZnOx、ZrOx、SiOx、WOx、SiNOx、TiNOx、MgOx、VOx和NbOx中的至少一种且x小于2,所述掺杂有活性金属的硫系材料为AgInSbTe、AgSx、AgSex、AgTex、CuSx、CuSex和CuTex中的至少一种,所述含有活性金属的氧化物为CuOx、CoOx和AlOx中的至少一种。
作为本发明的进一步改进,所述去除缺陷的硫系材料为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种化合物掺杂S、N、O、H和Si中的至少一种元素形成的混合物,所述高氧含量氧化物为TiOx、TaOx、HfOx、ZnOx、ZrOx、SiOx、WOx、SiNOx、TiNOx、MgOx、VOx和NbOx中的至少一种,且x大于2,或所述导电丝难生长层B的氮化物为AlNx、SiNx、ZrNx和NiNx中的至少一种。
作为本发明的进一步改进,所述第一电极层和第二电极层均为活性金属电极层,且该活性金属电极层包含元素Ag、Cu、Co、Ni、Sn和Al中的至少一种。
作为本发明的进一步改进,所述导电丝难生长层A和导电丝易生长层B交替堆叠形成的多层堆叠结构为ABA结构或者BAB结构的三层结构。
作为本发明的进一步改进,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触具体是:
所述第一电极层、开关层和第二电极层沿垂直方向依次设置,所述第一电极层作为下电极层,所述第二电极层作为上电极层,且所述开关层位于所述第一电极层和第二电极层之间;
或所述第一电极层、开关层和第二电极层沿水平方向依次设置,所述第一电极层作为左电极层,第二电极层作为右电极层,开关层位于所述第一电极层和第二电极层之间;
或所述开关层包裹所述第一电极层,且所述开关层的外层与所述第二电极层接触。
作为本发明的进一步改进,所述导电丝易生长层A的厚度为1~40nm,且导电丝难生长层B的厚度为1~40nm。
根据本发明的另一个方面,本发明提供了一种选通管器件单元的制备方法,包括:
在衬底上沉积第一电极层;
在所述第一电极层上沉积绝缘层,并且图形化得到纳米小孔并暴露出所述第一电极层;
再一次图形化,沉积开关层,使得所述开关层的第一接触面与所述第一电极层接触,其中所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的ABA结构或BAB结构,所述导电丝易生长层A为硫系材料或低氧含量氧化物或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或高氧含量氧化物或氮化物中的一种;
沉积第二电极层,使得所述开关层的第二接触面与所述第二电极层接触。
根据本发明的另一个方面,本发明提供了一种存储器单元,包括上述任一项的选通管器件单元和与所述选通管器件单元串联的相变存储单元。
综上所述,总体而言,通过本发明所构思的以上技术方案与现有技术相比,具有以下有益效果:由于选通管器件的电极层采用活性金属电极层,并且开关层采用导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构,选通管器件在较低的开启电压下就可以形成导电丝导通,提供较大的驱动电流,并且关闭时导电丝容易断开,具有极低的漏电流。
附图说明
图1是本发明实施例提供的存储器器件的结构示意图;
图2是本发明实施例提供的选通管器件单元结构示意图;
图3是本发明实施例提供的选通管器件单元开关层等效电路示意图;
图4是本发明实施例提供的选通管器件单元开关层实施例一的工作原理示意图;
图5是本发明实施例提供的选通管器件单元开关层实施例二的工作原理示意图;
图6是本发明实施例提供的存储器单元另一实施例的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
本发明实施例所提供的方案,选通管器件的电极层采用活性金属电极层,并且开关层采用导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构。由于采用此种方式,选通管器件在较低的开启电压下就可以形成导电丝导通,提供较大的驱动电流,并且关闭时导电丝容易断开,具有极低的漏电流。
如图1所示,本发明公开了一种可以应用于大规模存储阵列中的存储器单元,包括选通管器件单元1和与所述选通管器件单元1串联的相变存储单元2。选通管器件1与存储器件2连接串联,可以对相变存储单元2进行选通。
选通管器件单元包括第一电极层、开关层和第二电极层;其中,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触;所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构,所述导电丝易生长层A为硫系材料或低氧含量氧化物或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或高氧含量氧化物或氮化物中的一种。
所述多层堆叠结构可以为ABA结构或者BAB结构。
可选地,所述第一电极层、开关层和第二电极层沿垂直方向依次设置,所述第一电极层作为下电极层,所述第二电极层作为上电极层,且所述开关层位于所述第一电极层和第二电极层之间;或所述第一电极层、开关层和第二电极层沿水平方向依次设置,所述第一电极层作为左电极层,第二电极层作为右电极层,开关层位于所述第一电极层和第二电极层之间;或所述开关层包裹所述第一电极层,且所述开关层的外层与所述第二电极层接触。基于选通管器件的垂直、水平或包裹等不同的结构设置,存储器单元也可以为相应的结构设置。
在一可选实施例中,本发明的一种选通管器件单元的结构如图2所示,该选通管器件单元的第一电极层3、开关层8和第二活性金属电极7层沿垂直方向依次设置,开关层8位于第一电极层3以及第二电极层之间。开关层8由开关层由导电丝易生长层A和导电丝难生长层B交替堆叠形成ABA对称结构或者BAB对称结构,分别为第一开关层4、第二开关层5、第三开关层6。第一层的活性金属电极3沉积在衬底上,第一开关层4沉积在第一层电极3上,第二开关层5沉积在第一开关层4上,第三开关层6沉积在第二开关层5上,第二层的活性金属电极层7沉积在第三开关层6上。
所述第一电极层和第二电极层均为活性金属电极层,可以是包含Ag、Cu、Co、Ni、Sn和Al中的至少一种元素。
导电丝倾向于沿着缺陷生长,导电丝易生长层A为结构疏松、缺陷多的材料或者本身含有活性金属的材料,可以是硫系材料或者低氧含量氧化物或掺杂有活性金属的硫系材料或者含有活性金属的氧化物中的一种。其中,硫系材料可以为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种。低氧含量的氧化物可以为TiOx、TaOx、HfOx、ZnOx、ZrOx、SiOx、WOx、SiNOx、TiNOx、MgOx、VOx、NbOx中的至少一种,其中,x小于2。本身含有活性金属的材料可以为AgInSbTe、AgSx、AgSex、AgTex、CuSx、CuSex、CuTex、CuOx、CoOx、AlOx中的至少一种。
导电丝难生长层B为结构致密、缺陷少、且本身不含有活性金属的材料,可以为掺杂后去除缺陷的硫系材料或者高氧含量的氧化物或者氮化物。其中,掺杂的硫系材料可以为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种化合物掺杂S、N、O、H以及Si元素中的至少一种元素形成的混合物。高氧含量的氧化物可以为TiOx、TaOx、HfOx、、ZnOx、ZrOx、SiOx、WOx、SiNOx、TiNOx、MgOx、VOx、NbOxTiOx、TaOx、HfOx、AlOx、ZrOx、SiOx、MgOx中的至少一种,其中,x大于或等于2。氮化物可以为AlNx、SiNx、ZrNx、NiNx中的至少一种。
可选地,导电丝易生长层A的厚度为1~40nm,导电丝难生长层B的厚度为1~40nm。
本实施例的开关层的等效电路如图3所示。开关层等效为为第一开关层、第二开关层与第三开关层的电阻串联。其中,第一开关层、第二开关层与第三开关层均为绝缘介质,电阻非常高。因此开关层的关闭状态的电阻非常高,可以得到高开关比的选通管器件,有效抑制漏电流。
当开关层结构为ABA结构时,选通管器件单元的开关层工作原理如图4所示。第一开关层为导电丝易生长层A,第二开关层为导电丝难生长层B,第三开关层为导电丝易生长层A。由于导电丝易生长层A是硫系材料或者低氧含量氧化物或掺杂有活性金属的硫系材料或者含有活性金属的氧化物中的一种,是结构疏松、缺陷多的材料或者本身含有活性金属的材料,导电丝难生长层B为掺杂后去除缺陷的硫系材料或者高氧含量的氧化物或者氮化物,是结构致密、缺陷少、且本身不含有活性金属的材料,因此开关层内导电丝生长形貌为:在A层中堆积生长,在B层中产生非常细的连接。导电桥阈值开关器件失效的主要机理在于形成无法断开的导电丝,导电丝断开的过程为导电桥器件关闭的过程,无法断开的导电丝导致器件无法自动关断,从而失效。本实施例采用导电丝难生长层B来形成非常细弱的导电丝连接,当电压降低到关闭电压后导电丝非常容易断开,从而不会在高开态电流下导电丝断不开而失效,使得器件可以实现高开态电流。同时易生长层A保证容易形成导电丝,不需要高的开启电压来提供较大的驱动电流。
当本实施例的开关层结构为BAB结构,选通管器件单元的开关层工作原理如图5所示。第一开关层为导电丝难生长层B,第二开关层为导电丝易生长层A,第三开关层为导电丝难生长层B。开关层内导电丝生长形貌为:在中间A层中堆积,在B层中产生非常细的连接。其中,A层中堆积的导电丝为每次开关关闭导电丝断开后的残留。
本发明的选通管器件单元的制备方法,包括步骤:
在衬底上沉积第一电极层;
在所述第一电极层上沉积绝缘层,并且图形化得到纳米小孔并暴露出所述第一电极层;
再一次图形化,沉积开关层,使得所述开关层的第一接触面与所述第一电极层接触,其中所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的ABA结构或BAB结构,所述导电丝易生长层A为硫系材料或低氧含量氧化物或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或高氧含量氧化物或氮化物中的一种;
沉积第二电极层,使得所述开关层的第二接触面与所述第二电极层接触。
其中,所述图形化得到纳米小孔并暴露出所述第一电极层具体是通过电子束光刻加上感应耦合等离子体刻蚀得到不同纳米尺寸小孔结构并暴露出所述第一电极层。
在一可选的实施例中,通管器件单元的制备方法,包括步骤:先在衬底上制作第一层活性金属电极,再在第一层电极上沉积用于电隔离的绝缘层,图形化得到纳米小孔并暴露出底电极,再一次图形化,依次沉积导电丝易生长层A、导电丝难生长层B、导电丝易生长层A,形成对称的ABA结构或BAB结构,来获得双向选通器件特性。最后沉积第二层活性金属电极。其中对称结构中上下电极材料为相同的材料来实现对称结构和特性。
在一可选的实施例中,本发明的存储器单元结构如图6所示:第一电极层3沉积在衬底上;开关层8依次沉积在第一电极层3上;第二电极层7沉积在开关层8上;存储器单元的第一电极层9沉积在选通管的活性金属电极层7上;存储器单元的存储材料10沉积在第一电极层9上;存储器单元的第二电极层11沉积在存储材料10上。
存储器单元的制备方法包括:在上述选通管器件单元上依次沉积存储器单元的第一电极层、相变材料层和第二电极层。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种选通管器件单元,其特征在于,包括第一电极层、开关层和第二电极层;
其中,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触;
所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构,所述导电丝易生长层A为硫系材料或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种或多种,所述导电丝难生长层B为去除缺陷的硫系材料或氮化物中的一种或多种。
2.如权利要求1所述的一种选通管器件单元,其特征在于,所述硫系材料为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种,所述掺杂有活性金属的硫系材料为AgInSbTe、AgSx、AgSex、AgTex、CuSx、CuSex和CuTex中的至少一种,所述含有活性金属的氧化物为CuOx、CoOx和AlOx中的至少一种。
3.如权利要求1或2所述的一种选通管器件单元,其特征在于,所述去除缺陷的硫系材料为GeTex、GeSex、GeSx、GeSbTex、GeSbx、GeOx、SbTex、SbS、SbSe、BiSe、BiS、BiTe、AsTe、AsSe、SnTe和BiTe中的至少一种化合物掺杂S、N、O、H和Si中的至少一种元素形成的混合物,或所述导电丝难生长层B的氮化物为AlNx、SiNx、ZrNx和NiNx中的至少一种。
4.如权利要求1或2所述的一种选通管器件单元,其特征在于,所述第一电极层和第二电极层均为活性金属电极层,且该活性金属电极层包含元素Ag、Cu、Co、Ni、Sn和Al中的至少一种。
5.如权利要求1或2所述的一种选通管器件单元,其特征在于,所述导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层堆叠结构为ABA结构或者BAB结构的三层结构。
6.如权利要求1或2任一所述的一种选通管器件单元,其特征在于,所述开关层的第一接触面与所述第一电极层接触且所述开关层的第二接触面与所述第二电极层接触具体是:
所述第一电极层、开关层和第二电极层沿垂直方向依次设置,所述第一电极层作为下电极层,所述第二电极层作为上电极层,且所述开关层位于所述第一电极层和第二电极层之间;
或所述第一电极层、开关层和第二电极层沿水平方向依次设置,所述第一电极层作为左电极层,第二电极层作为右电极层,开关层位于所述第一电极层和第二电极层之间;
或所述开关层包裹所述第一电极层,且所述开关层的外层与所述第二电极层接触。
7.如权利要求1或2所述的一种选通管器件单元,其特征在于,所述导电丝易生长层A的厚度为1~40nm,和/或所述导电丝难生长层B的厚度为1~40nm。
8.一种选通管器件单元的制备方法,其特征在于,包括:
在衬底上沉积第一电极层;
在所述第一电极层上沉积绝缘层,并且图形化得到纳米小孔并暴露出所述第一电极层;
再一次图形化,沉积开关层,使得所述开关层的第一接触面与所述第一电极层接触,其中所述开关层为导电丝易生长层A和导电丝难生长层B交替堆叠形成的多层层叠结构,所述导电丝易生长层A为硫系材料或掺杂有活性金属的硫系材料或含有活性金属的氧化物中的一种,所述导电丝难生长层B为去除缺陷的硫系材料或氮化物中的一种;
沉积第二电极层,使得所述开关层的第二接触面与所述第二电极层接触。
9.如权利要求8所述的一种选通管器件单元的制备方法,其特征在于,
所述图形化得到纳米小孔并暴露出所述第一电极层具体是通过电子束光刻加上感应耦合等离子体刻蚀得到不同纳米尺寸小孔结构并暴露出所述第一电极层。
10.一种存储器器件,其特征在于,包括权利要求1-5所述任一项的选通管器件单元和与所述选通管器件单元串联的相变存储单元。
CN201910765152.3A 2019-08-19 2019-08-19 一种选通管器件、存储器单元及制备方法 Active CN110571330B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910765152.3A CN110571330B (zh) 2019-08-19 2019-08-19 一种选通管器件、存储器单元及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910765152.3A CN110571330B (zh) 2019-08-19 2019-08-19 一种选通管器件、存储器单元及制备方法

Publications (2)

Publication Number Publication Date
CN110571330A CN110571330A (zh) 2019-12-13
CN110571330B true CN110571330B (zh) 2022-02-18

Family

ID=68774067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910765152.3A Active CN110571330B (zh) 2019-08-19 2019-08-19 一种选通管器件、存储器单元及制备方法

Country Status (1)

Country Link
CN (1) CN110571330B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911558B (zh) * 2019-10-30 2021-06-08 华中科技大学 一种具有新型结构与材料的VOx选通管
CN112289929B (zh) * 2020-10-20 2021-08-20 湖北大学 一种氧化铌选通管
CN112652713A (zh) * 2020-12-15 2021-04-13 华中科技大学 一种具有类超晶格结构的选通管及其制备方法
CN115249765A (zh) * 2022-08-17 2022-10-28 长江先进存储产业创新中心有限责任公司 相变存储器及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810816A (zh) * 2014-08-19 2016-07-27 爱思开海力士有限公司 包括具有可变电阻特性的存储器单元的电子器件
WO2017171823A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low holding voltage
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
CN108389963A (zh) * 2018-03-29 2018-08-10 深圳大学 一种导电细丝机理研究器件及其制备方法、应用
CN109065710A (zh) * 2018-07-25 2018-12-21 清华大学 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用
WO2019045682A1 (en) * 2017-08-29 2019-03-07 Intel Corporation SELECTOR DEVICES
WO2019066828A1 (en) * 2017-09-27 2019-04-04 Intel Corporation DOUBLE ELEMENT SELECTOR OF LOW VOLTAGE BIPOLAR MEMORY DEVICES

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10748594B2 (en) * 2018-02-13 2020-08-18 Micron Technology, Inc. Enabling fast pulse operation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810816A (zh) * 2014-08-19 2016-07-27 爱思开海力士有限公司 包括具有可变电阻特性的存储器单元的电子器件
WO2017171823A1 (en) * 2016-03-31 2017-10-05 Intel Corporation Multilayer selector device with low holding voltage
WO2019045682A1 (en) * 2017-08-29 2019-03-07 Intel Corporation SELECTOR DEVICES
WO2019066828A1 (en) * 2017-09-27 2019-04-04 Intel Corporation DOUBLE ELEMENT SELECTOR OF LOW VOLTAGE BIPOLAR MEMORY DEVICES
CN107732010A (zh) * 2017-09-29 2018-02-23 华中科技大学 一种选通管器件及其制备方法
CN108389963A (zh) * 2018-03-29 2018-08-10 深圳大学 一种导电细丝机理研究器件及其制备方法、应用
CN109065710A (zh) * 2018-07-25 2018-12-21 清华大学 一种基于多层氧化物薄膜的选通器器件结构及其制备方法与应用

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Performance‐Enhancing Selector via Symmetrical Multilayer Design";Yiming Sun et al.;《Adv. Funct. Mater.》;20190109;第29卷(第13期);同上 *
Yiming Sun et al.."Performance‐Enhancing Selector via Symmetrical Multilayer Design".《Adv. Funct. Mater.》.2019,第29卷(第13期),1808376(1-9). *

Also Published As

Publication number Publication date
CN110571330A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110571330B (zh) 一种选通管器件、存储器单元及制备方法
CN107732010B (zh) 一种选通管器件及其制备方法
US8956939B2 (en) Method of making a resistive random access memory device
CN102544049B (zh) 三维半导体存储器件及其制备方法
US9385164B2 (en) Method of making a resistive random access memory device with metal-doped resistive switching layer
CN103117359B (zh) 一种高可靠性非挥发存储器及其制备方法
JP5477281B2 (ja) 抵抗変化素子、半導体記憶装置、その製造方法及び駆動方法
CN105428526B (zh) 一种三维存储器及其制备方法
WO2014003396A1 (ko) 수직형 저항 변화 메모리 소자 및 그 제조방법
CN102282673A (zh) 用于透明电子装置的透明存储器
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
CN105826468A (zh) 一种自选通阻变存储器件及其制备方法
KR20100078943A (ko) 저항성 램 소자의 제조방법
US20240357836A1 (en) Nonvolatile memory device having resistance change layer
US10622557B2 (en) Cross-point array device and method of manufacturing the same
KR20090126676A (ko) 저항성 램 소자 및 그의 제조방법
CN103137860B (zh) 非易失性三维半导体存储器件及制备方法
CN112242488A (zh) 一种具有二维材料新型结构的选通管及其制备方法
US10720578B2 (en) Self-gating resistive storage device having resistance transition layer in vertical trench in stacked structure of insulating dielectric layers and electrodes
CN110752293A (zh) 一种双向阈值开关选择器件及其制备方法
CN110931637B (zh) 一种选通管的制备方法
CN109216402A (zh) 可变电阻存储器件及形成可变电阻存储器件的方法
CN110783453A (zh) 一种双模阻变存储器件及其制备方法
CN110993787B (zh) 一种选通管
KR102288253B1 (ko) 초박막 하이브리드 메모리 소자 및 이를 포함하는 수직형 3차원 적층구조 메모리 어레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant