JP2007227922A - 非晶質合金酸化層を含む不揮発性メモリ素子 - Google Patents

非晶質合金酸化層を含む不揮発性メモリ素子 Download PDF

Info

Publication number
JP2007227922A
JP2007227922A JP2007038209A JP2007038209A JP2007227922A JP 2007227922 A JP2007227922 A JP 2007227922A JP 2007038209 A JP2007038209 A JP 2007038209A JP 2007038209 A JP2007038209 A JP 2007038209A JP 2007227922 A JP2007227922 A JP 2007227922A
Authority
JP
Japan
Prior art keywords
oxide layer
memory device
amorphous alloy
alloy oxide
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007038209A
Other languages
English (en)
Other versions
JP4938489B2 (ja
Inventor
Choong-Rae Cho
重來 趙
Sung-Il Cho
成逸 趙
In-Kyeong Yoo
寅▲キョン▼ 柳
Eun-Hong Lee
殷洪 李
Chang-Wook Moon
文　昌郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007227922A publication Critical patent/JP2007227922A/ja
Application granted granted Critical
Publication of JP4938489B2 publication Critical patent/JP4938489B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】非晶質合金酸化層を含む不揮発性メモリ素子を提供する。
【解決手段】不揮発性半導体メモリ素子において、下部電極と、下部電極上に非晶質合金酸化物を含んで形成された酸化層と、酸化層上に形成された上部電極とを備える非晶質合金酸化層を含む不揮発性メモリ素子である。
【選択図】図３

Description

本発明は、不揮発性メモリ素子に係り、さらに詳細には、結晶構造の互いに異なる物質を配合して非晶質薄膜を形成し、高速動作が可能であり、低電力で駆動する非晶質合金酸化層を含む不揮発性メモリ素子に関する。
現在、半導体メモリ素子は、単位面積当たりメモリセルの数、すなわち、集積度が高く、動作速度が速くて低電力で駆動が可能であることが望ましいが、これについての多くの研究が進められてきた。
一般的な半導体メモリ装置は、回路的に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、１個のスイッチと１個のキャパシタとにより構成されることが一般的である。ＤＲＡＭは、集積度が高くて動作速度が速いという利点がある。しかし、電源がオフになった後には、保存されたデータがいずれも消失されるという短所がある。
不揮発性メモリ素子は、電源がオフになった後にも保存されたデータが保存され、フラッシュメモリをその代表として挙げることができる。フラッシュメモリは、揮発性メモリとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
現在、多くの研究の進められている不揮発性メモリ素子として、ＭＲＡＭ（Magnetic Random Access Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory）、ＰＲＡＭ（Phase-change Random Access Memory）及びＲＲＡＭ（Resistance Random Access Memory）などがある。
このうちＲＲＡＭは、遷移金属酸化物の電圧による抵抗値が変わる特性（抵抗変換特性）を主に利用したものであり、図１は、一般的な構造の抵抗変換物質を利用したＲＲＡＭ素子の構造を示した図面である。
図１を参照すれば、基板１０上に、下部電極１２、酸化層１４及び上部電極１６が順次に形成されている。下部電極１２及び上部電極１６は、一般的な伝導性物質から形成され、酸化層１４は、抵抗変換（可変抵抗）特性を有した遷移金属酸化物から形成される。具体的に、酸化層１４は、ＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＺｒＯ２またはＮｉＯなどを利用して形成することができる。
一般的に、ペロブスカイトＲＲＡＭの場合には、スイッチング物質群としてペロブスカイト酸化物を利用し、代表的にＰＣＭＯ（ＰｒＣａＭｎＯ３）またはＣｒ−ＳＴＯ（ＳｒＴｉＯ３）のような物質を酸化層として利用し、ショットキー障壁変形の原理を利用し、メモリノードに加えられる極性によってメモリ特性を具現化した例がある。
遷移金属酸化物（ＴＭＯ：Ｔｒａｎｓｉｔｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ）を利用したＲＲＡＭ素子の場合にも、メモリ素子として使用可能であるスイッチング特性を有している。しかし、遷移金属酸化物の場合、結晶化された薄膜状態でメモリ素子として利用する場合、ノード微細化に限界がある。
図２Ａは、Ｓｉ基板上に遷移金属酸化物であるＺｎＯを形成した後、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でその結晶性を測定したグラフである。
図２Ａを参照すれば、Ｓｉ（１００）ピーク、ＺｎＯ（０００２）ピーク及びＺｎＯ（１０１２）ピークが観察され、結晶化が進んでいるということを確認することができる。
図２Ｂは、ＺｎＯ表面について示したＳＥＭ（Scanning Electron Microscopy）写真であり、このように、ＲＲＡＭの酸化層の結晶化が進んだ場合には、粒子サイズが大きいので、均一特性のメモリ素子の具現化が困難になるという問題点がある。
本発明では、前記従来技術の問題点を解決するために、結晶性薄膜を抵抗性メモリ素子に利用する場合、発生しうるノード微細化の限界を克服するために、遷移金属酸化物を含む酸化層を非晶質化した非晶質合金酸化層を含む不揮発性メモリ素子を提供することを目的とする。
本発明では、前記目的を達成するために、不揮発性半導体メモリ素子において、下部電極と、前記下部電極上に非晶質合金酸化物を含んで形成された酸化層と、前記酸化層上に形成された上部電極とを備える非晶質合金酸化層を含む不揮発性メモリ素子を提供する。
本発明において、前記酸化層は、遷移金属を含む第１金属、及び、前記第１金属と結晶特性が互いに異なる第２金属の合金酸化物から形成されたことを特徴とする。
本発明において、前記第１金属に含まれる遷移金属としては、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのうち、いずれか一つであることを特徴とする。
本発明において、前記第２金属は、ＡｌまたはＩｎであることを特徴とする。
本発明において、前記下部電極または上部電極は、前記酸化層とショットキー接合構造であることを特徴とする。
本発明において、前記酸化層がｎ型酸化物から形成され、前記下部電極または上部電極のうちいずれか一つは、Ｐｔ、Ｉｒ、Ｒｕまたはそれらの酸化物から形成されたことを特徴とする。
本発明において、前記酸化層がｐ型酸化物から形成され、前記下部電極または上部電極のうちいずれか一つは、ＴｉまたはＡｇから形成されたことを特徴とする。
本発明によれば、次のような長所を有している。
第一に、不揮発性メモリの構造が全体的に非常に簡単なので、これをアレイ構造により形成する場合、従来の一般的なＤＲＡＭ製造工程など、一般的に周知の半導体製造工程を利用して容易に形成することができる。
第二に、メモリノードが非晶質遷移金属酸化物から形成され、その大きさをかなり小さくして高密度に形成することができ、印加電圧に対する安定した電流値変化（抵抗変化）を示すので、信頼性あるメモリ素子としての具現化が可能である。
以下、添付された図面を参照しつつ、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子について詳細に説明する。ここで、図面に図示された層や領域などの厚さ及び幅は、説明のために誇張して図示したものであるということを明記する必要がある。
図３は、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子の構造を示した図面である。
図３を参照すれば、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子は、基板３０上に順次に形成された下部電極３２、非晶質酸化物から形成された酸化層３４及び上部電極３６を備える。
ここで、基板３０は、選択的に設けられ、一般的な半導体素子の基板として使われうる物質ならば、制限なく適用可能であり、一般的にＳｉ、ＳｉＯ２、ＳｉＣなどで形成することができる。
酸化層３４は、抵抗変換物質から形成され、基本的に結晶特性の異なる二種以上の金属を含む合金酸化物から形成される。そして、金属のうち少なくとも一つは、遷移金属であることが望ましい。遷移金属としては、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂを挙げることができ、それらの酸化物は、ＮｉＯ、ＴｉＯ２、ＨｆＯ、ＺｒＯ、ＺｎＯ、ＷＯ３、ＣｏＯまたはＮｂ２Ｏ５の形態となる。そして、付加される金属としては、前記遷移金属と結晶特性が異なるＡｌ（Ａｌ２Ｏ３）またはＩｎ（Ｉｎ２Ｏ３）を挙げることができる。
下部電極３２及び上部電極３６は、基本的に伝導性物質から形成するが、そのうちの一つは、非晶質酸化層３４とショットキー接合とすることが望ましい。例えば、酸化層３４をＩｎＺｎＯｘのようなｎ型酸化物から形成する場合、下部電極３２及び上部電極３６のうち少なくともいずれか一つは、Ｐｔ、Ｉｒ、Ｒｕまたはそれらの酸化物から形成する。そして、酸化層３４をＮｉＯのようなｐ型酸化物を含んで形成する場合、下部電極３２及び上部電極３６のうち少なくともいずれか一つは、ＴｉまたはＡｇなど、小さい仕事関数を有した物質から形成することが望ましい。
前述のように、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子は、酸化層３４を非晶質合金酸化物から形成することを特徴とする。図４Ａ及び図４Ｂは、酸化層３４をＩｎＺｎＯｘ（０．５＜ｘ＜１．５）から形成した試片に対するものである。図４Ａは、Ｉｎ２Ｏ３−ＺｎＯ（ＩＺＯ）薄膜に対してＸＲＤでその結晶性を測定したグラフであり、図４Ｂは、前記図４ＡのＩＺＯ薄膜の表面を示したＳＥＭ写真である。
図４Ａを参照すれば、ＩＺＯ薄膜で、結晶化がほとんど進んでいないということを確認することができる。これは、酸化層３４に蒸着されたＩＺＯ薄膜のほぼ全領域が非晶質化していると判断されうるためである。これを確認するために、図４ＢのＳＥＭ写真でその断面及び表面の物質特性を見れば、全体的に非晶質状態であるから、粒子がほとんど形成されていないということが分かる。
参考までに、ＩＺＯ薄膜の場合、ＩｎとＺｎとのあらゆる組成比で非晶質特性を示すのではなく、Ｉｎの組成が約４５ａｔ％ないし８０ａｔ％の範囲で非晶質特性を示すと周知されている。従って、この範囲でのＩＺＯ薄膜が非晶質特性を示す範囲で非晶質遷移金属酸化物として使われうる。
図５は、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子のスイッチング特性を示したグラフである。ここで、下部電極３２はＩｒＯｘ、酸化層３４はＩｎＺｎＯｘ、上部電極３６はＩｒＯｘから形成した試片に対し、−３Ｖから＋３Ｖに順次に電圧を印加し、さらに３Ｖから−３Ｖに電圧を印加する過程を１０回反復し、酸化層３４の電流値（ｍＡ）を測定したグラフである。
図５を参照すれば、−３Ｖから０Ｖまで順次に印加電圧を上昇させる場合、図５の１番曲線に沿って酸化層３４に流れる電流値が増大し、０Ｖから３Ｖに印加電圧を上昇させる場合、２番曲線に沿って酸化層３４に流れる電流値が増大するということが分かる。また、３Ｖから０Ｖに印加電圧を低下させる場合、３番曲線に沿って酸化層３４に流れる電流値が減少し、０Ｖから−３Ｖに印加電圧を順次に減少させる場合、４番曲線に沿って酸化層３４に流れる電流値が減少するということが分かる。
ここで、−２Ｖないし０Ｖの電圧の範囲でで、１番及び４番は、互いに異なる電流値が流れるということを確認することができ、０Ｖないし１Ｖ領域では、２番及び３番は、互いに異なる電流値が酸化層３４に流れるということが分かる。例えば、印加電圧が−１Ｖである場合、酸化層３４は、１番曲線または４番曲線による抵抗状態を有しうる。ここで、１番及び２番は、低い抵抗状態（ＬＲＳ：Ｌｏｗ Ｒｅｓｉｓｔａｎｃｅ Ｓｔａｔｅ）であり、３番及び４番は、高い抵抗状態（ＨＲＳ：Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｔａｔｅ）であるということが分かる。
１０回余りの反復実験でも、一貫した結果を得るということができ、結果的に、メモリ素子として使用できるスイッチング特性が良好であるということが分かる。
図６Ａは、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子の耐久性（ｅｎｄｕｒａｎｃｅ）特性を示したグラフである。ここで使われた試片は、下部電極３２はＩｒＯｘ、酸化層３４はＩｎＺｎＯｘ、上部電極３６はＩｒＯｘから形成したものである。図６Ａの結果は、図５のように測定対象試片に対して−３Ｖないし３Ｖ印加し、さらに３Ｖから−３Ｖに電圧を印加するスウィーピング（ｓｗｅｅｐｉｎｇ）過程を約１００回余り反復した酸化層３４が低い抵抗状態（ＬＲＳ）及び高い抵抗状態（ＨＲＳ）を有する場合、それぞれの抵抗値を測定した結果を示したグラフである。
図６Ａを参照すれば、低い抵抗状態の抵抗値と高い抵抗状態の抵抗値は、スウィーピング過程を反復しても、大きい差を示さずに一貫した値を維持するということを確認することができる。これは、本発明の実施例による非晶質遷移金属酸化物を利用した不揮発性メモリ素子の優秀な再現性を示すということを確認することができる。
図６Ｂは、本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子のリテンション（ｒｅｔｅｎｔｉｏｎ）特性を示したグラフである。ここで使われた試片は、前記図５及び前記図６Ａと同様に、下部電極３２はＩｒＯｘ、酸化層３４はＩｎＺｎＯｘ、上部電極３６はＩｒＯｘから形成したものである。リテンション特性を調べるために、約１００℃で１０時間の間試片のＨＲＳ及びＬＲＳでの抵抗値を測定した。その結果、ＬＲＳの抵抗値は、かなり一定に維持される。そして、ＨＲＳの抵抗値は、微細な偏差があるが、ＬＲＳの抵抗値とは明確に区別され、従ってリテンション特性は、安定的に維持されるということが分かる。
本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子は、基本的に下部電極３２、非晶質合金から形成された酸化層３４及び上部電極３６を備える構造を有し、それは、遷移金属を含む非晶質合金酸化層３４をメモリノードとして利用したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）形態のメモリ素子である。ここで、下部電極３２または上部電極３６のうちいずれか一つは、酸化層３４とショットキー接合をなすということが望ましい。
かかるメモリ構造は、トランジスタ構造体のソースまたはドレインと連結され、１Ｔ（ｔｒａｎｓｉｓｔｏｒ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）構造として、またはダイオード構造体と連結され、１Ｄ（ｄｉｏｄｅ）−１Ｒ（ｒｅｓｉｓｔａｎｃｅ）構造として使われ、またクロスポイント（ｃｒｏｓｓ ｐｏｉｎｔ）形態でアレイ構造として使われうる。
本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子の場合、従来の一般的なＤＲＡＭ製造工程など、一般的に周知の半導体製造工程を利用して容易に形成することができる。
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施例の例示として解釈されるべきものである。従って、本発明の範囲は、説明された実施例によって定められるものではなく、特許請求の範囲に記載された技術的思想によってのみ定められるものである。
本発明の非晶質合金酸化層を含む不揮発性メモリ素子は、例えば、メモリ関連の技術分野に効果的に適用可能である。
一般的な構造の抵抗変換物質を含むメモリ素子の構造を示した図面である。 Ｓｉ基板上に遷移金属酸化物であるＺｎＯを形成した後、ＸＲＤでその結晶性を測定したグラフである。 図２ＡのＺｎＯ表面を示したＳＥＭ写真である。 本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子を示した図面である。 Ｉｎ２Ｏ３−ＺｎＯ（ＩＺＯ）薄膜に対し、ＸＲＤでその結晶性を測定したグラフである。 図４ＡのＩＺＯ薄膜の表面を示したＳＥＭ写真である。 本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子のスイッチング特性を示したグラフである。 本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子の耐久性特性を示したグラフである。 本発明の実施例による非晶質合金酸化層を含む不揮発性メモリ素子のリテンション特性を示したグラフである。
符号の説明
１０，３０ 基板
１２，３２ 下部電極
１４，３４ 酸化層
１６，３６ 上部電極

Claims (7)

  1. 不揮発性半導体メモリ素子において、
    下部電極と、
    前記下部電極上に非晶質合金酸化物を含んで形成された酸化層と、
    前記酸化層上に形成された上部電極とを備えることを特徴とする非晶質合金酸化層を含む不揮発性メモリ素子。
  2. 前記酸化層は、遷移金属を含む第１金属、及び、前記第１金属と結晶特性が互いに異なる第２金属の合金酸化物から形成されたことを特徴とする請求項１に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
  3. 前記第１金属に含まれる遷移金属としては、Ｎｉ、Ｔｉ、Ｈｆ、Ｚｒ、Ｚｎ、Ｗ、ＣｏまたはＮｂのうち、いずれか一つであることを特徴とする請求項２に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
  4. 前記第２金属は、ＡｌまたはＩｎであることを特徴とする請求項２に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
  5. 前記下部電極または上部電極は、前記酸化層とショットキー接合構造であることを特徴とする請求項１に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
  6. 前記酸化層がｎ型酸化物から形成され、前記下部電極または上部電極のうちいずれか一つは、Ｐｔ、Ｉｒ、Ｒｕまたはそれらの酸化物から形成されたことを特徴とする請求項５に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
  7. 前記酸化層がｐ型酸化物から形成され、前記下部電極または上部電極のうちいずれか一つは、ＴｉまたはＡｇから形成されたことを特徴とする請求項５に記載の非晶質合金酸化層を含む不揮発性メモリ素子。
JP2007038209A 2006-02-20 2007-02-19 非晶質合金酸化層を含む不揮発性メモリ素子 Active JP4938489B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060016224A KR100723420B1 (ko) 2006-02-20 2006-02-20 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
KR10-2006-0016224 2006-02-20

Publications (2)

Publication Number Publication Date
JP2007227922A true JP2007227922A (ja) 2007-09-06
JP4938489B2 JP4938489B2 (ja) 2012-05-23

Family

ID=38278732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038209A Active JP4938489B2 (ja) 2006-02-20 2007-02-19 非晶質合金酸化層を含む不揮発性メモリ素子

Country Status (4)

Country Link
US (1) US8455854B2 (ja)
JP (1) JP4938489B2 (ja)
KR (1) KR100723420B1 (ja)
CN (1) CN101192647B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057671A1 (ja) * 2007-10-30 2009-05-07 National Institute Of Advanced Industrial Science And Technology 整流素子及びその製造方法
US8487415B2 (en) 2007-10-30 2013-07-16 National Institute Of Advanced Industrial Science And Technology Rectifier and process for producing the rectifier

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857014B2 (ja) * 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
US20100176363A1 (en) * 2007-06-04 2010-07-15 Kensuke Takahashi Variable resistance element and semiconductor device provided with the same
KR101307253B1 (ko) 2007-06-29 2013-09-11 재단법인서울대학교산학협력재단 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
US8294219B2 (en) 2007-07-25 2012-10-23 Intermolecular, Inc. Nonvolatile memory element including resistive switching metal oxide layers
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
US8034655B2 (en) * 2008-04-08 2011-10-11 Micron Technology, Inc. Non-volatile resistive oxide memory cells, non-volatile resistive oxide memory arrays, and methods of forming non-volatile resistive oxide memory cells and memory arrays
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
US9385314B2 (en) 2008-08-12 2016-07-05 Industrial Technology Research Institute Memory cell of resistive random access memory and manufacturing method thereof
US8362454B2 (en) * 2008-08-12 2013-01-29 Industrial Technology Research Institute Resistive random access memory having metal oxide layer with oxygen vacancies and method for fabricating the same
US8411477B2 (en) 2010-04-22 2013-04-02 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8431458B2 (en) 2010-12-27 2013-04-30 Micron Technology, Inc. Methods of forming a nonvolatile memory cell and methods of forming an array of nonvolatile memory cells
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN102214674B (zh) * 2011-06-10 2013-02-13 清华大学 一种基于soi材料的具有自整流效应的阻变存储器
US8787066B2 (en) 2011-10-26 2014-07-22 Intermolecular, Inc. Method for forming resistive switching memory elements with improved switching behavior
US8866118B2 (en) 2012-12-21 2014-10-21 Intermolecular, Inc. Morphology control of ultra-thin MeOx layer
US9691910B2 (en) * 2013-08-19 2017-06-27 Idemitsu Kosan Co., Ltd. Oxide semiconductor substrate and schottky barrier diode
US9246094B2 (en) 2013-12-26 2016-01-26 Intermolecular, Inc. Stacked bi-layer as the low power switchable RRAM
US20160181517A1 (en) * 2014-12-23 2016-06-23 Silicon Storage Technology, Inc. Geometrically Enhanced Resistive Random Access Memory (RRAM) Cell And Method Of Forming Same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
WO2005117021A1 (en) * 2004-05-03 2005-12-08 Unity Semiconductor Corporation Non-volatile programmable memory
WO2006013819A1 (ja) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とそれを用いた抵抗変化型メモリ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3020681B2 (ja) * 1991-09-13 2000-03-15 三菱化学株式会社 ダイコーティング方法およびこれに使用する塗布幅調節治具
JP3224604B2 (ja) * 1992-07-31 2001-11-05 三菱化学株式会社 ダイコータ
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
JP3850605B2 (ja) * 1999-10-29 2006-11-29 文雄 岡田 固相エキシマデバイス及びその製造方法
JP3711539B2 (ja) * 2002-07-16 2005-11-02 サミー株式会社 遊技機の制御装置
US6881351B2 (en) * 2003-04-22 2005-04-19 Freescale Semiconductor, Inc. Methods for contacting conducting layers overlying magnetoelectronic elements of MRAM devices
JP2006083071A (ja) * 2004-09-14 2006-03-30 Takasago Internatl Corp 香粧品用固形製剤
JP4516812B2 (ja) * 2004-09-15 2010-08-04 立川ブラインド工業株式会社 横型ブラインドのスラット駆動装置及び日射遮蔽装置の遮蔽材昇降装置
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7241631B2 (en) * 2004-12-29 2007-07-10 Grandis, Inc. MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123361A (ja) * 2003-10-16 2005-05-12 Sony Corp 抵抗変化型不揮発性メモリおよびその製造方法ならびに抵抗変化層の形成方法
JP2005203463A (ja) * 2004-01-14 2005-07-28 Sharp Corp 不揮発性半導体記憶装置
WO2005117021A1 (en) * 2004-05-03 2005-12-08 Unity Semiconductor Corporation Non-volatile programmable memory
JP2007536680A (ja) * 2004-05-03 2007-12-13 ユニティ・セミコンダクター・コーポレーション 不揮発性プログラマブルメモリ
WO2006013819A1 (ja) * 2004-08-02 2006-02-09 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とそれを用いた抵抗変化型メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057671A1 (ja) * 2007-10-30 2009-05-07 National Institute Of Advanced Industrial Science And Technology 整流素子及びその製造方法
US8487415B2 (en) 2007-10-30 2013-07-16 National Institute Of Advanced Industrial Science And Technology Rectifier and process for producing the rectifier

Also Published As

Publication number Publication date
CN101192647A (zh) 2008-06-04
JP4938489B2 (ja) 2012-05-23
CN101192647B (zh) 2012-05-02
KR100723420B1 (ko) 2007-05-30
US20070257257A1 (en) 2007-11-08
US8455854B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US9214631B2 (en) Resistive RAM, method for fabricating the same, and method for driving the same
JP4938493B2 (ja) 二つの酸化層を利用した不揮発性メモリ素子
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
Acharyya et al. A journey towards reliability improvement of TiO2 based resistive random access memory: a review
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
US7602042B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US20090302315A1 (en) Resistive random access memory
US20100065803A1 (en) Memory device and manufacturing method thereof
JP2008166768A (ja) 抵抗メモリ素子及びその製造方法
JP2007116166A (ja) ナノドットを具備する不揮発性メモリ素子及びその製造方法
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
US7518213B2 (en) Nonvolatile variable resistance memory device and method of fabricating the same
Chen Electronic effect resistive switching memories
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
KR101787751B1 (ko) 오믹 접합층을 가지는 저항변화 메모리
KR101007085B1 (ko) 금속 산화물 전극을 구비하는 저항 변화 메모리 소자 및이의 동작방법
Mistry et al. Electrical properties of Ag/In2O3/M (M= LaNiO3, Pt) devices for RRAM applications

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4938489

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250