JP3850605B2 - 固相エキシマデバイス及びその製造方法 - Google Patents

固相エキシマデバイス及びその製造方法 Download PDF

Info

Publication number
JP3850605B2
JP3850605B2 JP30853299A JP30853299A JP3850605B2 JP 3850605 B2 JP3850605 B2 JP 3850605B2 JP 30853299 A JP30853299 A JP 30853299A JP 30853299 A JP30853299 A JP 30853299A JP 3850605 B2 JP3850605 B2 JP 3850605B2
Authority
JP
Japan
Prior art keywords
thin film
excimer
film
phase
gas atmosphere
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30853299A
Other languages
English (en)
Other versions
JP2001127358A (ja
Inventor
文雄 岡田
Original Assignee
文雄 岡田
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 文雄 岡田 filed Critical 文雄 岡田
Priority to JP30853299A priority Critical patent/JP3850605B2/ja
Priority to US09/692,194 priority patent/US6614178B1/en
Priority to EP00123268A priority patent/EP1096578A3/en
Publication of JP2001127358A publication Critical patent/JP2001127358A/ja
Application granted granted Critical
Publication of JP3850605B2 publication Critical patent/JP3850605B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、固相薄膜中でエキシマを生成させることにより、大きな分極あるいは電気空間二重層を形成させることを動作原理とする電子的デバイス及びその製造方法に関する。
【0002】
【従来の技術】
従来電子デバイス用に用いられてきた誘電体の誘電率又は分極の大きさは、今後必要とされる超高密度メモリ、超圧電体、超高感度センサ、新規アクチュエータ等を開発するためには不十分であり、新しい材料とデバイスの出現が望まれている。
【0003】
既存の代表的な高誘電体の一つであるチタン酸バリウム(BaTiO3)は、コンデンサ用あるいはPTC (Positive Thermal Coefficient) 材料として広く利用されているが、その誘電性の発現機構は、単位格子の結晶ポテンシャルの中でTiイオンが格子中心から0.1オングストローム(0.1×10-10m)程度相対的に変位することによっている。
【0004】
同じく、PbTiO3、PbZrTiO3やBi系層状化合物(通称Y1)等の強誘電体も、その誘電性発現のもととなる結晶中心のイオン変位量はごくわずかである。既存の結晶性誘電体は、結晶場中における中心イオンの変位を利用するという本質的な制約があるため、数オングストロームといった長距離にわたる電荷の変位を可逆的に起こすことは原理的に不可能であり、現状の誘電率を大きく上回る分極特性を持った「超誘電体」にはなり得ないものと考えられる。
【0005】
また、有機物の中にも液晶のように自発分極を示すものがあるが、それらは分子内の官能基等の存在により正負電荷のわずかな変位を生ずるのみであり、数オングストロームという長距離にわたった正負電荷の変位を起こすことはない。
【0006】
このように、既存の材料に比べて飛躍的に電荷変位距離の大きい変位(従来より1〜2桁大きい、数オングストロームレベルの変位)を可逆的に起こす材料はこれまで見出されておらず、従来の誘電率や分極を大きく上回る「超誘電体」の出現が待ち望まれている。
【0007】
一方、長距離の電荷移動をもたらす反応としては、エキシマの生成反応が古くから知られており、この反応を利用することによりエキシマレーザーやエキシマランプ等の各種光源装置が製品化されている。エキシマとは、希ガス同士あるいは希ガスとハロゲン等を混合したガスをパルス放電や紫外線照射などの高エネルギーを用いて励起することにより得られる準安定な分子であり、レーザー等への応用の可能性は既に1960年代から知られていた。
【0008】
実際に、1970年代に入って紫外線レーザーとして製品化され、現在ではステッパー用の重要な紫外線光源として半導体プロセスの中で広く利用されている。さらに波長の短いエキシマランプという製品も開発され、今後ともその応用分野が広がって行くものと期待されている。
【0009】
エキシマの物理化学的な特性や物性の解明も進んでおり、エネルギーポテンシャル、生成及び発光機構、非発光緩和過程、システム応用等に関する情報は、 "Excimer Lasers, Second Enlargement Edition, Ed. by Ch. K. Rhodes, Springer-Verlag (Berlin, Heidelberg, New York, Tokyo, 1984)." その他の文献に見ることができる。
【0010】
しかしながら、これまでエキシマをレーザーやランプ等の光源以外の用途に応用した例はなく、固相薄膜中にドープしてその電気特性を電子的デバイスに利用するというアイデアや研究についても報告例がない。
【0011】
【発明が解決しようとする課題】
本発明者は、長年にわたり「凝縮相中におけるエキシマの生成と緩和機構に関する研究」および「エレクトロニクス用薄膜の作製と評価に関する研究」を実施してきた。その間に培った経験と知識を組み合わせて「固相薄膜中でエキシマを生成させれば、巨大な分極や電気空間二重層を現わすデバイスを実現することができる」という着想を得た。
【0012】
まず、電子デバイスとして注目すべきエキシマの特性および潜在的可能性に関する本発明者の考え方を以下に記す。
【0013】
▲1▼巨大な分極
前述のとおり、既存の誘電体における正負電荷の相対的な移動距離は0.1オングストローム程度であるが、エキシマは、分子内で正負の電荷が3〜4オングストローム程度も離れる完全電荷移動(Full Charge Transfer)の状態となり、巨大な分極を発現する。この性質を利用できれば、原理的に従来の材料に比べて一桁から二桁も誘電率が大きい「超誘電体」を実現できることになり、超高密度メモリ、超高感度センサ、超音波素子、マイクロアクチュエータ等への応用が可能となる。
【0014】
▲2▼固相中での安定性
気相中のエキシマは、他の分子との衝突緩和により基底状態へ戻ってしまい、そのエネルギーを有効に利用できる割合(量子収率)は小さいが、固相中では衝突緩和がないため生成した全てのエキシマを有効に活用することができる。
【0015】
▲3▼正孔の非局在化
低温固相のキセノン(Xe)結晶中にトラップされたエキシマの正孔(hole)は、励起された電子がリドベルグ状態に遷移するのと同様な振る舞いを見せて、Xeマトリックス中に非局在化(delocalization)する。非局在化した正孔は、電子と再結合することなくマトリックス中にトラップされる。系全体の温度を上げることによって正孔と電子との再結合が可能となり、再結合発光(thermo-luminescence)を起こす。このような正負電荷の分離・非局在化という性質を電子的デバイス中で実現できれば、電荷移動反応により電気空間二重層を形成することが可能となる。このようなデバイスは、大容量のキャパシタおよび全く新しいタイプの限流素子やメモリになり得る。
【0016】
▲4▼組み合わせの多様さ
エキシマには様々な種類があり、例えば希ガス(アルゴン、クリプトン又はキセノン)とハロゲン(フッ素、塩素、臭素又は沃素)の組み合わせを変えることにより、エキシマの分子サイズおよび励起・緩和のエネルギーレベル、ならびに遷移確率を変えることが出来る。従って、ホスト物質の構造やバンドギャップに合わせてドープする原子を選ぶことが可能であり、デバイス設計の幅が広い。特にキセノン(Xe)はハロゲン原子以外にも硫黄(S)、酸素(O)、水酸基(OH)等様々な原子・分子・ラジカルと容易に電荷移動反応を起こすので、デバイス設計上有用である。
【0017】
ただし、上述したエキシマの特徴は、主に希ガスの結晶や溶液を用いて紫外光照射によってエキシマを生成させる実験を通じて認識されたものである。この特徴を電子的デバイスに適用するためには、エキシマを形成する原子をセラミックス等の固体中にドープし、常温常圧下においてエキシマを形成させるという未知の領域における技術開発が不可欠であった。具体的な技術課題とそれをブレークスルーするための発明者の基本的な考え方を以下のa)〜d)にまとめた。
【0018】
a)ホスト物質の選定
結晶はフレキシビリティーが乏しいため、ドーピングできる物質の種類が限られる。そこで本発明者は、ホスト物質としてアモルファス(非晶質)の物質を選択することが重要であると考えた。アモルファスの物質には、その中に様々な物質を簡単にドープすることができるという利点がある。例えばアモルファスSiOxのフレキシブルなネットワーク中に巨大な分子量を持つ有機色素等の物質をドーピングすることが試みられている。このようなアモルファス物質は、希ガスやハロゲン等の大きな原子径を持つ元素をその中にドープし、それらの電荷移動反応(つまり、エキシマ生成反応)を支えるホスト物質としての役割を果たすことができる。
【0019】
b)エキシマを生成する元素のドーピング方法
エキシマは常温常圧下では気相の分子である。これを固相中に閉じ込めて常温常圧下で動作させることは非常に難しい。そこで、スパッタリングという非平衡プロセスによりホスト物質の薄膜を形成する際に、エキシマを生成する元素をスパッタリングガスとして用い、これらをプラズマ化させることにより、薄膜中にドーピングすることに成功した。
【0020】
c)低電圧での駆動
エキシマを生成させるためには高エネルギーが必要であり、通常は放電(プラズマ)あるいは紫外光による励起が必要となる。しかし、固相状態のエキシマを光励起を利用できない用途に用いる場合、実用的には、数〜数十Vの直流又は交流電圧による駆動が前提となる。もしエキシマ生成元素をバルク材料中にドープするならば、この程度の低電圧では電界強度が不十分で電荷移動反応を誘起することは困難である。従って、本発明では薄膜化の方向を追求することにより、低電圧でエキシマ生成元素を励起してデバイスを駆動するという技術的ブレークスルーを果たした。なお、光励起方法による応用については後述する。
【0021】
d)動作温度
エキシマの電荷の非局在化は、極低温のキセノン(Xe)マトリックス中で確認されているだけである。本発明者は、この現象を利用する素子の開発を狙うためには、動作温度を下げる(素子を冷却する)必要があると考えていた。しかし、実際に素子を作製してみると、驚いたことに常温で安定的かつ可逆的に電荷移動反応を誘起して巨大な分極や電気空間二重層を形成させることができ、素子の冷却は不要であることが判明した。
【0022】
本発明者は、上記4つの未知な課題について鋭意研究し、それぞれの課題について技術的ブレークスルーを果たして本発明を完成した。その結果創出された各種の電子的デバイスを総称して、以下「固相エキシマデバイス」と呼ぶことにする。
【0023】
【課題を解決するための手段】
本発明は、エキシマを生成する元素(希ガス及び/又はハロゲン。以下「エキシマ生成元素」という。)をホスト物質からなる固相薄膜中にドープし、常温常圧下において薄膜中でエキシマを生成させ、これに伴って出現する大きな分極および電気空間二重層を利用して有用な電子的デバイスを実現するものである。
【0024】
本発明の基本形は「単層型固相エキシマデバイス」である。これは、絶縁性金属酸化物に属する一種類のホスト物質から形成される一個の薄膜と、この薄膜の形成過程において薄膜中にドープされる、アルゴン、クリプトン及びキセノンから選択される一又は二種類のエキシマ生成元素、並びにフッ素、塩素、臭素及び沃素から選択される一又は二種類のエキシマ生成元素とを含むものである。
【0025】
すなわち本デバイス中では、エキシマ生成元素をドープした薄膜が最も重要な構成要素である。必要な場合はこの薄膜の上下面に電圧印加用電極膜を設けても良く、さらにこれら全体を基板上に支持することで、実用的なデバイスが完成する。以下、本デバイスの各部の構成及び製法について詳細に説明する。
【0026】
基板の材質は、シリコン、ゲルマニウム、ガリウム砒素、インジウム燐、酸化珪素、酸化アルミニウム、金属板又は箔、ガラス、プラスチック等任意のものを選ぶことができる。基板の配向性あるいは表面精度はどのようなものでも良い。また、金属板又は箔等導電性の基板を用いる場合、あるいはエキシマの励起を電圧以外の手段で行う場合には、下面電極膜(基板と薄膜との間の電極膜)は不要である。エキシマの励起を電圧によって行う場合であって、石英のような絶縁物を基板とする場合は、任意の材質(例えば金、銀、白金、インジウムチンオキサイド(ITO)、酸化イリジウム等)の下面電極膜を基板上に付けたものを、薄膜の下地材として用いる必要がある。下面電極膜は導電性であれば材質を問わないし、配向性、エピタキシャル性及び表面精度を必要としない。
【0027】
このように基板や下面電極膜の結晶性や配向性を問わない理由は、薄膜がアモルファスなので、どのような面上にも容易に形成できるためでる。基板や下面電極膜とエキシマ生成元素をドープした薄膜との間で反応及び物質拡散の恐れがある場合には、酸化セリウム、酸化アルミニウム、ジルコニア安定化イットリウム(YSZ)等に代表される反応防止膜(バッファ層)を設けてもよい。
【0028】
基板上又はその上に形成した下面電極膜上にホスト物質の薄膜をスパッタリング法により形成する過程で、エキシマ生成元素を含むガスをスパッタリングガスとして用いることにより、薄膜中にこれらエキシマ生成元素をドープすることができる。
【0029】
すなわち、アルゴン、クリプトン及びキセノンから一又は二種類のエキシマ生成元素を選び、並びにフッ素、塩素、臭素及び沃素から一又は二種類のエキシマ生成元素を選び、これらを所定の割合で混合し、かつ所定の圧力を付与してスパッタリングガスの雰囲気を調整し、このガス雰囲気中において、選択されたホスト物質からなるターゲットを気相放電によりスパッタさせて、基板上又はその上に形成された電極膜上に、そのホスト物質の薄膜を堆積させつつ、選択されたエキシマ生成元素をガス雰囲気から薄膜中へ取り込むのである。
【0030】
単層型固相エキシマデバイスは、後述するように強誘電体としての用途を持ち、リーク電流を嫌うので、薄膜を構成するホスト物質としては、酸化アルミニウム、酸化バリウム、酸化ビスマス、酸化セリウム、酸化コバルト、酸化銅、酸化鉄、酸化ガリウム、酸化ガドリニウム、酸化ゲルマニウム、酸化ランタン、酸化リチウム、酸化マグネシウム、酸化マンガン、酸化モリブデン、酸化ニオブ、酸化ネオジム、酸化ニッケル、酸化鉛、酸化珪素、酸化ストロンチウム、酸化チタニウム、酸化バナジウム、酸化タングステン、酸化イットリウム、酸化ジルコニウム又はこれらのアモルファス(非晶質)体若しくはこれらの固溶体により例示される絶縁性金属酸化物が好適である。
【0031】
これらのホスト物質の形態は、ターゲットの段階では結晶あるいはアモルファスのどちらであってもよいが、スパッタリングにより薄膜を形成する段階でアモルファス化することができ、原子径の大きなエキシマ生成元素を取り込むことができるようになる。アモルファス中では各元素の比率が結晶における化学量論的比率と異なることがある。例えば酸化珪素(SiO2)では、珪素に対する酸素の比率が2でなく1.9程度になるので、正確にはSiOxと表記しなければならない。
【0032】
ここで、エキシマ生成元素をドープした薄膜の形成プロセスについてより詳細に検討する。既存の薄膜形成技術には、スパッタリング法、プラズマCVD法、イオン注入法等があるが、薄膜中に希ガスやハロゲンをドープできる方法ならば基本的にはどのような方法を用いても良い。しかし、プロセスの簡便さおよびコストの安さならびに上下電極膜の作製のし易さ等を考慮すると、スパッタリング法が最も優れている。以下に、これら3つのプロセスの簡単な比較を示す。
【0033】
i)スパッタリング法
スパッタリング法において、スパッタリングガスとしてエキシマ生成元素(希ガス及びハロゲン)を含んだガスを用いることにより、薄膜中にこれらの元素をドープすることが可能である。また、マルチターゲット形のスパッタリング装置を用いれば、初めに基板上に下面電極膜を形成し、次にその下面電極膜上にエキシマ生成元素をドープした薄膜を形成し、更にその上に上面電極膜を形成するといった素子化に至るまでの全ての成膜操作を同一装置内で実現できることになる。従って、マスクパターンの形成が必要でない場合には、基板搬送、基板取り付け、装置の真空引き等の作業が一度で済み、汚れや傷の少ない製品を得ることができるので優れている。
【0034】
ii)プラズマCVD法
プラズマCVD法を用いても、希ガスとハロゲンをイオン化あるいはプラズマ化することが可能であるため、薄膜中にこれらの元素をドープすることは可能である。しかし、プラズマCVDでは装置と手順が煩雑となる。例えば、最も単純な系の一つである「シランからSiOx薄膜を作製する」というプロセスに、エキシマ生成元素をドープするという操作を加えると、原料ガスとしてシランを、雰囲気ガスとして酸化ガス、希ガス、ハロゲン等の数種類のガスを用いる必要があり、装置と手順が複雑化する。また、作製した薄膜中には、エキシマ生成元素たる希ガスとハロゲンに加えて、プラズマCVD装置内で生成する水素やOH等の不純物が取り込まれることとなり、膜質が悪くなるという欠点がある。さらに、同一装置を用いて高品質な下面、上面電極膜を形成することも難しいため、スパッタリング法に比べて優位性に欠ける。
【0035】
iii)イオン注入法
イオン注入法により、各種の基板や薄膜中にイオンを打込むことは一般的に広く実施されており、希ガスやハロゲン等のイオンを注入することも可能である。しかし、正イオン(希ガス)と負イオン(ハロゲン)の両方を同一薄膜中に均一に注入する、あるいはそのような注入操作と成膜とを同時に行える装置は大型かつ複雑になるため、今のところ限られた施設にしか設置されていない。製造コストも増大するためスパッタリング法に比べて優位性に欠けると考えられる。
【0036】
以上説明したプロセスにより、基板上又はその上に形成した下面電極膜上に、エキシマ生成元素をドープした薄膜が形成される。その薄膜の上面に任意の材質の上面電極膜を付けて、薄膜の上下両面に電圧を印加できる構造にしてもよい。下面電極膜の場合と同様に上面電極膜も導電性であれば材質を問わないし、配向性、エピタキシャル性又は表面精度も必要としない。なお、電極を要しない実施形態にも考慮して請求項1及び3では上下の電極膜について陽に言及していないが、電極膜の存在を否定しているのではない。
【0037】
(作用)
次に、絶縁性ホスト物質として酸化珪素(SiOx)を採用し、この薄膜中にエキシマ生成元素としてキセノン(Xe)とフッ素(F)をコドープした単層型固相エキシマデバイスの作用について説明する。
【0038】
この場合は、SiOxの薄膜中にドープされた一価のF原子が二価のO原子を置換すると考えられ、F原子の周囲にはダングリングボンドが存在する。Xe原子はこのダングリングボンドに外殻電子を部分的に供給する形で薄膜中に取り込まれるため、F原子の近傍にはXe原子が存在する状態となる。この薄膜に数〜数十Vの電圧を印加すると、薄膜中に数十kV/cmという大きな電界が生じるため、この電場により薄膜中にドープされたXe原子の電子が電場方向にあるF原子にホッピングし、次式に示す電荷移動反応(Harpooning Reaction)によりエキシマを生成する。
Xe + F → Xe+F-
【0039】
このように単一の絶縁性薄膜中にXeとFがコドープされた場合は、ダングリングボンドをXeの外殻電子が部分的に補償してキャリヤー濃度を低減させるため、リーク電流の少ない理想的な強誘電体となる。この薄膜を有する固相エキシマデバイスは、キャパシタ、圧電素子、超音波素子、アクチュエータ素子、焦電センサ素子ならびに強誘電体メモリ素子として利用することができる。
【0040】
【発明の実施の形態】
(第1実施形態)
本発明の好ましい実施形態の一つとして、相接する2層の薄膜中一方の薄膜にアルゴン、クリプトン及びキセノンの中から選ばれた一又は二種類のエキシマ生成元素をドープし、もう一方の薄膜にはフッ素、塩素、臭素及び沃素の中から選ばれた一又は二種類のエキシマ生成元素をドープした2層型の固相エキシマデバイス、を挙げる。
【0041】
この2層型デバイスの製造方法の一例は次のようである。まず、一方のエキシマ生成元素(例えばXe)を含んだガスをスパッタリングガスとして用いるスパッタリング法により、この元素がドープされた第1層目の薄膜を形成する。次に、第1層目の薄膜の上に、もう一方の元素(例えばF)を含んだガスをスパッタリングガスとして用いるスパッタリング法により、もう一方の元素がドープされた第2層目の薄膜を形成する。
【0042】
このような2層構造の薄膜では、薄膜の原料であるターゲットが絶縁性材料であっても、出来上がる各薄膜中では希ガス又はハロゲンがドーパントとなってキャリヤーが生成するので、結果的にp型の半導体になってしまう。従ってターゲットとして絶縁性材料を用いることにこだわる必要はなく、金属以外の広範囲な物質を用いることができる。すなわち、前記の絶縁性金属酸化物以外にも、酸化イリジウム、酸化スズ、酸化亜鉛、酸化ルテニウム、インジウムチンオキサイド(ITO)又はこれらのアモルファス(非晶質)体により例示される導電性金属酸化物、シリコン、ゲルマニウム又はこれらのアモルファス(非晶質)体により例示されるIV族半導体、ガリウム砒素、インジウム燐、窒化ガリウム又はこれらのアモルファス(非晶質)体若しくはこれらの固溶体により例示されるIII−V族化合物半導体、あるいはカドミウムテルル、亜鉛セレン、亜鉛テルル又はこれらのアモルファス(非晶質)体若しくはこれらの固溶体により例示されるII−VI族化合物半導体を用いることができる。ただし、金属はドープによっても半導体化せず、抵抗値が低すぎて電圧を印加できないので除外される。
【0043】
このようにして作製した半導体性薄膜に、ある閾電圧値を超えた電圧を印加すると、電荷移動反応が誘起されて両薄膜の境界層でエキシマが生成し、正孔及び電子が非局在化されて、一方の層が正に、もう一方の層が負に帯電して電気空間二重層が形成される。
【0044】
例えば、石英(SiO2)をターゲット材にして、始めにキセノン(Xe)をドープした酸化珪素(SiOx)薄膜を形成した後、その上にフッ素(F)をドープしたSiOx薄膜を形成して2層にすると、この2層の薄膜はp型の半導体特性を示す。この薄膜に直流又は交流の電場を印加して徐々に電圧を上げて行くと、薄膜はp型半導体同士の接合であるので、ある閾電圧値まではオーミックな挙動を示す。しかし閾電圧値以上の電圧を印加するとXeをドープした薄膜中のXeとFをドープした薄膜中のFの間で電荷移動反応が起こり、それぞれプラスとマイナスの電荷を持つ層に分かれて電気空間二重層が出現する。これにより、それまでは半導体であった薄膜が突如として絶縁体に変るので、このような性質を限流素子、キャパシタ又はメモリに利用することができる。
【0045】
また、この電荷移動反応によって薄膜の自由エネルギおよび組織構造が変化するため大きな電歪が生じる。この性質を利用すれば、高性能の圧電体素子又は新規なマイクロアクチュエータを作ることができる。
【0046】
(第2実施形態)
本発明の他の実施形態として多層型固相エキシマデバイスを挙げる。これは、上記2層型固相エキシマデバイスにおける第1層、第2層の順序を変えないで、これを所定の組数、順次積層したデバイスである。
【0047】
この多層型デバイスでは電気空間二重層が所定の組数直列に形成されるので、限流特性(電界印加時の抵抗増加)が、2層型固相エキシマデバイスにおけるよりも一層顕著に現われる。
【0048】
(第3実施形態)
本発明のさらに他の実施形態として中間電極付き多層型固相エキシマデバイスを挙げる。
【0049】
これは、上記の多層型固相エキシマデバイスにおいて、各薄膜の組における薄膜の上下の並び順を積層の都度交互に反転し、かつ、各組と組との中間に電極膜を形成したものである。
【0050】
この中間電極付き多層型固相エキシマデバイスでは、そこに含まれる各組の2層薄膜がそれぞれキャパシタを構成し、同一極性の電極同士を接続することにより各キャパシタが並列接続されるので、全体として小体積で巨大な静電容量を持つキャパシタ、いわゆるスーパーキャパシタが実現する。
【0051】
(第4実施形態)
本発明のさらなる実施形態として、固相エキシマデバイスを紫外線カットなどの目的で調光ガラスとして用いることが考えられる。これは、エキシマ生成元素をドープした薄膜自体に関する実施形態であって、電極膜を必要としないものである。つまり、窓ガラスの表面にエキシマ生成元素をドープした透明な薄膜を形成し、太陽光中の紫外線を利用してエキシマを生成させることにより、特定の波長をエキシマに吸収させる。
【0052】
また上と同様に光を利用する実施形態として、光メモリ装置を挙げることができる。これは、基板上にエキシマ生成元素をドープした透明な薄膜を形成して記憶媒体とし、その一部に紫外線レーザー光を照射してエキシマを生成させ、その部分の光透過率を変化させるものである。例えば光磁気ディスク装置やレーザーディスク装置等における光メモリ装置としての利用が考えられる。なお、ここに挙げた光による励起方法と、上述の電界印加による励起方法との併用も考えられる。
【0053】
【実施例】
(実施例1)
面積が25 mm角、厚さ0.5 mmの石英(SiO2)基板上に、DCスパッタリングにより厚さ0.1μmのインジウムチンオキサイド(ITO)下面電極膜を付けた。ITO下面電極の成膜条件は以下のとおりである。
【0054】
・ 基板温度…300℃
・ スパッタリングガス…Ar、流量100 CC/分
・ スパッタリング圧力…2 x 10-3 Torr
・ DCパワー…40 W(400 V, 0.1 A)
・ スパッタリング時間…10分
【0055】
次に、スパッタリングガスとしてフッ素(F2, 10 vol%)とキセノン(Xe, 90 vol%)の混合ガスを用い、石英(SiO2)ターゲットをRFスパッタリングすることにより、FとXeをコドープした厚さ0.3μmのSiOx薄膜を作製した。このSiOx薄膜上に、RFスパッタリングにより、厚さ0.1μmで面積 50 mm2の白金(Pt)上面電極膜を3個形成した。
【0056】
SiOxの成膜条件は以下のとおりである。
・ 基板温度…室温(基板加熱なし)
・ スパッタリングガス…F2(10vol%)/Xe(90vol%)の混合ガス、流量30 CC/分
・ スパッタリング圧力…2 x 10-3 Torr
・ RFパワー…800 W(反射波10W)
・ スパッタリング時間…60分
【0057】
図1は、本実施例としてのFとXe をコドープしたSiOx薄膜を有する単層型固相エキシマデバイスの構造を示す断面図(上図)及び平面図(下図)である。参照符号1は石英製の基板、2は基板1上に形成したITO電極、3は電極2の上に重ねて形成されたFとXe をコドープしたSiOx薄膜、4は薄膜3の上に形成したPt電極を示す。
【0058】
エネルギー分散形X線分析装置(EDX)による半定量分析の結果、作製された薄膜中にはエキシマを生成するF およびXe原子がそれぞれ7 atom%、0.2 atom%の比率でドープされていることがわかった。また、薄膜のO/Si比は約1.9であったことから、これらの原子はO原子を置換していることが予想された。なおX線回折装置(XRD)による分析の結果、この薄膜はアモルファスであることがわかった。
【0059】
1つの基板上に上面電極を3個作製した理由は、絶縁破壊電圧を調べたり、面内での電気特性のばらつきを調べるためであった。通常は1個でよい。なお上面電極膜の成膜条件は以下のとおりである。
【0060】
・ 基板温度…室温(基板加熱なし)
・ スパッタリングガス…Ar、流量20CC/分
・ スパッタリング圧力…2 x 10-3 Torr
・ RFパワー…100W
・ スパッタリング時間…5分
【0061】
この素子を図2に示す抵抗特性測定回路に接続して抵抗特性を評価した。その結果、電圧を印加した場合もしない場合も、SiOx薄膜はテスターの検出限界値(40MΩ)以上の抵抗を示す絶縁体であった。また、絶縁破壊電圧は80V(2.7MΩ/cm)という大きな値であった。
【0062】
次に、この素子を誘電率測定装置にセットし、誘電特性を調べた。その結果、FとXeをコドープした厚さ0.3μmのSiOx薄膜は、残留分極=110μC/cm2、坑電界=1.5 x 105 V/cm、誘電損失=0.02 の強誘電体であることがわかった。この残留分極の値は、既存のPZTなどの強誘電体薄膜に比べて2〜3倍大きな値である。このように、常温で形成されたSiOxのアモルファス薄膜が、高温下でエピ成長された既存の強誘電体薄膜よりも大きな残留分極を示すことは、驚くべき現象である。成膜条件(ドープ濃度、膜厚、電極種など)の最適化が図られれば、より大きな分極を達成できると考えられる。
【0063】
この誘電特性の評価結果から、この薄膜を利用することにより、圧電素子、超音波素子、アクチュエーター素子、焦電センサー素子ならびに強誘電体メモリー素子を作製できることが明らかとなった。
【0064】
なお、本実施例では、下面電極膜として用いたITO膜に導電性を持たせるため、その成膜工程のみ基板加熱を行ったが、Ptなどを下部電極として用いればすべての成膜プロセスを室温(基板加熱なし)で行うことも可能となる。ITOを電極膜に用いた理由は、エキシマ生成元素をドープした薄膜からの発光の有無を調べるためであった。
【0065】
(比較例1)
実施例1の成膜条件の中で、SiOx薄膜を作製する際のスパッタリングガス種をアルゴン(Ar)のみに変更して実施例1と同様な素子を作製し、その特性を評価した。その結果、SiOx薄膜の抵抗と絶縁破壊電圧は実施例1とほぼ同等であったものの、この薄膜は強誘電性および高誘電性を全く示さなかった。
【0066】
(実施例2)
実施例1と同様に、面積が25 mm角、厚さ0.5 mmの石英(SiO2)基板上に、RFスパッタリングにより厚さ0.1μmのITO下面電極膜を付けた。ITO下面電極膜の成膜条件は以下のとおりである。
【0067】
・ 基板温度…300℃
・ スパッタリングガス…Ar、流量100 CC/分
・ スパッタリング圧力…2 x 10-3 Torr
・ DCパワー…48 W(400 V, 0.12 A)
・ スパッタリング時間…10分
【0068】
次にスパッタリングガスとしてXe(99.9vol%)の単独ガスを用い、石英(SiO2)ターゲットをRFスパッタリングすることによりXeをドープしたSiOx薄膜を作製し、更にその上にF2(10vol%)/Ne(90vol%)の混合ガスを用い、石英(SiO2)ターゲットをRFスパッタリングすることによりFをドープしたSiOx薄膜を作製した。この2層のSiOx薄膜の厚さは合計で0.9μmであり、成膜条件は以下の通りである。
【0069】
Figure 0003850605
【0070】
X線回折分析の結果、この2層の薄膜は回折ピークを示さないアモルファスであることがわかった。
【0071】
このSiOx層薄膜上に、RFスパッタリングにより厚さ0.1μmで面積100mm2のPt上面電極膜を形成した。Pt上面電極膜の成膜条件は以下のとおりである。
【0072】
・ 基板温度…300 ℃
・ スパッタリングガス…Ar、流量20 CC/分
・ スパッタリング圧力…2 x 10-3 Torr
・ RFパワー…100W
・ スパッタリング時間…5分
【0073】
上面電極膜の作製時に基板加熱を行った理由は、実施例1のサンプルを作った際に上面電極膜表面が鏡面状にならなかったため、上面電極膜の密着性が悪いのではないかと考えたからである。しかし、基板加熱を行って上面電極膜を作製しても鏡面は得られず、凸凹の膜となった。
【0074】
走査型電子顕微鏡(SEM)による観察を行った結果、ITO下面電極膜のモフォロジーの影響により、その上に作製したSiOx膜および上面電極膜の表面形状が凸凹になっていたことがわかった。表面形状が凸凹であっても、素子の特性には影響はなかった。
【0075】
図3は、本実施例としてのXeをドープしたSiOx薄膜とFをドープしたSiOx薄膜とを有する2層型固相エキシマデバイスの構造を示す断面図(上図)及び平面図(下図)である。参照符号1は石英製の基板、2は基板上に形成したITO電極、5は電極2の上に重ねて形成されたXeをドープしたSiOx薄膜、6は薄膜5の上に重ねて形成されたFをドープしたSiOx薄膜、7は薄膜6上に形成されたPt電極を示す。
【0076】
このデバイスを図2に示す抵抗特性測定回路に接続して抵抗特性を評価した。電圧を印加しない状態でテスターにて上下の電極間の抵抗を測ったところ20Ωという抵抗値が得られた。この値とSiOx薄膜部の膜厚(0.9μm)及び面積(100mm2)から推定した抵抗率は2 x 105Ω・cmであり、本デバイスは半導体となっていることがわかった。この抵抗率はバルクのSiO2結晶に比べると10桁も小さい。
【0077】
交流電場を印加した際、0〜12Vの範囲では20Ωであった薄膜の抵抗が、印加電圧を13V以上とすると驚くべきことに40MΩ(測定に用いたテスタの測定上限)以上に急増した。すなわち、0Vから電圧を徐々に増加させていくと電圧に比例して電流は増加するが、電圧が13Vを越えると本デバイスの抵抗が瞬時に2 x 106倍以上に増加し、電流が全く流れなくなる。
【0078】
この現象は可逆的に起こった。55Vまで電圧をかけたが絶縁破壊は起こらず、13V以上ではどの電圧下においても本デバイスの抵抗は40MΩ以上を示した。本デバイスの交流V−I特性を図4に、抵抗値変化の様子を図5にそれぞれ示す。
【0079】
この現象の原因は、2つのSiOx膜中に存在するXeおよびF原子が、ある電界強度以上で電荷移動反応を起こしてXe+F-の励起状態になり、電気空間二重層が形成されることにより、電子およびホールの移動が阻害されるためである。
【0080】
BaTiO3系のPTC材料では、温度の変化によって5桁程度の抵抗率変化が起こることが報告されている。本デバイスの抵抗率変化の機構はPTCとは異なると考えられるが、抵抗の変化の大きさだけを見ると図5のように6桁以上となっている。今回測定した抵抗値は、テスタの測定限界(40MΩ)をこえて検出限界外となっていたので、本素子はPTC系の材料よりも大きな抵抗率変化を示すといえる。このような材料は、ICやLSI回路の過電圧・過電流防止用の新規な限流薄膜素子として利用できる。
【0081】
また、抵抗が急増し電流が流れなくなった後、本素子をそのままの状態で測定回路につなげておくと、デバイスの抵抗値は1時間以上も元に戻らない。抵抗値がゆっくりと元に戻るのはテスタ等の測定回路内でのリーク電流によるものである。このことから、閾値以上の電圧を印加するとデバイス全体がキャパシタのような状態になり、その状態を維持できることがわかる。この性質を用いることにより、新規な電気空間二重層キャパシタ(電池素子)を作製することができる。
【0082】
図6は、図3に示すデバイスにおける電荷移動に伴う薄膜の自由エネルギー変化の様子を説明する模式図である。13Vで電荷移動が生じた後、さらに55Vまでの交流電場を印可しても本素子の電荷移動状態は解除あるいは反転しなかった(素子の破壊を恐れて55V以上の電圧は印可していない)ことから、電荷移動反応により薄膜の自由エネルギーは図6の模式図のように大きく安定化され、組織構造の変化を起こしていることが推定される。このような安定化あるいは組織構造の変化については、広範囲X線吸収微細構造測定装置(EXAFS)等による複雑な分析を実施しないと証明することはできないが、組織構造の変化を伴う薄膜の安定化により、薄膜には大きな応力が生じているものと考えられる。従って、この性質を利用することにより新規で高性能な圧電・電歪素子ならびにアクチュエータ素子を作製することができる。
【0101】
【発明の効果】
本発明により、固相薄膜中で電荷移動反応を誘起してエキシマを生成させることが可能となり、これにより、従来の誘電体(高誘電体、圧電体、焦電体、強誘電体等)あるいは半導体では実現が不可能であった、大きな分極又は電気空間二重層を可逆的に生成する電子的デバイスを作製することができる。このデバイスを応用することにより、従来技術では作製が不可能であった高密度メモリ、高性能圧電体、高感度センサ、新規アクチュエータ、限流素子等を、安価かつ簡便な方法で製造することができる。
【0102】
【図面の簡単な説明】
【図1】 FとXe をコドープしたSiOx薄膜を有する単層型固相エキシマデバイスの構造を示す断面図及び平面図である。
【図2】 抵抗特性測定回路を示す回路図である。
【図3】 XeドープSiOx薄膜とF ドープSiOx薄膜とを有する2層型固相エキシマデバイスの構造を示す断面図及び平面図である。
【図4】 図3の2層型固相エキシマデバイスの交流V−I特性(50Hz)を示すグラフである。
【図5】 図3の2層型固相エキシマデバイスの電圧と抵抗の関係を示すグラフである。
【図6】 図3の2層型固相エキシマデバイスにおける電荷移動に伴う薄膜の自由エネルギー変化を説明する模式図である。
【符号の説明】
1…石英基板
2…下面電極膜
3…FとXe をコドープしたSiOx薄膜
4,7…上面Pt電極膜
5…XeをドープしたSiOx薄膜
6…FをドープしたSiOx薄膜

Claims (6)

  1. アモルファス体の酸化珪素からなる一個の薄膜と、
    前記薄膜の形成過程において該薄膜中にドープされる、アルゴン、クリプトン及びキセノンからなる第1の元素群から選択される一又は二種類のエキシマ生成元素、並びにフッ素、塩素、臭素又はヨウ素からなる第2の元素群から選択される一又は二種類のエキシマ生成元素を含むことを特徴とする単層型固相エキシマデバイス。
  2. アモルファス体の酸化珪素からなり、互いに接する第1及び第2の薄膜と、
    アルゴン、クリプトン及びキセノンからなる第1の元素群、並びにフッ素、塩素、臭素又はヨウ素からなる第2の元素群のうちのいずれか一方の群から選択され、前記第1の薄膜の形成過程において該薄膜中にドープされる、一又は二種類のエキシマ生成元素と、
    前記第1及び第2の元素群のうちもう一方の群から選択され、前記第2の薄膜の形成過程において該薄膜中にドープされる、一又は二種類のエキシマ生成元素とを含み、
    前記第1及び第2の薄膜間に電圧を印加し、当該各薄膜中の前記エキシマ生成元素原子間の電荷移動反応により電気空間二重層を出現させることを特徴とする2層型固相エキシマデバイス。
  3. 請求項2記載の第2の薄膜上に重ねて、前記第1、第2の薄膜と同一構成で2層1組の薄膜の組を所定の組数積層したことを特徴とする、多層型固相エキシマデバイス。
  4. 前記第1及び第2の元素群からそれぞれ一又は二種類のエキシマ生成元素を選び、これらを所定の割合で混合し所定の圧力を付与するガス雰囲気調整工程と、酸化珪素からなるターゲットを、前記ガス雰囲気中で気相放電によりスパッタリングさせて、基板上又はその上に形成された電極膜上に重ねて酸化珪素の薄膜を堆積させつつ、前記エキシマ生成元素を前記ガス雰囲気から当該薄膜中へ取り込む成膜ドープ工程とを含む、請求項1記載の単層型固相エキシマデバイスの製造方法。
  5. 前記第1及び第2の元素群のうちいずれか一方の群から一又は二種類のエキシマ生成元素を選び、これらを所定の割合で混合し所定の圧力を付与する第1のガス雰囲気調整工程と、
    酸化珪素からなるターゲットを、前記第1のガス雰囲気中で気相放電によりスパッタリングさせて、基板上又はその上に形成された電極膜上に重ねて第1の薄膜を堆積させつつ、前記エキシマ生成元素を前記第1のガス雰囲気から第1の薄膜中へ取り込む第1の成膜ドープ工程と、
    前記第1及び第2の元素群のもう一方の群から一又は二種類のエキシマ生成元素を選び、これらを所定の割合で混合し所定の圧力を付与する第2のガス雰囲気調整工程と、
    酸化珪素からなるターゲットを、前記第2のガス雰囲気中で気相放電によりスパッタリングさせて、前記第1の薄膜上に重ねて第2の薄膜を堆積させつつ、前記エキシマ生成元素を前記第2のガス雰囲気から第2の薄膜中へ取り込む第2の成膜ドープ工程と、
    前記第1及び第2の薄膜中の前記エキシマ生成元素原子間の電荷移動反応により電気空間二重層を出現させるため当該各薄膜間に電圧を印加する工程と、
    を含む請求項2記載の2層型固相エキシマデバイスの製造方法。
  6. 請求項5記載の第1のガス雰囲気調整工程、第1の成膜ドープ工程、第2のガス雰囲気調整工程及び第2の成膜ドープ工程を、ここに記載の順に実行する複合工程を所定回数繰り返すことを含む、請求項3記載の多層型固相エキシマデバイスの製造方法。
JP30853299A 1999-10-29 1999-10-29 固相エキシマデバイス及びその製造方法 Expired - Fee Related JP3850605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30853299A JP3850605B2 (ja) 1999-10-29 1999-10-29 固相エキシマデバイス及びその製造方法
US09/692,194 US6614178B1 (en) 1999-10-29 2000-10-20 Solid-state excimer devices and processes for producing same
EP00123268A EP1096578A3 (en) 1999-10-29 2000-10-26 Solid-state excimer devices and processes for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30853299A JP3850605B2 (ja) 1999-10-29 1999-10-29 固相エキシマデバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001127358A JP2001127358A (ja) 2001-05-11
JP3850605B2 true JP3850605B2 (ja) 2006-11-29

Family

ID=17982176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30853299A Expired - Fee Related JP3850605B2 (ja) 1999-10-29 1999-10-29 固相エキシマデバイス及びその製造方法

Country Status (3)

Country Link
US (1) US6614178B1 (ja)
EP (1) EP1096578A3 (ja)
JP (1) JP3850605B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1367659B1 (en) * 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
KR100723420B1 (ko) * 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
US8206829B2 (en) * 2008-11-10 2012-06-26 Applied Materials, Inc. Plasma resistant coatings for plasma chamber components
US9523499B1 (en) * 2011-06-14 2016-12-20 U.S. Department Of Energy Regenerable mixed copper-iron-inert support oxygen carriers for solid fuel chemical looping combustion process
US10658705B2 (en) 2018-03-07 2020-05-19 Space Charge, LLC Thin-film solid-state energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
JP6083262B2 (ja) * 2012-03-14 2017-02-22 Tdk株式会社 ヘテロエピタキシャルpn接合酸化物薄膜を有する積層薄膜

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USH569H (en) * 1984-09-28 1989-01-03 Motorola Inc. Charge storage depletion region discharge protection
US5134625A (en) * 1987-03-18 1992-07-28 The Regents Of The University Of California Condensed phase exciplex lasers
US5646081A (en) * 1995-04-12 1997-07-08 Murata Manufacturing Co., Ltd. Non-reduced dielectric ceramic compositions
JPH0959019A (ja) * 1995-08-21 1997-03-04 Res Dev Corp Of Japan 超誘電体及び超誘電体素子
JPH0963884A (ja) * 1995-08-21 1997-03-07 Res Dev Corp Of Japan 超誘電体を用いた蓄電器
JP2982739B2 (ja) * 1997-04-22 1999-11-29 日本電気株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001127358A (ja) 2001-05-11
EP1096578A2 (en) 2001-05-02
US6614178B1 (en) 2003-09-02
EP1096578A3 (en) 2005-04-13

Similar Documents

Publication Publication Date Title
US6198119B1 (en) Ferroelectric element and method of producing the same
Peng et al. Structures and electrical properties of barium strontium titanate thin films grown by multi-ion-beam reactive sputtering technique
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
Yoshimura et al. Ferroelectric properties of c-oriented YMnO 3 films deposited on Si substrates
Hou et al. Bi 3.25 La 0.75 Ti 3 O 12 thin films prepared on Si (100) by metalorganic decomposition method
KR20120046327A (ko) 혼합된-금속-원자가 화합물에 기초한 멤리스터
JP3850605B2 (ja) 固相エキシマデバイス及びその製造方法
CN112993143B (zh) 驻极体
WO2011129766A1 (en) A photovoltaic uv detector
US7095067B2 (en) Oxidation-resistant conducting perovskites
US4394601A (en) ZnS:Mn Thin-film electroluminescent element with memory function
KR100313253B1 (ko) 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터
Pintilie et al. Properties of perovskite ferroelectrics deposited on F doped SnO2 electrodes and the prospect of their integration into perovskite solar cells
Abbas et al. A Low Power‐consumption and Transient Nonvolatile Memory Based on Highly Dense All‐Inorganic Perovskite Films
Das et al. Leakage current characteristics of laser-ablated SrBi 2 Nb 2 O 9 thin films
JPH06290983A (ja) 誘電体薄膜及びその製造方法
US6815733B2 (en) Switching element and method of making the same
JPH104181A (ja) 強誘電体素子及び半導体装置
Gupta et al. Effect of annealing temperature on switching characteristics of zinc oxide based RRAM device
JPH08264486A (ja) 半導体電極形成方法および装置
JP2912080B2 (ja) 薄膜バリスタの製造方法及び薄膜バリスタ
JP2001358303A (ja) 薄膜キャパシタおよびその製造方法
RU2806886C1 (ru) Способ инкапсуляции фотоприемников на основе галогенидных перовскитов
Nishida et al. Preparation of La-modified lead titanate film capacitors and influence of SrRuO3 electrodes on the electrical properties
TWI244205B (en) A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20010919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060720

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060830

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees