KR100313253B1 - 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터 - Google Patents

반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터 Download PDF

Info

Publication number
KR100313253B1
KR100313253B1 KR1019990008012A KR19990008012A KR100313253B1 KR 100313253 B1 KR100313253 B1 KR 100313253B1 KR 1019990008012 A KR1019990008012 A KR 1019990008012A KR 19990008012 A KR19990008012 A KR 19990008012A KR 100313253 B1 KR100313253 B1 KR 100313253B1
Authority
KR
South Korea
Prior art keywords
ferroelectric capacitor
ferroelectric
formula
present
capacitor
Prior art date
Application number
KR1019990008012A
Other languages
English (en)
Other versions
KR20000060014A (ko
Inventor
노태원
박배호
강보수
부상돈
Original Assignee
노태원
박배호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노태원, 박배호 filed Critical 노태원
Priority to KR1019990008012A priority Critical patent/KR100313253B1/ko
Priority to TW089103780A priority patent/TW462124B/zh
Priority to ES00400582T priority patent/ES2154248T1/es
Priority to DE1035590T priority patent/DE1035590T1/de
Priority to EP00400582A priority patent/EP1035590A3/en
Priority to JP2000060909A priority patent/JP3564354B2/ja
Priority to US09/520,691 priority patent/US6323512B1/en
Publication of KR20000060014A publication Critical patent/KR20000060014A/ko
Application granted granted Critical
Publication of KR100313253B1 publication Critical patent/KR100313253B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 Bi4-XLaXTi3O12기반의 비휘발성 강유전체 캐패시터는 Bi4Ti3O12(BTO)의 페로브스카이트층 내의 휘발성 원소인 비스무스의 일부를 란타늄(La) 등의 비휘발성 A-사이트 원소로 치환함으로써 Bi4Ti3O12(BTO)의 페로브스카이트층의 비스무스에 의하여 주로 발생하는 산소 공핍(oxygen vacancy)을 방지하여 우수한 피로특성과 높은 분극값을 유지하며, 동시에 높은 유전율을 가진다.

Description

반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터{A layered perovskite ferroelectric capacitor for semiconductor memory cell}
본 발명은 반도체 메모리 셀의 제조에 이용되는 적층형 페로브스카이트 강유전체 캐패시터(layered perovskite ferroelectric capacitor)에 관한 것으로, 보다 상세하게는 FRAM(ferroelectric random access memory)용 메모리 셀의 제작에 이용되는 Bi4-XAXTi3O12기반의 적층형 페로브스카이트 강유전체층을 포함하는 비휘발성 강유전체 캐패시터에 관한 것이다.
20세기의 반도체 산업의 발전을 이끌어온 기존의 DRAM은 제조단가가 낮고 고속스위칭이 가능하다는 장점을 가지는 반면, 전원이 끊기면 저장된 정보가 지워지는 휘발성을 가지고 있었다. DRAM의 이러한 휘발성을 보완하기 위하여 비휘발성 메모리인 EPROM이나 플래쉬 메모리 등이 개발되었으나, 상대적으로 높은 제조단가, 저용량 및 낮은 스위칭 속도, 짧은 수명 등으로 인해 DRAM을 완전히 대체하기에는 부족한 점이 많았다.
한편, 최근 들어 주목받기 시작한 비휘발성 강유전체 메모리는 전원이 끊기더라도 축적된 정보가 지워지지 않는 비휘발성에 더하여 DRAM과 같은 수준의 고속스위칭이 가능하여 정보의 독해 및 기입의 고속성을 갖추고 있다는 점에서 향후 DRAM을 완전히 대체할 반도체 기억소자로 인정받고 있다.
전술한 비휘발성 강유전체 메모리가 실용화되기 위해서는 강유전체 물질 고유의 고분극율(high polarizability)을 유지하면서 반도체 메모리로 사용하기 위해 박막으로 제조되었을 때 낮은 피로특성을 가져야 한다.
이러한 점에서 최근까지 가장 많이 연구되고 있는 강유전체 메모리 소자 중하나인 페로브스카이트(perovskite) 계열에 속하는 PZT(PbTiO3-PbZrO3) 기반의 강유전체 캐패시터는 비휘발성, 고속스위칭, 높은 항방사성 등의 장점을 가짐에도 불구하고, 스위칭 속도의 증가에 따른 스위칭된 전하의 감소로 나타내어지는 피로특성 (fatigue property)이 나빠 메모리의 수명(life cycle)이 DRAM에 비해 상대적으로 짧다는 문제점이 있었으며, 이로 인해 이 계열의 강유전체 캐패시터가 실용화되지 못 하였다.
현재 위 PZT 기반의 강유전체 캐패시터의 피로문제를 해결하는 방법으로서는 크게 두 가지 방법이 제시되고 있는데, 그 하나는 PZT 강유전체 박막을 산화전극 (oxide electrode) 사이에 삽입하여 피로현상의 원인으로 알려져있는 강유전체 계면에서의 산소 공핍(oxygen vacancy)을 제어함으로써 위 PZT 기반의 강유전체 캐패시터의 단점을 보완하는 방식이다.
또다른 접근법은 PZT 기반이 아닌, 새로운 강유전체 물질을 사용하는 방법으로서 그 대표적인 것이 백금(Pt)을 전극으로 하여 탄탈산스트론튬비스무스(SBT, SrBi2Ta2O9)와 같은 적층형 페로브스카이트 물질을 강유전체 박막으로 사용하는 방법이다.
후자와 관련된 대표적인 특허로서 미국 특허 제5,519,234호 'Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current'가 있으며, 이 특허에는 A1w1 +a1A2w2 +a2…Ajwj +ajS1x1 +s1S2x2 +s2…Skxk +skB1y1 +b1B2y2 +b2…Bjyj +bjQz -2의 화학식으로 표시되는'적층형 초격자 물질(layered superlattice material)'로 이루어진 우수한 피로특성을 가지는 메모리 셀이 개시되어 있다. 여기서, A는 페로브스카이트 구조에서의 A-사이트 물질을 의미하고, S는 초격자 발생 원소를 의미하며, B는 B-사이트 물질을, Q는 음이온(anion)을 나타낸다. 위 미국특허에 따르면, 적층형 초격자 물질 속에는 견고한 결정구조의 강유전체층이 덜 견고한 구조로 이루어진 비강유전체층이 둘러싸여 있으며, 이러한 비강유전체층이 반복된 스위칭에 의해 발생하는 강유전체층의 충격을 흡수하는 완충재(shock absorber)의 효과를 나타냄으로써 메모리의 피로특성을 크게 낮추게 된다.
이러한 적층형 초격자 물질 중 메모리 소자로 가장 대표적인 것이 바로 탄탈산스트론튬비스무스(SBT, SrBi2Ta2O9)이며, 위 특허에서는 이 물질에 의한 강유전체 캐패시터가 1012회의 스위칭 이후에도 높은 분극성과 함께 좋은 피로특성을 갖는 것으로 나타나있다. 여기서, 이 물질의 벌크(bulk) 상태에서 갖는 좋은 유전체 특성들은 위 특허의 출원 전에 이미 여러 문헌(Solid State 3, 651(1961), G.A.Smolenski et al.;J. Am. Ceram. Soc.45, 166(1962), E.C.Subbarao; J. Phys. Chem. Solids 23, 655(1962), E.C.Subbarao)에 의해 보고된 바 있으며, 미국 특허 제5,519,234호는 탄탈산스트론튬비스무스 등의 적층형 초격자 물질이 벌크 상태에서 갖는 우수한 강유전체 성질을 박막 상태에서도 그대로 유지하면서 동시에 매우 낮은 피로특성을 갖는다는 점을 발견하여 이를 메모리 소자에 응용한 것에 그 의의가 있다.
한편, 벌크상태에서 우수한 유전체 특성을 갖는 적층형 강유전체 물질(layered ferroelectric material) 중 또다른 대표적인 물질이 바로 Bi4Ti3O12(BTO)이며, 현재까지 많은 연구자들이 이 물질의 특성에 관해 연구해왔다. 이 물질은 전술한 미국 특허 제5,519,234호의 적층형 초격자 물질에 속함에도 피로 특성이 나쁘고 어닐링 처리시 티타늄이 실리콘 기판과 반응하여 전도체인 티타늄실리사이드를 형성하기 때문에 연구자들 사이에서 기억소자로 이용될 수 없다고 알려져 왔으나, 전술한 미국 특허 제5,519,234호는 강유전체 캐패시터에서 Bi4Ti3O12층을 SrTiO3와 같은 고유전율을 갖는 물질로 이루어진 버퍼층 사이에 형성시킴으로써 이를 해결하였다.
미국 특허 제5,519,234호의 적층형 초격자 물질 기반의 강유전체 캐패시터는 PZT 기반의 강유전체 캐패시터와 비교하여 분극값(polarizability)이 상대적으로 훨씬 낮다는 점(PZT 계열의 경우 2Pr∼35μC/㎠, 적층형 초격자 물질 계열 2Pr∼20μC/㎠)과 벌크상태에 비해 박막으로 제조되었을 때 유전율이 크게 낮아지는 문제점을 가진다.
또한, Bi4Ti3O12기반의 강유전체 캐패시터의 경우 메모리 소자로 사용되기 위해서는 Bi4Ti3O12층 주위에 버퍼층이 필요하게 됨에 따라 공정이 복잡해지고 소자 크기가 증가하며 이에 따라 전기장의 감소가 상대적으로 커 구동전압 및 전력소비가 증가하게 되는 문제점이 있다.
본 발명의 목적은 전술한 적층형 초격자 물질 기반의 강유전체 캐패시터가 갖는 문제점을 해결하기 위한 것으로서 적층형 초격자 물질 기반의 강유전체 캐패시터의 낮은 피로특성을 그대로 유지하면서 박막 상태에서도 높은 분극값(high polarizability)을 가지는 비휘발성 강유전체 캐패시터를 제공하는 것이다.
본 발명의 다른 목적은 박막 상태에서도 높은 유전율을 가지는 비휘발성 강유전체 캐패시터를 제공하는 것이다.
본 발명의 또다른 목적은 Bi4Ti3O12의 비스무스 일부를 란타늄(La) 등의 비휘발성 A 사이트 원소로 치환함으로써 버퍼층을 필요로 하지 않으면서 우수한 피로특성 및 높은 분극값과 유전율을 갖는 Bi4Ti3O12기반의 비휘발성 강유전체 캐패시터를 제공하는 것이다.
도 1a는 SrBi2Ta2O9의 강유전체 박막의 XPS(X-ray Photoemission Spectroscopy) 측정시험 결과를 나타내는 도표이며,
도 1b는 Bi4Ti3O12의 강유전체 박막의 XPS(X-ray Photoemission Spectroscopy) 측정시험 결과를 나타내는 도표이다.
도 2a는 SrBi2Ta2O9의 기본단위 셀(primitive unit cell)을 나타내는 그림이며,
도 2b는 Bi4Ti3O12의 기본단위 셀를 나타내는 그림이며,
도 2c는 본 발명에 따른 Bi4-XLaXTi3O12의 기본단위 셀를 나타내는 그림이다.
도 3은 본 발명에 따른 Bi4-XLaXTi3O12를 이용한 강유전체 캐패시터의 제조공정을 나타낸 순서도이고,
도 4는 도 3의 제조공정에 의해 제조된 본 발명에 따른 Bi4-XLaXTi3O12를 이용한 강유전체 캐패시터의 단면이다.
도 5은 본 발명의 일실시예에 따른 Bi3.25La0.75Ti3O12를 이용한 강유전체 캐패시터의 초기 및 3×1010회의 스위칭 후의 히스테리시스 곡선을 나타낸 도표이다.
도 6는 본 발명의 일실시예에 따른 Bi3.25La0.75Ti3O12를 이용한 강유전체 캐패시터의 스위칭 횟수 대비 전환가능 분극을(P*-P^)을 나타낸 도표이다.
도 7는 본 발명의 일실시예에 따른 Bi3.25La0.75Ti3O12를 이용한 강유전체 캐패시터의 주파수 대비 유전상수 및 손실tanδ를 나타낸 도표이다.
도 8은 본 발명의 일실시예에 따른 Bi3.25La0.75Ti3O12를 이용한 강유전체 캐패시터의 인가전압 대비 누설전류를 나타낸 도표이다.
본 발명은 Bi4Ti3O12(BTO)의 페로브스카이트층 내의 휘발성 원소인 비스무스의 일부를 란타늄(La) 등의 비휘발성 A-사이트 원소로 치환함으로써 전술한 미국 특허 제5,519,234호와는 달리 버퍼층을 사용하지 않고도 Bi4Ti3O12(BTO) 강유전체의 단점을 보완하여 높은 분극값과 높은 유전율, 우수한 피로특성을 갖는 비휘발성 강유전체 캐패시터를 제공한다.
SrBi2Ta2O9와 Bi4Ti3O12가 모두 미국 특허 제5,519,234호에서 정의한 적층형초격자 물질에 속하여 도 2a 및 도 2b에 나타나있는 바와 같이 서로 유사한 결정구조를 가짐에도 불구하고 그 피로특성에서 서로 크게 차이가 나는데, 본 발명은 이러한 특성의 차이가 Bi4Ti3O12의 페로브스카이트층 내에 존재하는 산소 공핍(oxygen vacancy)에서 비롯되며, 또한 이러한 산소공핍은 주로 A-사이트의 휘발성 원소인 비스무스 주변의 산소에서 발생하기 때문에 Bi4Ti3O12의 페로브스카이트층 내의 휘발성 원소인 비스무스를 비휘발성 원소로 일부 치환함으로써 이러한 산소 공핍을 방지할 수 있다는 점에 착안한 것이다.
이러한 점은 도 1의 XPS(X-ray Photoemission Spectroscopy) 시험 결과 및도 2의 결정구조로부터 잘 알 수 있다.
도 2a 및 도 2b에 나타나있듯이 SrBi2Ta2O9와 Bi4Ti3O12는 모두 동일한 비스무스 적층형 페로브스카이트 구조(Bi-layered perovskite structure)를 하고 있다. 위 비스무스 적층형 페로브스카이트 구조는 (Bi2O2)2+(AX-lBXO3X+1)2-의 일반식으로 표현될 수 있고, 이때 A는 1가, 2가, 3가 이온 또는 이들의 혼합물이며, B는 Ti4+, Nb5+, Ta5+등을 나타낸다. 또한, x는 2, 3, 4 등의 값을 가진다.
위 결정구조들은 Bi2O2층과 페로브스카이트 AX-1BXO3X+1가 겹겹이 쌓인 구조로 설명될 수 있으며, SrBi2Ta209와 Bi4Ti3O12, Bi4-XLaXTi3O12주요 차이점은 페로브스카이트층의 구성원소와 옥타헤드라(octahedra)의 수이다. 도 2a와 도 2b에서 SrBi2Ta2O9의 경우 A=Sr, B=Ta, x=2이고 페로브스카이트층이 Sr, Ta, O의 3가지 원소로 되어 있는 반면, Bi4Ti3O12는 A=Bi, B=Ti, x=3이며 이에 따라 페로브스카이트층이 Bi, Ti, O의 3가지 원소로 되어 있다.
도 2c에는 본 발명에 따른 Bi3.25La0.75Ti3Ol2의 결정구조가 도시되어 있으며, 도 2b의 Bi4Ti3O12의 결정구조에서 페로브스카이트층 내의 A-사이트 원소인 비스무스가 도 2c의 Bi3.25La0.75Ti3O12내에서는 란타늄으로 치환되어져 있음을 알 수 있다. 참고로 도 2c의 Bi3.25La0.75Ti3O12는 도 2b의 Bi4Ti3O12의 페로브스카이트층 내의 비스무스가 모두 란타늄으로 치환되어진 것으로 도시되어 있으나, 실제로는 A-사이트 원소인 비스무스 중 일부만이 란타늄으로 치환되어진다. 이때, 란타늄에 의한 비스무스의 치환이 Bi2O2층이 아닌 페로브스카이트층에서 주로 일어나는 것으로 보고되고 있다(Physical Review, Vol. 122, No. 3, pp.804-807 참조). 또한, 도 2c에서 Bi4-XLaXTi3O12는 A=Bi+La, B=Ti, x=3이며 페로브스카이트층은 Bi, La, Ti, O의 4가지 원소로 되어 있다.
한편, 본 발명의 발명자는 SrBi2Ta2O9와 Bi4Ti3O12에서 산소 이온의 안정성을 직접적으로 살펴보기 위해 각각 10-4torr와 400 torr 상태에서 후어닐링 처리를 행함으로써 BTO와 SBT의 비산화 박막과 산화 박막을 제조한 후 이들을 가지고 XPS(X-ray Photoemission Spectroscopy) 시험을 한 후, 이에 따른 분광 스펙트럼 결과를 정규화(normalization) 처리를 거쳐 도 1a 및 도 1b와 같이 나타내었다.
도 1a의 SrBi2Ta2O9에 있어서, 비산화박막(1O-4torr)과 비교하여 산화박막 (40O torr)의 경우 SrBi2Ta2O9의 Bi 4f의 피크는 저에너지 영역으로 이동된 반면, Sr 3d의 피크는 거의 이동이 없으며 피크폭도 거의 변화가 없음을 알 수 있다. 이는 SrBi2Ta2O9의 경우 산소 공핍이 Bi2O2층의 휘발성 원소인 비스무스 이온 주변에서만 주로 존재한다는 것을 의미한다.
반면, 도 2b의 Bi4Ti3Ol2의 경우 비산화박막(1O-4torr)과 비교하여 산화박막(40O torr)의 Bi 4f의 피크가 저에너지 영역으로 이동된 것은 물론, Ti 2p 피크 역시 저에너지 영역으로 이동되었고 피크폭도 더 넓어진 것으로 나타나 있다. 이는 Bi4Ti3O12의 경우 휘발성 원소인 비스무스가 Bi2O2층 뿐만 아니라 페로브스카이트층 내에도 존재하고 따라서 산소 공핍이 Bi2O2층의 비스무스 이온 주변뿐만 아니라 페로브스카이트층 내의 비스무스 주변에서도 발생한다는 것을 의미한다.
본 발명의 발명자는 위 페로브스카이트층 내에 형성된 산소 공핍이 SrBi2Ta2O9와 구분되는 Bi4Ti3O12의 피로특성을 나타내는 원인이라고 추정하고, 페로브스카이트층 내의 휘발성 원소인 비스무스를 비휘발성 원소로 치환할 경우 페로브스카이트층 내의 산소 공핍을 방지할 경우 Bi4Ti3Ol2의 피로특성이 향상될 것으로 판단하였다.
본 발명의 일실시예에서 Bi4Ti3O12의 페로브스카이트층의 비스무스를 치환하기 위하여 사용된 비휘발성 원소는 란타늄으로서 문헌(Mat. Res. Bull. 7(1972) 1025, R.A.Amstrong et al. 참조) 상으로 알려진 란타늄의 비스무스에 대한 최대치환가능치는 Bi1.2La2.8Ti3O12이다. 본 발명의 발명자는 Bi4Ti3O12의 페로브스카이트층의 비스무스 일부를 란타늄으로 치환하여 Bi4-XLaXTi3O12의 강유전체 캐패시터를 제작한후 이의 동작특성을 측정하였다. 그 결과 본 발명의 Bi4-XLaXTi3O12의 강유전체 캐패시터가 종래의 Bi4Ti3O12의 강유전체 캐패시터에 비해 현저하게 향상된 피로특성을 가지며, 미국 특허 제5,519,234호의 강유전체 캐패시터와 비교하여 버퍼층을 사용하지 않고도 상대적으로 훨씬 높은 분극값 및 유전율을 가진다는 것을 확인할 수 있었다.
한편, 전술한 Bi4-XLaXTi3O12에서의 동작특성의 향상은 본 발명의 실시예의 란타늄 대신 문헌(Mat. Res. Bull. 7(1972) 1025, R.A.Amstrong et al.)에 나타나 있는 Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 비휘발성 원소를 사용하여도 마찬가지로 얻어질 수 있다.
이하, 본 발명에 따른 Bi4-XLaXTi3O12에서의 동작특성을 살펴보기 위하여 Bi4-XLaXTi3O12의 강유전체 캐패시터의 제조 과정 및 동작특성 측정결과를 설명한다.
본 발명의 일실시예에서 Bi4-XLaXTi3O12의 강유전체 캐패시터는 펄스 레이저증착법(Pulsed Laser Deposition Method)을 사용하여 제조되었다.
먼저 강유전체 캐패시터의 제조에 사용될 Bi4-XLaXTi3O12의 강유전체 타겟을 만들기 위하여 Bi2O3, La2O3, TiO2의 분말을 각기 일정비율(본 발명의 실시예에서는13:3:24의 몰비(mole ratio))로 혼합한다(110). 이 혼합분말을 약 4시간 정도 그라인딩하고(120), 800℃ 정도의 온도에서 칼시네이션(calcination) 처리를 거친후(130), 다시 4시간 정도의 그라인딩 처리(140), 압축성형(150) 및 약 1100℃에서소결(sintering) 처리(16O)를 거침으로써 원하는 Bi3.25La0.75Ti3O12의 강유전체 타겟이 만들어진다(100).
이어, 실리콘 기판 위에 Si02층과 Ti층, Pt층이 각기 50Å, 200Å, 2000Å 정도의 두께로 차례로 증착된 Pt/Ti/SiO2/Si 기판과 Bi3.25La0.75Ti3O12의 강유천체 타겟을 사용하여 펄스레이저 증착법(PLD)으로 약 400℃의 온도에서 Bi3.25La0.75Ti3O12층을 Pt층 위에 7000Å 두께로 증착한다(200).
Bi3.25La0.75Ti3O12층이 증착된 샘플을 약 700℃의 온도에서 1시간 정도 어닐링처리(3OO)를 행함으로써 Bi3.25La0.75Ti3O12의 강유전체 캐패시터가 완성되며, 동작특성의 측정을 위하여 Bi4-XLaXTi3O12층 위에 섀도우 마스킹 기법을 사용하여 실온에서 Au 전극을 증착한다(400).
여기서, 도 4는 전술한 바와 같은 제조공정을 통하여 만들어진 Au/Bi3.25La0.75Ti3O12/Pt/Ti/SiO2/Si의 강유전체 캐패시터의 단면을 나타낸다.
도 5는 전술한 제조공정을 통해 만들어진 Au/Bi3.25La0.75Ti3O12/Pt/Ti/SiO2/Si의 강유전체 캐패시터에 대한 P-E 히스테리시스 곡선을 나타낸 것으로서, 가로축은 강유전체 캐패시터에 가해진 전기장(E-field, kV/㎝)을 나타내며, 세로축은 분극값 (polarization, μC/㎠)을 나타낸다.
도 5의 히스테리시스 곡선으로부터 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터가 높은 잔여분극값(remnant polarization, Pr≒13μC/㎠)을 가지며, 메모리셀의 임프린트 오류(imprint failure)를 발생시킬 수 있는 비대칭적 행태도 보이지않음을 알 수 있다. 특히, 도 5의 히스테리시스 곡선은 초기의 측정값과 3×1010회의 스위칭 이후의 측정값에서 거의 변화가 없는 것으로 나타나 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 피로특성이 Bi4Ti3O12의 강유전체 캐패시터에 비해 매우 우수함을 나타낸다.
도 6은 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 신뢰성을 측정하기 위한 피로특성 시험(fatigue test)의 결과이다. 본 발명에 따른 강유전체 캐패시터의 피로특성을 측정하기 위하여 3×1010회의 스위칭까지 PUND 스위칭 테스트를 실행하였으며, 그 결과 도 6에서처럼 전환가능 분극값(switchable polarization)(P*-P^, 여기서 P* 는 전환 분극값(switching polarization)이고, P^는 비전환 분극값(non-switching polarization)이다.)이 약 17μC/㎠에서 거의 일정하게 유지되고 있는 것으로 나타나 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 피로특성이 매우 우수함을 나타내고 있다.
또한, 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 분극값은 미국 특허 제5,519,234호의 적층형 초격자 물질 기반의 강유전체 캐패시터의 분극값에 비해 훨씬 큰 값을 가짐을 알 수 있다. 이는 미국 특허 제5,519,234호에서 가장 큰 분극값을 가지는 것으로 알려진 SrBi2Ta2O9기반의 강유전체 캐패시터의 경우 본 발명의실시예에서와 같이 펄스레이저 증착법을 사용하여 강유전체 캐패시터를 제작한 경우 약 3μC/㎠ 정도에 불과한 분극값을 가지는 반면(R. Dat et al., 'Pulsed laser ablation synthesis and characterization of layered Pt//Pt ferroelectric capacitors with practically no polarization technique', Appl. Phys. Lett. 67(4), pp.572∼574 참조), 본 발명에 따른 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 경우 도 6에 나타나있는 바와 같이 약 16μC/㎠ 정도의 분극값을 가지기 때문이다. 한편, 강유전체 캐패시터를 본 발명에서와 같은 펄스레이저 증착법이 아닌 미국 특허 제5,519,234호와 같은 화학적 증착법에 의해 제조할 경우 그 특성이 일반적으로 우수하게 나타나며, 이러한 점은 해당분야의 통상의 기술자에게 널리 알려져 있다.
따라서, 전술한 사실로부터 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터가 미국 특허 제5,519,234호의 적층형 초격자 물질 기반의 강유전체 캐패시터보다 정보의 가독성(可讀性)이 더욱 우수함을 알 수 있다.
도 7은 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 유전율과 손실값을 측정한 결과를 나타낸다. 본 발명의 강유전체 캐패시터는 1O3내지 1O6Hz의 넓은 주파수 범위에서 약 350 정도의 유전율을 가지며, 이는 미국 특허 제5,519,234호의 적층형 초격자 물질 기반의 강유전체 캐패시터에서 보고되고 있는 유전율(약 100 내지 2OO)보다 훨씬 큰 값에 해당한다. 이는 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터가 미국 특허 제5,519,234호의 적층형 초격자 물질 기반의 강유전체 캐패시터에 비해 정보의 독해 기입의 고속성이 우수함을 의미한다.
또한, 본 발명의 Bi3.25La0.75Ti3O12의 강유전체는 도 7에 도시된 바와 같이 유전율이 매우 크고 주파수의 변화 대비 유전율의 분산이 매우 작다는 점에서 유전체물질(dielectric material)로 이루어진 DRAM(Dynamic Random Access Memory)용 유전체 캐패시터(dielectirc capacitor)를 대체할 수 있다.
도 7에 도시된 손실tanδ는 도 8의 누설전류값과 상관된 값으로 일반적으로 이 값이 작을 경우 누설전류값도 작은 것으로 알려져 있으며, 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터의 경우 약 0.03 내외의 작은 손실값을 가진다. 도 8의 입력전압 대 누설전류의 곡선으로부터 본 발명의 Bi3.25La0.75Ti3O12의 강유전체 캐패시터는 수 1O-7A/㎠의 낮은 누설전류값을 가진다는 것을 확인할 수 있다.
이와 같이 본 발명의 Bi4-XLaXTi3O12기반의 비휘발성 강유전체 캐패시터는 우수한 피로특성과 높은 분극값(high polarizability) 및 높은 유전율을 가져 수명이 길고 정보의 가독성 및 정보의 독해기입의 고속성의 효과를 가진다.
또한, 본 발명의 Bi4-XLaXTi3O12기반의 비휘발성 강유전체 캐패시터는 Bi4Ti3O12의 비스무스 일부를 란타늄(La) 등의 비휘발성 A 사이트 원소로 치환함으로써 버퍼층을 형성할 필요가 없어 미국 특허 제5,519,234호의 적층형 초격자 물질기반의 강유전체 캐패시터에 비해 제조공정이 단순해지고, 소자크기도 감소하며 작동전압도 낮추는 효과가 있다.
본 발명의 실시예는 비록 Bi4-XLaXTi3O12의 강유전체 캐패시터 중 Bi3.25La0.75Ti3O12의 강유전체 캐패시터만을 그 대상으로 하고 있으나, 본 발명의 권리 범위는 상기 x값이 0.75인 경우에 한정하여 해석되어서는 안 될 것이다. 또한, 전술한 바와 같이 본 발명의 실시예의 Bi4-XLaXTi3O12의 강유전체 캐패시터에 있어서 란타늄은 Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 등의 비휘발성 원소로 대체될 수 있으며, 이 경우 본 발명의 기술적 사상을 변경하지 않고도 본 발명의 권리범위에 속하는 것으로 해석되어져야 할 것이다.

Claims (10)

  1. 비휘발성 강유전체 캐패시터에 있어서,
    상기 비휘발성 강유전체 캐패시터는 Bi4-XAXTi3O12의 화학식으로 표현되는 적층형 페로브스카이트 강유전체층을 포함하고,
    상기 화학식에서 A 는 비휘발성 A-사이트 원소이며,
    상기 화학식에서 x 는 0.25＜x＜4 의 값을 가지는 것을 특징으로 하는 비휘발성 강유전체 캐패시터.
  2. 제 1 항에 있어서,
    상기 화학식에서 A 는 Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 로 이루어진 군에서 선택된 하나 이상의 원소인 것을 특징으로 하는 비휘발성 강유전체 캐패시터.
  3. 제 1 항에 있어서,
    상기 화학식에서 A 는 La 이고,
    상기 화학식에서 x 는 0.25＜x＜2.8 의 값을 가지는 것을 특징으로 하는 비휘발성 강유전체 캐패시터.
  4. 제 3항에 있어서,
    상기 화학식에서 x 는 0.75 임을 특징으로 하는 비휘발성 강유전체 캐패시터.
  5. 비휘발성 강유전체 메모리에 있어서,
    상기 비휘발성 강유전체 메모리는 Bi4-XAXTi3O12의 화학식으로 표현되는 적층형 페로브스카이트 강유전체층을 포함하는 강유전체 캐패시터를 포함하고,
    상기 화학식에서 A 는 비휘발성 A사이트 원소이며,
    상기 화학식에서 x 는 0.25＜x＜4 의 값을 가지는 것을 특징으로 하는 비휘발성 강유전체 메모리.
  6. DRAM(Dynamic Random Access Memory)용 유전체 개패시터에 있어서,
    상기 DRAM용 유전체 캐패시터는 Bi4-XAXTi3O12의 화학식으로 표현되는 적층형 페로브스카이트 유전체층을 포함하고,
    상기 화학식에서 A 는 비휘발성 A-사이트 원소이며,
    상기 화학식에서 x 는 O.25＜x＜4 의 값을 가지는 것을 특징으로 하는 DRAM용 유전체 캐패시터.
  7. 제 6 항에 있어서,
    상기 화학식에서 A 는 Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 로 이루어진 군에서 선택된 하나 이상의 원소인 것을 특징으로 하는 DRAM용 유전체 캐패시터.
  8. 제 6 항에 있어서,
    상기 화학식에서 A 는 La이고,
    상기 화학식에서 x 는 0.25＜x＜2.8 의 값을 가지는 것을 특징으로 하는 DRAM용 유전체 캐패시터.
  9. 제 8항 에 있어서,
    상기 화학식에서 x 는 0.75 임을 특징으로 하는 DRAM용 유전체 캐패시터.
  10. DRAM에 있어서,
    상기 DRAM 은 Bi4-XAXTi3O12의 화학식으로 표현되는 적층형 페로브스카이트 유전체층을 포함하는 유전체 캐패시터를 포함하고,
    상기 화학식에서 A 는 비휘발성 A-사이트 원소이며,
    상기 화학식에서 x 는 0.25＜x＜4 의 값을 가지는 것을 특징으로 하는 DRAM.
KR1019990008012A 1999-03-10 1999-03-10 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터 KR100313253B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019990008012A KR100313253B1 (ko) 1999-03-10 1999-03-10 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터
TW089103780A TW462124B (en) 1999-03-10 2000-03-03 Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory
ES00400582T ES2154248T1 (es) 1999-03-10 2000-03-03 Condensador ferroelectrico no volatil y memoria ferroelectrica no volatil.
DE1035590T DE1035590T1 (de) 1999-03-10 2000-03-03 Nichtflüchtige ferroelektrische Kapazität und nichtflüchtige ferroelektrische Speicheranordnung
EP00400582A EP1035590A3 (en) 1999-03-10 2000-03-03 Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory
JP2000060909A JP3564354B2 (ja) 1999-03-10 2000-03-06 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ
US09/520,691 US6323512B1 (en) 1999-03-10 2000-03-07 Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008012A KR100313253B1 (ko) 1999-03-10 1999-03-10 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터

Publications (2)

Publication Number Publication Date
KR20000060014A KR20000060014A (ko) 2000-10-16
KR100313253B1 true KR100313253B1 (ko) 2001-11-05

Family

ID=19576183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008012A KR100313253B1 (ko) 1999-03-10 1999-03-10 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터

Country Status (7)

Country Link
US (1) US6323512B1 (ko)
EP (1) EP1035590A3 (ko)
JP (1) JP3564354B2 (ko)
KR (1) KR100313253B1 (ko)
DE (1) DE1035590T1 (ko)
ES (1) ES2154248T1 (ko)
TW (1) TW462124B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498608B1 (ko) * 2000-12-30 2005-07-01 주식회사 하이닉스반도체 강유전체 캐패시터 제조 방법
KR20200073165A (ko) 2018-12-13 2020-06-23 서울대학교산학협력단 무연 무기-무기 할라이드 페로브스카이트 물질을 이용한 비휘발성 저항 변화 메모리
US11437574B2 (en) 2018-12-13 2022-09-06 Seoul University R&Db Foundation Non-volatile resistive-switching memory containing halide perovskite material and method for fabricating the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
KR100399074B1 (ko) 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
US6858862B2 (en) 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6734456B2 (en) 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
KR100471400B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 비스무스계 강유전체막의 형성 방법
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
JP5094334B2 (ja) * 2006-12-25 2012-12-12 京セラ株式会社 圧電磁器および圧電素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758222A (ja) * 1993-06-07 1995-03-03 Ricoh Co Ltd 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
DE69326944T2 (de) 1992-04-13 2000-03-30 Virginia Tech Intell Prop Stapelelektroden für ferroelektrische vorrichtungen
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758222A (ja) * 1993-06-07 1995-03-03 Ricoh Co Ltd 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498608B1 (ko) * 2000-12-30 2005-07-01 주식회사 하이닉스반도체 강유전체 캐패시터 제조 방법
KR20200073165A (ko) 2018-12-13 2020-06-23 서울대학교산학협력단 무연 무기-무기 할라이드 페로브스카이트 물질을 이용한 비휘발성 저항 변화 메모리
US11437574B2 (en) 2018-12-13 2022-09-06 Seoul University R&Db Foundation Non-volatile resistive-switching memory containing halide perovskite material and method for fabricating the same

Also Published As

Publication number Publication date
US6323512B1 (en) 2001-11-27
ES2154248T1 (es) 2001-04-01
KR20000060014A (ko) 2000-10-16
JP3564354B2 (ja) 2004-09-08
DE1035590T1 (de) 2001-05-23
JP2000260960A (ja) 2000-09-22
EP1035590A3 (en) 2002-04-03
TW462124B (en) 2001-11-01
EP1035590A2 (en) 2000-09-13

Similar Documents

Publication Publication Date Title
Shannigrahi et al. Fatigue-free lead zirconate titanate-based capacitors for nonvolatile memories
KR100313253B1 (ko) 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터
Chon et al. Fatigue-free samarium-modified bismuth titanate (Bi 4− x Sm x Ti 3 O 12) film capacitors having large spontaneous polarizations
Desu et al. Novel fatigue-free layered structure ferroelectric thin films
Yao et al. Doping effect on the dielectric property in bismuth titanate
JP2021073747A (ja) 強誘電体キャパシタ、強誘電体電界効果トランジスタ、並びに導電性材料及び強誘電体材料を含む電子部品の形成に用いられる方法
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
Desu et al. Fatigue-free SrBi2 (TaxNb1− x) 2O9 ferroelectric thin films
Chen et al. The effect of excess bismuth on the ferroelectric properties of SrBi2Ta2O9 thin films
EP0795898A2 (en) Ferroelectric element and method of producing the same
KR20000028681A (ko) 다층 구조의 강유전성 커패시터
KR20010031913A (ko) 유전체 소자와 그 제조 방법
Al‐Shareef et al. Low temperature processing of Nb‐doped Pb (Zr, Ti) O3 capacitors with La0. 5Sr0. 5CoO3 electrodes
KR20220003362A (ko) 릴렉서-강유전체 물질 및 그 합성방법과 릴렉서-강유전체 물질을 포함하는 소자
James et al. Impedance-fatigue correlated studies on SrBi2Ta2O9
Torii et al. Properties of ultra-thin lead zirconate titanate thin films prepared by ozone jet reactive evaporation
KR100637770B1 (ko) 강유전체 박막 캐패시터 및 그 제조방법
Kim et al. Ferroelectric Properties of Tungsten-Substituted Bi4Ti3O12 Thin Film Prepared by Sol–Gel Method
Giridharan et al. Enhancement of polarization in bismuth titanate thin films co-modified by La and Nd for non-volatile memory applications
Cui et al. Ferroelectric properties of neodymium-doped Sr2Bi4Ti5O18 thin film prepared by solgel route
Kim et al. Effect of La doping on structural and electrical properties of ferroelectric Bi4− xLaxTi3O12 thin films prepared by chemical solution deposition
Wu et al. Effect of excess Bi2O3 on the ferroelectric and dielectric properties of Bi3. 25La0. 75Ti3O12 thin films by RF sputtering method
KR100425531B1 (ko) 희토류 금속 함유 티탄산 비스무스 강유전 물질
TWI244205B (en) A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
Hung et al. Effects of Nb doping on highly fatigue-resistant thin films of (Pb0. 8Ba0. 2) ZrO3 for ferroelectric memory application

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121012

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee