JP3564354B2 - 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ - Google Patents
非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ Download PDFInfo
- Publication number
- JP3564354B2 JP3564354B2 JP2000060909A JP2000060909A JP3564354B2 JP 3564354 B2 JP3564354 B2 JP 3564354B2 JP 2000060909 A JP2000060909 A JP 2000060909A JP 2000060909 A JP2000060909 A JP 2000060909A JP 3564354 B2 JP3564354 B2 JP 3564354B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- thin film
- layer
- perovskite
- nonvolatile ferroelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 32
- 230000015654 memory Effects 0.000 title claims description 22
- 239000010409 thin film Substances 0.000 claims description 50
- 239000000126 substance Substances 0.000 claims description 7
- 229910052765 Lutetium Inorganic materials 0.000 claims description 3
- 229910052779 Neodymium Inorganic materials 0.000 claims description 3
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 3
- 229910052772 Samarium Inorganic materials 0.000 claims description 3
- 229910052771 Terbium Inorganic materials 0.000 claims description 3
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 3
- 229910052693 Europium Inorganic materials 0.000 claims description 2
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 description 50
- 230000010287 polarization Effects 0.000 description 20
- 238000000034 method Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 229910052797 bismuth Inorganic materials 0.000 description 12
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 229910052746 lanthanum Inorganic materials 0.000 description 6
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 244000309464 bull Species 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004838 photoelectron emission spectroscopy Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000035939 shock Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910015902 Bi 2 O 3 Inorganic materials 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical group [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Inorganic Insulating Materials (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非揮発性半導体メモリセルの強誘電体キャパシタ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ）に関し、特に、Ｂｉ４−ＸＡＸＴｉ３Ｏ１２よりなる積層型ペロブスカイト強誘電体薄膜を備えるＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）用の非揮発性強誘電体キャパシタに関する。
【０００２】
【従来の技術】
コンピュータメインメモリシステムに主に用いられるＤＲＡＭは、製造単価が低く、高集積化に有利であり、殆ど無限大の回数の情報の書き込み及び消去が可能であるけれども、放射線（ｒａｄｉａｔｉｏｎ）に対し脆弱であり、貯蔵された情報を維持するために、継続的にリフレッシュ（ｒｅｆｒｅｓｈ）を行わなければならないばかりでなく、電源が切れると、貯蔵された情報が消去されてしまう揮発性（ｖｏｌａｔｉｌｉｔｙ）を有している。これに比し、ＥＰＲＯＭ、ＥＥＰＲＯＭ又はフレッシュメモリ等の従来の非揮発性メモリ（ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）は、電源が遮断されても、貯蔵された情報をそのまま維持することができる。しかし、このような従来の非揮発性メモリ等は、相対的に高い製造単価、低集積度、低いスイッチング速度等の弱点のみならず、特に、情報を書き込み又は消去するのに高電圧を要し、情報の書き込み及び消去の回数が制限されるという致命的な弱点を有している。
【０００３】
一方、最近、注目されている非揮発性強誘電体メモリは、強誘電体の安定した２つの分極状態で情報を貯蔵するので、電源が切れても、貯蔵された情報が消去されない非揮発性を有するのみならず、ＤＲＡＭと同一の水準の情報の読み出しと書き込みの高速性を備えており、高い抗放射性、低い情報書き込み電圧等の長所を有しているので、次世代の半導体メモリとして認められている。
【０００４】
前述の非揮発性強誘電体メモリが実用化されるためには、強誘電体物質が薄膜の形態で製造されたとき、高い残留分極値を維持しながらも、優れた疲労特性を有しなければならず、その処理工程が、既存の半導体の製造工程と容易に結合することができなければならない。
【０００５】
このような非揮発性強誘電体メモリに用いられるために、最近まで、最も多く研究されている強誘電体物質中の１つが、ペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）系列に属するＰＺＴ（ＰｂＴｉＯ３−ＰｂＺｒＯ３）である。ＰＺＴは、高い残留分極を有するが、ＰＺＴをＰｔ等の電極上に蒸着させてキャパシタを製作する場合、スイッチング回数の増加により、反転される電荷量が減少する疲労（ｆａｔｉｇｕｅ）現象を現す。従って、それを用いて強誘電体メモリを製作する場合、フレッシュメモリのような従来の非揮発性メモリと同様に、情報の書き込み及び消去の回数が制限されるという弱点を有する。
【０００６】
このような疲労現象は、強誘電体薄膜内に生じる酸素空乏（ｖａｃａｎｃｙ）が、外部の電場により、強誘電体／電極界面の方に移動して、捕獲（ｅｎｔｒａｐｍｅｎｔ）されることにより誘発されるものと知られている。
【０００７】
これまで、このような強誘電体の疲労の問題を解決する方法として、大きく２つの方法が提示された。１つは、１９９６年２月１３日付でＤｅｓｕ等に許与された米国特許第５，４９１，１０２号に記載のとおり、電極／強誘電体の界面における酸素空乏が捕獲されることを最小化するために、ＲｕＯ２のような酸化物電極を含む多層電極構造のキャパシタを採用することである。
【０００８】
他の接近法としては、白金（Ｐｔ）等よりなる金属電極のみを用いたまま、ＰＺＴでない新たな強誘電体物質を用いる方法がある。これと関連した代表的な特許として、１９９６年５月２１日付でＰａｚ ｄｅ Ａｒａｕｊｏ等に許与された米国特許第５，５１９，２３４号の“Ｆｅｒｒｏｅｌｅｔｒｉｃ ｄｉｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｃｅｌｌ ｃａｎ ｓｗｉｔｃｈ ａｔ ｌｅａｓｔ ｇｉｇａ ｃｙｃｌｅｓ ａｎｄ ｈａｓ ｌｏｗ ｆａｔｉｇｕｅ−ｈａｓ ｈｉｇｈ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ ａｎｄ ｌｏｗ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ”がある。この特許には、Ａｌｗ１ ＋ａ１Ａ２ｗ２ ＋ａ２…Ａｊｗｊ ＋ａｊＳ１ｘ１ ＋ｓ１Ｓ２ｘ２ ＋ｓ２…Ｓｋｘｋ ＋ｓｋＢ１ｙ１ ＋ｂ１Ｂ２ｙ２ ＋ｂ２…Ｂｊｙｊ ＋ｂｊＱａ −２の化学式で表される“積層型超格子物質（ｌａｙｅｒｅｄ ｓｕｐｅｒｌａｔｔｉｃｅ ｍａｔｅｒｉａｌ）”よりなる、優れた疲労特性を有するメモリセルが開示されている。ここで、Ａは、ペロブスカイト構造におけるＡ−サイト物質を意味し、Ｂは、Ｂ−サイト物質を意味し、Ｓは、超格子発生元素を示し、Ｑは、陰イオン（ａｎｉｏｎ）を示す。上記特許によると、積層型超格子物質は、堅固な結晶構造の強誘電体層又はペロブスカイト層とそれより堅固でない構造よりなる非強誘電体層とが交互に積層された構造を有し、そのような非強誘電体層が、繰り返されたスイッチングにより生じる強誘電体層内の衝撃を吸収する緩衝材（ｓｈｏｃｋ ａｂｓｏｒｂｅｒ）として作用することにより、メモリの疲労現象を大きく低減させるようになる。
【０００９】
このような積層型超格子物質のうち、非揮発性強誘電体メモリに用いられる最も代表的なものが、タンタル酸ストロンチウムビスマス（ＳＢＴ、ＳｒＢｉ２Ｔａ２Ｏ９）であり、上記特許によると、ＳＢＴ薄膜が１０１２回のスイッチング以降にも、高い残留分極値と優れた疲労特性を有するものと開示されている。ＳＢＴが、バルク（ｂｕｌｋ）状態において、優れた強誘電体の特性を有するという事実は、上記特許の出願前に既に多くの文献（Ｓｏｌｉｄ Ｓｔａｔｅ ３，６５１（１９９１）， Ｇ．Ａ．Ｓｍｏｌｅｎｓｋｉ ｅｔ ａｌ． ； Ｊ．Ａｍ．Ｃｅｒａｍ． Ｓｏｃ．４５， １６６（１９９２）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ ； Ｊ．Ｐｈｙｓ．Ｃｈｅｍ． Ｓｏｌｉｄｓ ２３， ６５５（１９６２）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ）に報告されたことがある。米国特許第５，５１９，２３４号は、ＳＢＴ等の積層型超格子物質が、バルク状態において有する優れた強誘電性を、薄膜状態においても維持しながらも、極めて優れた疲労特性を有することを見出して、それをメモリ素子に応用したことに、その意義がある。
【００１０】
一方、バルク状態において、優れた強誘電体の特性を有するＢｉ−積層型ペロブスカイト（Ｂｉ−ｌａｙｅｒｅｄ ｐｅｒｏｖｓｋｉｔｅ）強誘電体物質として、Ｂｉ４Ｔｉ３Ｏ１２（ＢＴＯ）があり、現在まで多くの研究者等が、その物質の特性について研究してきた。しかし、その物質は、前述の米国特許第５，５１９，２３４号の積層型超格子物質に属するにもかかわらず、疲労特性が悪く、熱処理過程においてチタニウムがシリコン基板と反応して、導電性のチタニウムシリサイドを形成するので、研究者等の間において、記憶素子に用いられないと知られている。前述の米国特許第５，５１９，２３４号は、Ｂｉ４Ｔｉ２Ｏ１２層をＳｒＴｉＯ３のような高誘電率を有する物質よりなるバッファ層の間に形成させることにより、この問題を解決した。
【００１１】
【発明が解決しようとする課題】
一般的に、ＳＢＴは、金属電極上で疲労現象を示さないが、次の２つの弱点を有していると知られている。第一に、ＰＺＴに比して、残留分極値が相対的に小さいので、分極値の変化をセンシング（ｓｅｎｓｉｎｇ）し難い。第二に、ＳＢＴの場合、強誘電体でない準安定の非強誘電（ｍｅｔａｓｔａｂｌｅ ｎｏｎｆｅｒｒｏｅｌｅｃｔｒｉｃ）相が存在するので（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７３， ２５１８（１９９８）， Ｓ．Ｊ．Ｈｙｕｎ ｅｔ ａｌ．）、強誘電性を示す積層型ペロブスカイト相への相変化をなすために、７５０°Ｃ乃至８５０°Ｃの高い温度における熱処理を要するものと知られている。このような高い工程温度は、配線及びコンタクト形成のような半導体メモリの後処理（ｂａｃｋ−ｅｎｄ）工程に悪影響を及ぼすので、実用化に多くの難しさがある。
【００１２】
一方、米国特許第５，５１９，２３４号によるＢｉ４Ｔｉ３Ｏ１２基盤の強誘電体キャパシタをメモリ素子として用いるためには、Ｂｉ４Ｔｉ３Ｏ１２層の周囲にバッファ層が必要となるので、工程が複雑となり、素子の大きさが増加するようになる。これにより、電気場の減少が相対的に大きくなるので、駆動電圧及び電力消費が増加する問題がある。
【００１３】
本発明の目的は、金属電極上でも優れた疲労特性を有し、相対的に高い残留分極値を維持し、工程温度が低い積層型ペロブスカイト強誘電体物質を採用した、非揮発性強誘電体キャパシタを提供することにより、上記ＳＢＴ及びＢＴＯ基盤の非揮発性強誘電体キャパシタが有する問題点を解決することである。
【００１４】
【課題を解決するための手段】
上記課題は、特許請求の範囲の各独立請求項にそれぞれ記載された非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリにより解決される。
【００１５】
【発明の実施の形態】
本発明は、Ｂｉ４Ｔｉ３Ｏ１２（ＢＴＯ）の揮発性元素のビスマスの一部を、ランタニウム（Ｌａ）等の非揮発性元素に置換して得られる積層型ペロブスカイト強誘電体を採用した非揮発性強誘電体キャパシタを提供する。
【００１６】
本発明の発明者等は、上記の米国特許第５，５１９，２３４号において主張された、疲労現象についての説明では、ＳＢＴと同一の結晶構造を有するＢＴＯ薄膜が、疲労現象を示す理由を説明し難い点に着目して、積層型ペロブスカイト強誘電体の疲労現象を究明するための研究を行った。即ち、ＳｒＢｉ２Ｔａ２Ｏ９とＢｉ４Ｔｉ３Ｏ１２において、酸素の安定性を直接的に検討するために、ＢＴＯ薄膜とＳＢＴ薄膜を、それぞれ１０−４ｔｏｒｒと４００ｔｏｒｒの酸素雰囲気において後熱処理（ｐｏｓｔ−ａｎｎｅａｌｉｎｇ）を行い、還元処理薄膜と酸化処理薄膜を製造し、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）試験を行った。
【００１７】
図１及び図２は、ＳｒＢｉ２Ｔａ２Ｏ９とＢｉ４Ｔｉ３Ｏ１２の結晶構造を示す。ＳＢＴとＢＴＯは、全て同一のビスマス積層型ペロブスカイト構造を有している。このようなビスマス積層型ペロブスカイト構造は、（Ｂｉ２Ｏ２）２＋（ＡＸ−１ＢＸＯ３Ｘ＋１）２−の一般式で表され、ここで、Ｂｉ２Ｏ２層が非強誘電体層であり、ＡＸ−１ＢＸＯ３Ｘ＋１層がペロブスカイト層である。ＳＢＴとＢＴＯの構造上の主な差は、ペロブスカイト層の構成元素とオクタヘドラ（ｏｃｔａｈｅｄｒａ）の数にある。即ち、ＳｒＢｉ２Ｔａ２Ｏ９の場合、Ａ元素はＳｒであり、Ｂ元素はＴａであり、ｘは２の値を有しているので、ペロブスカイト層がＳｒ、Ｔａ、Ｏの３つの元素で形成される。反面、Ｂｉ４Ｔｉ３Ｏ１２の場合、Ａ元素はＢｉであり、Ｂ元素はＴｉであり、ｘは３の値を有しているので、ペロブスカイト層がＢｉ、Ｔｉ、Ｏの３つの元素で形成される。
【００１８】
図３は、ＳＢＴ薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。還元処理されたＳｒＢｉ２Ｔａ２Ｏ９薄膜のＢｉ ４ｆのピークは、低エネルギー領域に移動されたのに反し、Ｓｒ ３ｄのピークは、殆ど移動がなく、ピーク幅も殆ど変化がないことが分かる。それは、ＳｒＢｉ２Ｔａ２Ｏ９薄膜の場合、還元処理の際に生じる酸素空乏が、Ｂｉ２Ｏ２層の揮発性元素であるビスマスの周辺においてのみ主に存在し、ペロブスカイト層内には殆ど存在しないことを意味する。
【００１９】
図４は、ＢＴＯ薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。Ｂｉ４Ｔｉ３Ｏ１２薄膜の場合は、還元処理の際に、Ｂｉ ４ｆとＴｉ ２ｐのピーク共に低エネルギー領域に移動され、Ｔｉ ２ｐピークは、ピーク幅も更に広くなることが分かる。それは、Ｂｉ４Ｔｉ３Ｏ１２薄膜の場合、還元処理の際に生じる酸素空乏が、Ｂｉ２Ｏ２層のビスマスの周辺のみならず、ペロブスカイト層内のビスマスの周辺においても生じることを意味する。
【００２０】
上記ＸＰＳデータ及び結晶構造等から、ＢＴＯ薄膜とＳＢＴ薄膜内における酸素の安定性についての差は、ペロブスカイト層内のビスマスの存在の有無に起因し、そのような局所の化学元素の差が、２つの物質の疲労現象の差を起こすものと言える。即ち、ＳｒＢｉ２Ｔａ２Ｏ９のペロブスカイト層内においては、酸素空乏が容易に形成されないので疲労現象がなく、Ｂｉ４Ｔｉ３Ｏ１２のペロブスカイト層内においては、酸素空乏が容易に形成されているので、疲労現象が生じるものと言える。
【００２１】
それにより、本発明者等は、バルク状態において、ＳＢＴより残留分極値が大きく（〜６０μＣ／ｃｍ２）、工程温度が低いＢｉ４Ｔａ３Ｏ１２の場合、ぺロブスカイト層内部の酸素の安定性を向上させると、優れた強誘電体メモリ素子となるものと判断した。そのために、本発明の発明者等は、揮発性が高いビスマスの一部を、ランタニウムに置換してＢｉ４−ＸＬａＸＴｉ３Ｏ１２（ＢＬＴ）薄膜を形成した。
【００２２】
図５は、本発明によるＢｉ４−ＸＬａＸＴｉ３Ｏ１２の結晶構造を示す。Ｂｉ４Ｔｉ３Ｏ１２のペロブスカイト層のビスマス元素の一部がランタニウムに置換されたことが分かる。バルク（ｂｕｌｋ）の場合、ランタニウムによるビスマスの置換が、Ｂｉ２Ｏ２層でないペロブスカイト層において主に起こるものと報告されているが（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ １２２， ８０４−８０７（１９６１）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ）、ランタニウムの一部が、Ｂｉ２Ｏ２層のビスマスの位置に置換されてもいい。
【００２３】
以下、添付の図面を参照して、本発明の好ましい実施形態を説明する。
図６は、ＢＬＴ基盤の強誘電体キャパシタの製造工程を示す。強誘電体薄膜の形成方法には、ＲＦマグネトロンスパッタリング（ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）、イオンビームスパッタリング等の物理的な蒸着法及びゾル−ゲル法とＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃＣＶＤ）のような化学的な蒸着法があるが、本発明の好ましい実施形態においては、酸化物薄膜の形成方法として広く知られているパルスレーザーの蒸着法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ）を用いた。
【００２４】
先ず、強誘電体薄膜の製造に用いられるＢＬＴ用のターゲットを作るために、Ｂｉ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２の粉末を、１３：３：２４のモル比（ｍｏｌｅ ｒａｔｉｏ）で混合した（段階１１０）。この混合粉末を約４時間グラインディングし（段階１２０）、８００°Ｃ程度の温度においてカルシネーション（ｃａｌｃｉｎａｔｉｏｎ）処理を経た後（段階１３０）、更に４時間程度のグラインディング処理（段階１４０）、圧縮成形（段階１５０）及び約１１００°Ｃにおける焼結（ｓｉｎｔｅｒｉｎｇ）処理（段階１６０）を経て、所望のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２用のターゲットを製作する（段階１００）。
【００２５】
シリコン基板上に、ＳｉＯ２層、Ｔｉ層及びＰｔ下部電極層を、それぞれ５０オングストローム、２００オングストローム、２０００オングストローム程度の厚さで順次蒸着させ、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２用のターゲットを用いて、パルスレーザー蒸着法（ＰＬＤ）により、約４００°Ｃの温度において、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層を、Ｐｔ層上に７０００オングストロームの厚さで蒸着する（段階２００）。Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層が積層された後に、従来のＳＢＴの熱処理温度より遥かに低い約７００°Ｃの温度及び酸素雰囲気において約１時間熱処理（段階３００）して、強誘電性を示すＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を完成させる。図７は、本発明の好ましい実施形態のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。還元処理されたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のＢｉ ４ｆのピーク及びＴｉ ２ｐのピークが酸化処理された場合と殆ど一致し、それは、Ｌａの置換により、ペロブスカイト層内における酸素空乏の発生が抑制されて、酸素の安定性が向上したことを意味する。
【００２６】
Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層上にシャドーマスキング技法を用いて、実温においてＡｕ電極を形成（段階４００）して、非揮発性強誘電体キャパシタの製造を完了する。図８は、上記製造工程を通じて製造された強誘電体キャパシタの断面を示す。
【００２７】
図９は、本発明の好ましい実施形態による強誘電体キャパシタのＢＬＴ薄膜のＰ−Ｅヒステリシス曲線を示したものであり、横軸は、強誘電体キャパシタに加えられた電気場を示し、縦軸は、分極値を示す。図９のヒステリシス曲線から、本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜が、高い残留分極値（Ｐｒ≒１３μＣ／ｃｍ２）を有し、メモリセルのインプリント誤謬（ｉｍｐｒｉｎｔ ｆａｉｌｕｒｅ）を発生させる非対称的な形態も表われないことが分かる。本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の残留分極値は、ＳＢＴ薄膜の強誘電体の残留分極値に比して、遥かに大きい値を有する。即ち、米国特許第５，５１９，２３４号の積層型超格子物質のうち最も大きい残留分極値を有するものとして知られたＳｒＢｉ２Ｔａ２Ｏ９薄膜を、本発明の実施形態におけると同様に、パルスレーザー蒸着法を用いて蒸着する場合、約３μＣ／ｃｍ２に過ぎない残留分極値を有するのに反し（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ６７， ５７２−５７４（１９９５）， Ｒ．Ｄａｔ ｅｔ ａｌ．参照）、本発明によるＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の場合、図９に示されたとおり、約１３μＣ／ｃｍ２の残留分極値を有する。また、図９に示されたとおり、３×１０１０回のスイッチング以後のヒステリシス曲線が、初期のヒステリシス曲線とほぼ一致するということは、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の疲労特性がＢｉ４Ｔｉ３Ｏ１２に比して極めて優れていることを意味する。
【００２８】
図１０は、本発明による強誘電体キャパシタの疲労特性を測定するために、３×１０１０Ｈｚまで、ＰＵＮＤスイッチングテストを実行した結果を示す。図１０に示されたとおり、強誘電体メモリセルに貯蔵された情報を読み出すのに最も重要な反転分極値（Ｐ＊）（ｓｗｉｔｃｈｅｄ ｐｏｌａｒｉｚａｔｉｏｎ）と、非反転分極値（Ｐ＾）（ｎｏｎ−ｓｗｉｔｃｈｅｄ ｐｏｌａｒｉｚａｔｉｏｎ）の差（Ｐ＊−Ｐ＾）が、約１７μＣ／ｃｍ２とほぼ一定に維持されているものと表われ、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の疲労特性が、極めて優れていることが認められた。
【００２９】
図１１は、本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の誘電率と、損失タンゼント値を測定した結果を示す。本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２は、１０３乃至１０６Ｈｚの広い周波数範囲において、誘電率の分散が極めて少なく、損失タンゼントの値も少ないことが分かる。
【００３０】
本発明の好ましい実施形態において説明されたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜は、Ｂｉ４−ＸＬａＸＴｉ３Ｏ１２薄膜の一例に過ぎない。即ち、本発明の範囲が、ｘが０．７５の場合に限定されるものでなく、疲労効果のないＢｉ４−ＸＬａＸＴｉ３Ｏ１２薄膜を形成することができる全てのｘ値を含む。参考までに、文献（Ｍａｔ．Ｒｅｓ．Ｂｕｌｌ．７、１０２５（１９７２）、Ｒ．Ａ．Ａｒｍｓｔｒｏｎｇ ｅｔ ａｌ．参照）において知られているＢＴＯに対するランタニウム元素の最大置換可能値に該当するｘは２．８である。
【００３１】
また、前述したＢｉ４−ＸＬａＸＴｉ３Ｏ１２基盤の強誘電体キャパシタの動作特性の向上は、本発明の実施形態のランタニウムの代わりに、文献（Ｍａｔ．Ｒｅｓ．Ｂｕｌｌ． ７， １０２５（１９７２）， Ｒ．Ａ．Ａｒｍｓｔｒｏｎｇ ｅｔ ａｌ．）に示されているＰｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等の非揮発性元素を用いても得ることができる。
【００３２】
【発明の効果】
このように、本発明のＢｉ４−ＸＡＸＴｉ３Ｏ１２薄膜は、優れた疲労特性、高い残留分極値及び高い誘電率を有するので、これを基盤とする非揮発性強誘電体キャパシタは、充分な情報書き込み及び消去の回数を提供し、情報の可読性に優れるのみならず、薄膜蒸着後の熱処理温度がＳＢＴの場合より低いので、既存の半導体の製造工程と親和性が優れるという効果を有する。
【００３３】
また、本発明のＢｉ４−ＸＡＸＴｉ３Ｏ１２基盤の非揮発性強誘電体キャパシタは、金属電極と強誘電体層の間にバッファ層を形成する必要がないので、米国特許第５，５１９，２３４号の積層型超格子物質基盤の強誘電体キャパシタに比して、製造工程が単純になり、素子の大きさも減少し、動作電圧も下げる効果がある。
【００３４】
本発明の好ましい実施形態は、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２基盤の強誘電体キャパシタについてのみ説明しているが、本発明の権利範囲は、それに限らず、特許請求の範囲により解釈されるべきである。
【図面の簡単な説明】
【図１】ＳｒＢｉ２Ｔａ２Ｏ９の基本単位セル（ｐｒｉｍｉｔｉｖｅ ｕｎｉｔ ｃｅｌｌ）を示す図である。
【図２】Ｂｉ４Ｔｉ３Ｏ１２の基本単位セルを示す図である。
【図３】ＳｒＢｉ２Ｔａ２Ｏ９の強誘電体薄膜のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定試験の結果を示す図である。
【図４】Ｂｉ４Ｔｉ３Ｏ１２の強誘電体薄膜のＸＰＳ測定試験の結果を示す図である。
【図５】本発明によるＢｉ４−ＸＬａＸＴｉ３Ｏ１２の基本単位セルを示す図である。
【図６】本発明の好ましい実施形態による強誘電体キャパシタの製造工程を示す流れ図である。
【図７】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のＸＰＳデータを示す図である。
【図８】図６の製造工程により製造された本発明の好ましい実施形態によるＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を用いた強誘電体キャパシタの断面図である。
【図９】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の初期及び３×１０１０回のスイッチング後のヒステリシス曲線を示す図である。
【図１０】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のスイッチング回数対比（Ｐ＊−Ｐ＾）を示す図である。
【図１１】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２の周波数対比誘電定数及び損失ｔａｎδを示す図である。
【発明の属する技術分野】
本発明は、非揮発性半導体メモリセルの強誘電体キャパシタ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｃａｐａｃｉｔｏｒ）に関し、特に、Ｂｉ４−ＸＡＸＴｉ３Ｏ１２よりなる積層型ペロブスカイト強誘電体薄膜を備えるＦｅＲＡＭ（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）用の非揮発性強誘電体キャパシタに関する。
【０００２】
【従来の技術】
コンピュータメインメモリシステムに主に用いられるＤＲＡＭは、製造単価が低く、高集積化に有利であり、殆ど無限大の回数の情報の書き込み及び消去が可能であるけれども、放射線（ｒａｄｉａｔｉｏｎ）に対し脆弱であり、貯蔵された情報を維持するために、継続的にリフレッシュ（ｒｅｆｒｅｓｈ）を行わなければならないばかりでなく、電源が切れると、貯蔵された情報が消去されてしまう揮発性（ｖｏｌａｔｉｌｉｔｙ）を有している。これに比し、ＥＰＲＯＭ、ＥＥＰＲＯＭ又はフレッシュメモリ等の従来の非揮発性メモリ（ｎｏｎ−ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ）は、電源が遮断されても、貯蔵された情報をそのまま維持することができる。しかし、このような従来の非揮発性メモリ等は、相対的に高い製造単価、低集積度、低いスイッチング速度等の弱点のみならず、特に、情報を書き込み又は消去するのに高電圧を要し、情報の書き込み及び消去の回数が制限されるという致命的な弱点を有している。
【０００３】
一方、最近、注目されている非揮発性強誘電体メモリは、強誘電体の安定した２つの分極状態で情報を貯蔵するので、電源が切れても、貯蔵された情報が消去されない非揮発性を有するのみならず、ＤＲＡＭと同一の水準の情報の読み出しと書き込みの高速性を備えており、高い抗放射性、低い情報書き込み電圧等の長所を有しているので、次世代の半導体メモリとして認められている。
【０００４】
前述の非揮発性強誘電体メモリが実用化されるためには、強誘電体物質が薄膜の形態で製造されたとき、高い残留分極値を維持しながらも、優れた疲労特性を有しなければならず、その処理工程が、既存の半導体の製造工程と容易に結合することができなければならない。
【０００５】
このような非揮発性強誘電体メモリに用いられるために、最近まで、最も多く研究されている強誘電体物質中の１つが、ペロブスカイト（ｐｅｒｏｖｓｋｉｔｅ）系列に属するＰＺＴ（ＰｂＴｉＯ３−ＰｂＺｒＯ３）である。ＰＺＴは、高い残留分極を有するが、ＰＺＴをＰｔ等の電極上に蒸着させてキャパシタを製作する場合、スイッチング回数の増加により、反転される電荷量が減少する疲労（ｆａｔｉｇｕｅ）現象を現す。従って、それを用いて強誘電体メモリを製作する場合、フレッシュメモリのような従来の非揮発性メモリと同様に、情報の書き込み及び消去の回数が制限されるという弱点を有する。
【０００６】
このような疲労現象は、強誘電体薄膜内に生じる酸素空乏（ｖａｃａｎｃｙ）が、外部の電場により、強誘電体／電極界面の方に移動して、捕獲（ｅｎｔｒａｐｍｅｎｔ）されることにより誘発されるものと知られている。
【０００７】
これまで、このような強誘電体の疲労の問題を解決する方法として、大きく２つの方法が提示された。１つは、１９９６年２月１３日付でＤｅｓｕ等に許与された米国特許第５，４９１，１０２号に記載のとおり、電極／強誘電体の界面における酸素空乏が捕獲されることを最小化するために、ＲｕＯ２のような酸化物電極を含む多層電極構造のキャパシタを採用することである。
【０００８】
他の接近法としては、白金（Ｐｔ）等よりなる金属電極のみを用いたまま、ＰＺＴでない新たな強誘電体物質を用いる方法がある。これと関連した代表的な特許として、１９９６年５月２１日付でＰａｚ ｄｅ Ａｒａｕｊｏ等に許与された米国特許第５，５１９，２３４号の“Ｆｅｒｒｏｅｌｅｔｒｉｃ ｄｉｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｃｅｌｌ ｃａｎ ｓｗｉｔｃｈ ａｔ ｌｅａｓｔ ｇｉｇａ ｃｙｃｌｅｓ ａｎｄ ｈａｓ ｌｏｗ ｆａｔｉｇｕｅ−ｈａｓ ｈｉｇｈ ｄｉｅｌｅｃｔｒｉｃ ｃｏｎｓｔａｎｔ ａｎｄ ｌｏｗ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ”がある。この特許には、Ａｌｗ１ ＋ａ１Ａ２ｗ２ ＋ａ２…Ａｊｗｊ ＋ａｊＳ１ｘ１ ＋ｓ１Ｓ２ｘ２ ＋ｓ２…Ｓｋｘｋ ＋ｓｋＢ１ｙ１ ＋ｂ１Ｂ２ｙ２ ＋ｂ２…Ｂｊｙｊ ＋ｂｊＱａ −２の化学式で表される“積層型超格子物質（ｌａｙｅｒｅｄ ｓｕｐｅｒｌａｔｔｉｃｅ ｍａｔｅｒｉａｌ）”よりなる、優れた疲労特性を有するメモリセルが開示されている。ここで、Ａは、ペロブスカイト構造におけるＡ−サイト物質を意味し、Ｂは、Ｂ−サイト物質を意味し、Ｓは、超格子発生元素を示し、Ｑは、陰イオン（ａｎｉｏｎ）を示す。上記特許によると、積層型超格子物質は、堅固な結晶構造の強誘電体層又はペロブスカイト層とそれより堅固でない構造よりなる非強誘電体層とが交互に積層された構造を有し、そのような非強誘電体層が、繰り返されたスイッチングにより生じる強誘電体層内の衝撃を吸収する緩衝材（ｓｈｏｃｋ ａｂｓｏｒｂｅｒ）として作用することにより、メモリの疲労現象を大きく低減させるようになる。
【０００９】
このような積層型超格子物質のうち、非揮発性強誘電体メモリに用いられる最も代表的なものが、タンタル酸ストロンチウムビスマス（ＳＢＴ、ＳｒＢｉ２Ｔａ２Ｏ９）であり、上記特許によると、ＳＢＴ薄膜が１０１２回のスイッチング以降にも、高い残留分極値と優れた疲労特性を有するものと開示されている。ＳＢＴが、バルク（ｂｕｌｋ）状態において、優れた強誘電体の特性を有するという事実は、上記特許の出願前に既に多くの文献（Ｓｏｌｉｄ Ｓｔａｔｅ ３，６５１（１９９１）， Ｇ．Ａ．Ｓｍｏｌｅｎｓｋｉ ｅｔ ａｌ． ； Ｊ．Ａｍ．Ｃｅｒａｍ． Ｓｏｃ．４５， １６６（１９９２）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ ； Ｊ．Ｐｈｙｓ．Ｃｈｅｍ． Ｓｏｌｉｄｓ ２３， ６５５（１９６２）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ）に報告されたことがある。米国特許第５，５１９，２３４号は、ＳＢＴ等の積層型超格子物質が、バルク状態において有する優れた強誘電性を、薄膜状態においても維持しながらも、極めて優れた疲労特性を有することを見出して、それをメモリ素子に応用したことに、その意義がある。
【００１０】
一方、バルク状態において、優れた強誘電体の特性を有するＢｉ−積層型ペロブスカイト（Ｂｉ−ｌａｙｅｒｅｄ ｐｅｒｏｖｓｋｉｔｅ）強誘電体物質として、Ｂｉ４Ｔｉ３Ｏ１２（ＢＴＯ）があり、現在まで多くの研究者等が、その物質の特性について研究してきた。しかし、その物質は、前述の米国特許第５，５１９，２３４号の積層型超格子物質に属するにもかかわらず、疲労特性が悪く、熱処理過程においてチタニウムがシリコン基板と反応して、導電性のチタニウムシリサイドを形成するので、研究者等の間において、記憶素子に用いられないと知られている。前述の米国特許第５，５１９，２３４号は、Ｂｉ４Ｔｉ２Ｏ１２層をＳｒＴｉＯ３のような高誘電率を有する物質よりなるバッファ層の間に形成させることにより、この問題を解決した。
【００１１】
【発明が解決しようとする課題】
一般的に、ＳＢＴは、金属電極上で疲労現象を示さないが、次の２つの弱点を有していると知られている。第一に、ＰＺＴに比して、残留分極値が相対的に小さいので、分極値の変化をセンシング（ｓｅｎｓｉｎｇ）し難い。第二に、ＳＢＴの場合、強誘電体でない準安定の非強誘電（ｍｅｔａｓｔａｂｌｅ ｎｏｎｆｅｒｒｏｅｌｅｃｔｒｉｃ）相が存在するので（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ７３， ２５１８（１９９８）， Ｓ．Ｊ．Ｈｙｕｎ ｅｔ ａｌ．）、強誘電性を示す積層型ペロブスカイト相への相変化をなすために、７５０°Ｃ乃至８５０°Ｃの高い温度における熱処理を要するものと知られている。このような高い工程温度は、配線及びコンタクト形成のような半導体メモリの後処理（ｂａｃｋ−ｅｎｄ）工程に悪影響を及ぼすので、実用化に多くの難しさがある。
【００１２】
一方、米国特許第５，５１９，２３４号によるＢｉ４Ｔｉ３Ｏ１２基盤の強誘電体キャパシタをメモリ素子として用いるためには、Ｂｉ４Ｔｉ３Ｏ１２層の周囲にバッファ層が必要となるので、工程が複雑となり、素子の大きさが増加するようになる。これにより、電気場の減少が相対的に大きくなるので、駆動電圧及び電力消費が増加する問題がある。
【００１３】
本発明の目的は、金属電極上でも優れた疲労特性を有し、相対的に高い残留分極値を維持し、工程温度が低い積層型ペロブスカイト強誘電体物質を採用した、非揮発性強誘電体キャパシタを提供することにより、上記ＳＢＴ及びＢＴＯ基盤の非揮発性強誘電体キャパシタが有する問題点を解決することである。
【００１４】
【課題を解決するための手段】
上記課題は、特許請求の範囲の各独立請求項にそれぞれ記載された非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリにより解決される。
【００１５】
【発明の実施の形態】
本発明は、Ｂｉ４Ｔｉ３Ｏ１２（ＢＴＯ）の揮発性元素のビスマスの一部を、ランタニウム（Ｌａ）等の非揮発性元素に置換して得られる積層型ペロブスカイト強誘電体を採用した非揮発性強誘電体キャパシタを提供する。
【００１６】
本発明の発明者等は、上記の米国特許第５，５１９，２３４号において主張された、疲労現象についての説明では、ＳＢＴと同一の結晶構造を有するＢＴＯ薄膜が、疲労現象を示す理由を説明し難い点に着目して、積層型ペロブスカイト強誘電体の疲労現象を究明するための研究を行った。即ち、ＳｒＢｉ２Ｔａ２Ｏ９とＢｉ４Ｔｉ３Ｏ１２において、酸素の安定性を直接的に検討するために、ＢＴＯ薄膜とＳＢＴ薄膜を、それぞれ１０−４ｔｏｒｒと４００ｔｏｒｒの酸素雰囲気において後熱処理（ｐｏｓｔ−ａｎｎｅａｌｉｎｇ）を行い、還元処理薄膜と酸化処理薄膜を製造し、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）試験を行った。
【００１７】
図１及び図２は、ＳｒＢｉ２Ｔａ２Ｏ９とＢｉ４Ｔｉ３Ｏ１２の結晶構造を示す。ＳＢＴとＢＴＯは、全て同一のビスマス積層型ペロブスカイト構造を有している。このようなビスマス積層型ペロブスカイト構造は、（Ｂｉ２Ｏ２）２＋（ＡＸ−１ＢＸＯ３Ｘ＋１）２−の一般式で表され、ここで、Ｂｉ２Ｏ２層が非強誘電体層であり、ＡＸ−１ＢＸＯ３Ｘ＋１層がペロブスカイト層である。ＳＢＴとＢＴＯの構造上の主な差は、ペロブスカイト層の構成元素とオクタヘドラ（ｏｃｔａｈｅｄｒａ）の数にある。即ち、ＳｒＢｉ２Ｔａ２Ｏ９の場合、Ａ元素はＳｒであり、Ｂ元素はＴａであり、ｘは２の値を有しているので、ペロブスカイト層がＳｒ、Ｔａ、Ｏの３つの元素で形成される。反面、Ｂｉ４Ｔｉ３Ｏ１２の場合、Ａ元素はＢｉであり、Ｂ元素はＴｉであり、ｘは３の値を有しているので、ペロブスカイト層がＢｉ、Ｔｉ、Ｏの３つの元素で形成される。
【００１８】
図３は、ＳＢＴ薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。還元処理されたＳｒＢｉ２Ｔａ２Ｏ９薄膜のＢｉ ４ｆのピークは、低エネルギー領域に移動されたのに反し、Ｓｒ ３ｄのピークは、殆ど移動がなく、ピーク幅も殆ど変化がないことが分かる。それは、ＳｒＢｉ２Ｔａ２Ｏ９薄膜の場合、還元処理の際に生じる酸素空乏が、Ｂｉ２Ｏ２層の揮発性元素であるビスマスの周辺においてのみ主に存在し、ペロブスカイト層内には殆ど存在しないことを意味する。
【００１９】
図４は、ＢＴＯ薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。Ｂｉ４Ｔｉ３Ｏ１２薄膜の場合は、還元処理の際に、Ｂｉ ４ｆとＴｉ ２ｐのピーク共に低エネルギー領域に移動され、Ｔｉ ２ｐピークは、ピーク幅も更に広くなることが分かる。それは、Ｂｉ４Ｔｉ３Ｏ１２薄膜の場合、還元処理の際に生じる酸素空乏が、Ｂｉ２Ｏ２層のビスマスの周辺のみならず、ペロブスカイト層内のビスマスの周辺においても生じることを意味する。
【００２０】
上記ＸＰＳデータ及び結晶構造等から、ＢＴＯ薄膜とＳＢＴ薄膜内における酸素の安定性についての差は、ペロブスカイト層内のビスマスの存在の有無に起因し、そのような局所の化学元素の差が、２つの物質の疲労現象の差を起こすものと言える。即ち、ＳｒＢｉ２Ｔａ２Ｏ９のペロブスカイト層内においては、酸素空乏が容易に形成されないので疲労現象がなく、Ｂｉ４Ｔｉ３Ｏ１２のペロブスカイト層内においては、酸素空乏が容易に形成されているので、疲労現象が生じるものと言える。
【００２１】
それにより、本発明者等は、バルク状態において、ＳＢＴより残留分極値が大きく（〜６０μＣ／ｃｍ２）、工程温度が低いＢｉ４Ｔａ３Ｏ１２の場合、ぺロブスカイト層内部の酸素の安定性を向上させると、優れた強誘電体メモリ素子となるものと判断した。そのために、本発明の発明者等は、揮発性が高いビスマスの一部を、ランタニウムに置換してＢｉ４−ＸＬａＸＴｉ３Ｏ１２（ＢＬＴ）薄膜を形成した。
【００２２】
図５は、本発明によるＢｉ４−ＸＬａＸＴｉ３Ｏ１２の結晶構造を示す。Ｂｉ４Ｔｉ３Ｏ１２のペロブスカイト層のビスマス元素の一部がランタニウムに置換されたことが分かる。バルク（ｂｕｌｋ）の場合、ランタニウムによるビスマスの置換が、Ｂｉ２Ｏ２層でないペロブスカイト層において主に起こるものと報告されているが（Ｐｈｙｓｉｃａｌ Ｒｅｖｉｅｗ １２２， ８０４−８０７（１９６１）， Ｅ．Ｃ．Ｓｕｂｂａｒａｏ）、ランタニウムの一部が、Ｂｉ２Ｏ２層のビスマスの位置に置換されてもいい。
【００２３】
以下、添付の図面を参照して、本発明の好ましい実施形態を説明する。
図６は、ＢＬＴ基盤の強誘電体キャパシタの製造工程を示す。強誘電体薄膜の形成方法には、ＲＦマグネトロンスパッタリング（ｍａｇｎｅｔｒｏｎ ｓｐｕｔｔｅｒｉｎｇ）、イオンビームスパッタリング等の物理的な蒸着法及びゾル−ゲル法とＭＯＣＶＤ（ｍｅｔａｌｏｒｇａｎｉｃＣＶＤ）のような化学的な蒸着法があるが、本発明の好ましい実施形態においては、酸化物薄膜の形成方法として広く知られているパルスレーザーの蒸着法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ Ｍｅｔｈｏｄ）を用いた。
【００２４】
先ず、強誘電体薄膜の製造に用いられるＢＬＴ用のターゲットを作るために、Ｂｉ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２の粉末を、１３：３：２４のモル比（ｍｏｌｅ ｒａｔｉｏ）で混合した（段階１１０）。この混合粉末を約４時間グラインディングし（段階１２０）、８００°Ｃ程度の温度においてカルシネーション（ｃａｌｃｉｎａｔｉｏｎ）処理を経た後（段階１３０）、更に４時間程度のグラインディング処理（段階１４０）、圧縮成形（段階１５０）及び約１１００°Ｃにおける焼結（ｓｉｎｔｅｒｉｎｇ）処理（段階１６０）を経て、所望のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２用のターゲットを製作する（段階１００）。
【００２５】
シリコン基板上に、ＳｉＯ２層、Ｔｉ層及びＰｔ下部電極層を、それぞれ５０オングストローム、２００オングストローム、２０００オングストローム程度の厚さで順次蒸着させ、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２用のターゲットを用いて、パルスレーザー蒸着法（ＰＬＤ）により、約４００°Ｃの温度において、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層を、Ｐｔ層上に７０００オングストロームの厚さで蒸着する（段階２００）。Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層が積層された後に、従来のＳＢＴの熱処理温度より遥かに低い約７００°Ｃの温度及び酸素雰囲気において約１時間熱処理（段階３００）して、強誘電性を示すＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を完成させる。図７は、本発明の好ましい実施形態のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を還元処理（点線）及び酸化処理（実線）した場合のＸＰＳデータを示す。還元処理されたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のＢｉ ４ｆのピーク及びＴｉ ２ｐのピークが酸化処理された場合と殆ど一致し、それは、Ｌａの置換により、ペロブスカイト層内における酸素空乏の発生が抑制されて、酸素の安定性が向上したことを意味する。
【００２６】
Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２層上にシャドーマスキング技法を用いて、実温においてＡｕ電極を形成（段階４００）して、非揮発性強誘電体キャパシタの製造を完了する。図８は、上記製造工程を通じて製造された強誘電体キャパシタの断面を示す。
【００２７】
図９は、本発明の好ましい実施形態による強誘電体キャパシタのＢＬＴ薄膜のＰ−Ｅヒステリシス曲線を示したものであり、横軸は、強誘電体キャパシタに加えられた電気場を示し、縦軸は、分極値を示す。図９のヒステリシス曲線から、本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜が、高い残留分極値（Ｐｒ≒１３μＣ／ｃｍ２）を有し、メモリセルのインプリント誤謬（ｉｍｐｒｉｎｔ ｆａｉｌｕｒｅ）を発生させる非対称的な形態も表われないことが分かる。本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の残留分極値は、ＳＢＴ薄膜の強誘電体の残留分極値に比して、遥かに大きい値を有する。即ち、米国特許第５，５１９，２３４号の積層型超格子物質のうち最も大きい残留分極値を有するものとして知られたＳｒＢｉ２Ｔａ２Ｏ９薄膜を、本発明の実施形態におけると同様に、パルスレーザー蒸着法を用いて蒸着する場合、約３μＣ／ｃｍ２に過ぎない残留分極値を有するのに反し（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ． ６７， ５７２−５７４（１９９５）， Ｒ．Ｄａｔ ｅｔ ａｌ．参照）、本発明によるＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の場合、図９に示されたとおり、約１３μＣ／ｃｍ２の残留分極値を有する。また、図９に示されたとおり、３×１０１０回のスイッチング以後のヒステリシス曲線が、初期のヒステリシス曲線とほぼ一致するということは、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の疲労特性がＢｉ４Ｔｉ３Ｏ１２に比して極めて優れていることを意味する。
【００２８】
図１０は、本発明による強誘電体キャパシタの疲労特性を測定するために、３×１０１０Ｈｚまで、ＰＵＮＤスイッチングテストを実行した結果を示す。図１０に示されたとおり、強誘電体メモリセルに貯蔵された情報を読み出すのに最も重要な反転分極値（Ｐ＊）（ｓｗｉｔｃｈｅｄ ｐｏｌａｒｉｚａｔｉｏｎ）と、非反転分極値（Ｐ＾）（ｎｏｎ−ｓｗｉｔｃｈｅｄ ｐｏｌａｒｉｚａｔｉｏｎ）の差（Ｐ＊−Ｐ＾）が、約１７μＣ／ｃｍ２とほぼ一定に維持されているものと表われ、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の疲労特性が、極めて優れていることが認められた。
【００２９】
図１１は、本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の誘電率と、損失タンゼント値を測定した結果を示す。本発明のＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２は、１０３乃至１０６Ｈｚの広い周波数範囲において、誘電率の分散が極めて少なく、損失タンゼントの値も少ないことが分かる。
【００３０】
本発明の好ましい実施形態において説明されたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜は、Ｂｉ４−ＸＬａＸＴｉ３Ｏ１２薄膜の一例に過ぎない。即ち、本発明の範囲が、ｘが０．７５の場合に限定されるものでなく、疲労効果のないＢｉ４−ＸＬａＸＴｉ３Ｏ１２薄膜を形成することができる全てのｘ値を含む。参考までに、文献（Ｍａｔ．Ｒｅｓ．Ｂｕｌｌ．７、１０２５（１９７２）、Ｒ．Ａ．Ａｒｍｓｔｒｏｎｇ ｅｔ ａｌ．参照）において知られているＢＴＯに対するランタニウム元素の最大置換可能値に該当するｘは２．８である。
【００３１】
また、前述したＢｉ４−ＸＬａＸＴｉ３Ｏ１２基盤の強誘電体キャパシタの動作特性の向上は、本発明の実施形態のランタニウムの代わりに、文献（Ｍａｔ．Ｒｅｓ．Ｂｕｌｌ． ７， １０２５（１９７２）， Ｒ．Ａ．Ａｒｍｓｔｒｏｎｇ ｅｔ ａｌ．）に示されているＰｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等の非揮発性元素を用いても得ることができる。
【００３２】
【発明の効果】
このように、本発明のＢｉ４−ＸＡＸＴｉ３Ｏ１２薄膜は、優れた疲労特性、高い残留分極値及び高い誘電率を有するので、これを基盤とする非揮発性強誘電体キャパシタは、充分な情報書き込み及び消去の回数を提供し、情報の可読性に優れるのみならず、薄膜蒸着後の熱処理温度がＳＢＴの場合より低いので、既存の半導体の製造工程と親和性が優れるという効果を有する。
【００３３】
また、本発明のＢｉ４−ＸＡＸＴｉ３Ｏ１２基盤の非揮発性強誘電体キャパシタは、金属電極と強誘電体層の間にバッファ層を形成する必要がないので、米国特許第５，５１９，２３４号の積層型超格子物質基盤の強誘電体キャパシタに比して、製造工程が単純になり、素子の大きさも減少し、動作電圧も下げる効果がある。
【００３４】
本発明の好ましい実施形態は、Ｂｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２基盤の強誘電体キャパシタについてのみ説明しているが、本発明の権利範囲は、それに限らず、特許請求の範囲により解釈されるべきである。
【図面の簡単な説明】
【図１】ＳｒＢｉ２Ｔａ２Ｏ９の基本単位セル（ｐｒｉｍｉｔｉｖｅ ｕｎｉｔ ｃｅｌｌ）を示す図である。
【図２】Ｂｉ４Ｔｉ３Ｏ１２の基本単位セルを示す図である。
【図３】ＳｒＢｉ２Ｔａ２Ｏ９の強誘電体薄膜のＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｍｉｓｓｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定試験の結果を示す図である。
【図４】Ｂｉ４Ｔｉ３Ｏ１２の強誘電体薄膜のＸＰＳ測定試験の結果を示す図である。
【図５】本発明によるＢｉ４−ＸＬａＸＴｉ３Ｏ１２の基本単位セルを示す図である。
【図６】本発明の好ましい実施形態による強誘電体キャパシタの製造工程を示す流れ図である。
【図７】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のＸＰＳデータを示す図である。
【図８】図６の製造工程により製造された本発明の好ましい実施形態によるＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜を用いた強誘電体キャパシタの断面図である。
【図９】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜の初期及び３×１０１０回のスイッチング後のヒステリシス曲線を示す図である。
【図１０】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２薄膜のスイッチング回数対比（Ｐ＊−Ｐ＾）を示す図である。
【図１１】本発明の好ましい実施形態の強誘電体キャパシタに用いられたＢｉ３．２５Ｌａ０．７５Ｔｉ３Ｏ１２の周波数対比誘電定数及び損失ｔａｎδを示す図である。
Claims (4)
- Ｂｉ４−ＸＡＸＴｉ３Ｏ１２の化学式で表わす積層型ぺロブスカイト強誘電体薄膜を備える非揮発性強誘電体キャパシタであって、上記ＡはＰｒ 、 Ｎｄ 、 Ｓｍ 、 Ｅｕ 、 Ｇｄ 、 Ｔｂ 、 Ｄｙ 、 Ｈｏ 、 Ｅｒ 、 Ｔｍ 、 Ｙｂ 、 Ｌｕ より構成される群のうちから選ばれた一つ以上の元素を含み、少なくとも上記Ａの一部が、上記強誘電体薄膜のペロブスカイト層のＡ−サイトを占め、上記ｘは０より大きく４より小さい値を有することを特徴とする非揮発性強誘電体キャパシタ。
- Ｂｉ４−ＸＡＸＴｉ３Ｏ１２の化学式で表わす積層型ぺロブスカイト強誘電体薄膜を備える非揮発性強誘電体キャパシタであって、上記ＡはＬａ であり、少なくとも上記Ａの一部が、上記強誘電体薄膜のペロブスカイト層のＡ−サイトを占め、上記ｘは０より大きく２．８より小さい値を有することを特徴とする非揮発性強誘電体キャパシタ。
- 上記ｘが０．７５であることを特徴とする請求項２記載の非揮発性強誘電体キャパシタ。
- Ｂｉ４−ＸＡＸＴｉ３Ｏ１２の化学式で表わす積層型ペロブスカイト強誘電体薄膜を含む非揮発性強誘電体キャパシタを備える非揮発性強誘電体メモリであって、上記ＡはＬａ 、 Ｐｒ 、 Ｎｄ 、 Ｓｍ 、 Ｅｕ 、 Ｇｄ 、 Ｔｂ 、 Ｄｙ 、 Ｈｏ 、 Ｅｒ 、 Ｔｍ 、 Ｙｂ 、 Ｌｕ より構成される群のうちから選ばれた一つ以上の元素を含み、少なくとも上記Ａの一部が、上記強誘電体薄膜のペロブスカイト層のＡ−サイトを占め、上記ｘは０より大きく４より小さい値を有することを特徴とする非揮発性強誘電体メモリ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990008012A KR100313253B1 (ko) | 1999-03-10 | 1999-03-10 | 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터 |
| KR19998012 | 1999-03-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000260960A JP2000260960A (ja) | 2000-09-22 |
| JP3564354B2 true JP3564354B2 (ja) | 2004-09-08 |
Family
ID=19576183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060909A Expired - Fee Related JP3564354B2 (ja) | 1999-03-10 | 2000-03-06 | 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6323512B1 (ja) |
| EP (1) | EP1035590A3 (ja) |
| JP (1) | JP3564354B2 (ja) |
| KR (1) | KR100313253B1 (ja) |
| DE (1) | DE1035590T1 (ja) |
| ES (1) | ES2154248T1 (ja) |
| TW (1) | TW462124B (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030152813A1 (en) * | 1992-10-23 | 2003-08-14 | Symetrix Corporation | Lanthanide series layered superlattice materials for integrated circuit appalications |
| DE10050076C2 (de) * | 2000-10-10 | 2003-09-18 | Infineon Technologies Ag | Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement |
| KR100498608B1 (ko) * | 2000-12-30 | 2005-07-01 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 제조 방법 |
| KR100399074B1 (ko) | 2001-04-27 | 2003-09-26 | 주식회사 하이닉스반도체 | 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법 |
| US6858862B2 (en) | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6960479B2 (en) * | 2001-07-20 | 2005-11-01 | Intel Corporation | Stacked ferroelectric memory device and method of making same |
| US6734456B2 (en) | 2001-11-15 | 2004-05-11 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric film and semiconductor device |
| US6515325B1 (en) * | 2002-03-06 | 2003-02-04 | Micron Technology, Inc. | Nanotube semiconductor devices and methods for making the same |
| KR100471400B1 (ko) * | 2002-06-29 | 2005-03-10 | 주식회사 하이닉스반도체 | 비스무스계 강유전체막의 형성 방법 |
| US6928376B2 (en) * | 2002-10-03 | 2005-08-09 | Texas Instruments Incorporated | Apparatus and methods for ferroelectric ram fatigue testing |
| DE102005018029A1 (de) * | 2005-04-14 | 2006-10-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines elektrischen Bauelements |
| JP5094334B2 (ja) * | 2006-12-25 | 2012-12-12 | 京セラ株式会社 | 圧電磁器および圧電素子 |
| US11437574B2 (en) | 2018-12-13 | 2022-09-06 | Seoul University R&Db Foundation | Non-volatile resistive-switching memory containing halide perovskite material and method for fabricating the same |
| KR20200073165A (ko) | 2018-12-13 | 2020-06-23 | 서울대학교산학협력단 | 무연 무기-무기 할라이드 페로브스카이트 물질을 이용한 비휘발성 저항 변화 메모리 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519234A (en) | 1991-02-25 | 1996-05-21 | Symetrix Corporation | Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current |
| EP0636271B1 (en) | 1992-04-13 | 1999-11-03 | Sharp Kabushiki Kaisha | Multilayer electrodes for ferroelectric devices |
| JPH06305713A (ja) * | 1993-04-16 | 1994-11-01 | Texas Instr Japan Ltd | ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液 |
| JPH0758222A (ja) * | 1993-06-07 | 1995-03-03 | Ricoh Co Ltd | 強誘電体材料および該材料をゲートとして用いたｍｆｓｆｅｔ |
| US5479317A (en) * | 1994-10-05 | 1995-12-26 | Bell Communications Research, Inc. | Ferroelectric capacitor heterostructure and method of making same |
-
1999
- 1999-03-10 KR KR1019990008012A patent/KR100313253B1/ko not_active IP Right Cessation
-
2000
- 2000-03-03 DE DE1035590T patent/DE1035590T1/de active Pending
- 2000-03-03 TW TW089103780A patent/TW462124B/zh not_active IP Right Cessation
- 2000-03-03 ES ES00400582T patent/ES2154248T1/es active Pending
- 2000-03-03 EP EP00400582A patent/EP1035590A3/en not_active Withdrawn
- 2000-03-06 JP JP2000060909A patent/JP3564354B2/ja not_active Expired - Fee Related
- 2000-03-07 US US09/520,691 patent/US6323512B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW462124B (en) | 2001-11-01 |
| DE1035590T1 (de) | 2001-05-23 |
| EP1035590A3 (en) | 2002-04-03 |
| JP2000260960A (ja) | 2000-09-22 |
| ES2154248T1 (es) | 2001-04-01 |
| EP1035590A2 (en) | 2000-09-13 |
| KR100313253B1 (ko) | 2001-11-05 |
| US6323512B1 (en) | 2001-11-27 |
| KR20000060014A (ko) | 2000-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3564354B2 (ja) | 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ | |
| US6198119B1 (en) | Ferroelectric element and method of producing the same | |
| US6080592A (en) | Method of making layered superlattice materials for ferroelectric, high dielectric constant, integrated circuit applications | |
| Shannigrahi et al. | Fatigue-free lead zirconate titanate-based capacitors for nonvolatile memories | |
| JP3103916B2 (ja) | 強誘電体キャパシタおよびその製造方法並びにそれを用いたメモリセル | |
| JP3162718B2 (ja) | 集積回路メモリー | |
| US6674110B2 (en) | Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric | |
| JP4299959B2 (ja) | 半導体装置の製造方法 | |
| US7030435B2 (en) | Single transistor rare earth manganite ferroelectric nonvolatile memory cell | |
| CN111952288B (zh) | 铁电存储器及其制造方法 | |
| JP2005159308A (ja) | 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ | |
| KR100379245B1 (ko) | 산화지르코늄타이타늄 박막을 이용한 전계형 트랜지스터및 그 제조방법 | |
| KR100637770B1 (ko) | 강유전체 박막 캐패시터 및 그 제조방법 | |
| Kim et al. | Ferroelectric Properties of Tungsten-Substituted Bi4Ti3O12 Thin Film Prepared by Sol–Gel Method | |
| JPH09213899A (ja) | 強誘電体膜を有する不揮発性メモリ装置 | |
| KR100425531B1 (ko) | 희토류 금속 함유 티탄산 비스무스 강유전 물질 | |
| KR100363393B1 (ko) | 비파괴판독형 불휘발성 기억소자의 메모리 셀 소자 및 그제조 방법 | |
| TWI244205B (en) | A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same | |
| KR100967110B1 (ko) | 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법 | |
| Noh et al. | A new ferroelectric material for use in FRAM: lanthanum-substituted bismuth titanate | |
| JPH08249876A (ja) | 強誘電体デバイス | |
| Lee et al. | The electrical properties of high-dielectric-constant and ferroelectric thin films for very large scale integration circuits | |
| JP2006128718A (ja) | 酸化物誘電体素子 | |
| KR19980079121A (ko) | 반도체장치의 커패시터 제조방법 | |
| Balu | Barium strontium titanate thin film capacitors for high-density memories |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040607 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |