TW462124B - Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory - Google Patents

Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory Download PDF

Info

Publication number
TW462124B
TW462124B TW089103780A TW89103780A TW462124B TW 462124 B TW462124 B TW 462124B TW 089103780 A TW089103780 A TW 089103780A TW 89103780 A TW89103780 A TW 89103780A TW 462124 B TW462124 B TW 462124B
Authority
TW
Taiwan
Prior art keywords
volatile
film
ferroelectric
sbt
perovskite
Prior art date
Application number
TW089103780A
Other languages
English (en)
Inventor
Tae-Won Noh
Original Assignee
Noh Tae Won
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noh Tae Won filed Critical Noh Tae Won
Application granted granted Critical
Publication of TW462124B publication Critical patent/TW462124B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Inorganic Insulating Materials (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

五、發明說明(l) 發明之背景 1 _發明之領域 本發明係有關於一種用於非揮發半導體記憶體的非揮 發性鐵電電容器。更特別地是’本發明係有關於—種用 於鐵電隨機存取記憶體(FeRAM)之包含由Bi4_xAxTi3〇i2製作 之層狀鈣鈦礦型鐵電薄膜的非揮發鐵電電容器。 2.相關技藝藝之說明 典型地被使用於電腦主記憶體系統中的動態隨機存取 **己隐體(DRAM)可以南聚集密度提供低成本的RAM,且特 別地是對於可被完成之寫入作業的次數完全無限制。惟 DRAM易受輻射損傷’需要週期性地更新被儲存資料,以 及為揮發性(亦即在電源關閉時資料便損失)。 相對地,諸如EPROM、EEPROM及快閃記憶體等傳統的 非揮發性5己憶體即使在電源關閉時仍可保存資料。然而 ,這些非揮發性記憶體係相當高成本,具有低聚集密度 ’需要極高的電壓以相當長的時間而寫入並消除資料, 以及最不希冀地為僅允許極有限的寫入與消除作業(相 較於DRAM)。因此,傳統的非揮發性記憶體通常僅被使 用於唯讀或幾乎唯讀的應用。
^來’一種被稱為鐵電隨機存取記憶體(F 型非揮發記憶體在生禮祕太I ^ 1 m
胳叙# π次^ +導體產業_漸受注目。因為FeMM a F1 RAm/φ儲存為鐵電材料的二個穩定極化態,所以 =仍可Λ關閉時,極化態仍被保存,即使在電源 奇才,可儲存資料。換句話說,卩“—具有非揮發性。
第4頁 462124 五、發明說明(2) --- 再者因為極化態的改變在l〇〇ns中完全發生,所以FeRAM 的咕取^寫入作業如⑽A Μ —般快。此外,jr e R A Μ有高度的 耐輻射損傷性,以及需要一低的作業電壓。因此,FeRAM 已被視為次世代的主流記憶體選擇。 然而為和1供商業化的FeRAM’多數個難題仍存在。 FeRAM中使用的鐵電薄膜應維持高的殘留極性,且完全 無疲$性(在重複的極性切換下,殘留極性的減小將造 成可靠度的失敗)。此外,鐵電材料的加工溫度應足夠 低’而與傳統半導體製程相容。例如,以諸如ρ ζ τ (PbTi03-PbZr03)等鈣鈦礦族鐵電材料所製的鐵電電容 器為本技藝所熟知。然而,當電鐵電容器藉由沈積一 pzt 膜於一傳統的鉑電極上而被製造時,該鐵電薄膜之殘留 極性的大小將隨著極性方向切換的次數而減少,其被 為疲勞性。因此,該具有PZT膜的FeRAM僅提供一有^二 數的讀取/窝入循環,而無法克服諸如快閃記憶體人 統非揮發記憶體的問題。 ‘ 傳 其已被提出該疲勞故障源自於氧空孔的移動及其* 、 電極/鐵電界面。在外部電場下,在加工期間形成 '於& 電膜中的氧空孔將移向該電極/鐵電界面,並陷於該、 面,而造成極性的損失。 、~界 二種可能的方法已被提出以克服該疲勞性問題。— 方法為降低氧空孔陷入的傾向,其藉由使用具, ,
… 穴$薄如RuD 之導電性氧化物電極的複層電極結構,如1 g 9 6年2月 2 日批准之美國專利第5, 491,102號(Desu等人)所揭示。13
4 __索f虎 89103780_年 月_g_修正___ 五、發明說明(3) 另一種方法為使用除了 PZT以外的鐵電材料,而未改 變傳統的電極結構。該方法係揭示於美國專利第 5,519,234號(?82(16八犷311:|〇等人),標題為 Ferroelectric dielectric memory cell can switch at least Giga cycles and has low fatigue-has high dielectric constant and low leakage current"。美 國專利第5,5 1 9,2 3 4 ϊ虎揭示一種具有極低疲勞性的記憶 胞電容器,且包含化學式為
Alwi+alA2w2+a2 -·Α jWJ+^Slx]+slS2x2+s2 - Skxk+skB lyl+b] B2y2+b2 -B jyj+biQa2 的層狀超晶格#料,其令A ],A 2. . . A j代表類鈣鈦礦構造 中的A位置元素’ B1,B2. · · B1代表類鈣鈦礦構造中的B 位置元素’ SI,S2_ . . Sk代表超晶格生成元素,以及q代 表陰離子。一種或多種具有剛性晶格的鈣鈦礦型鐵電層 以及一種具有較低剛性結構的非鐵電層將於整個層狀超 晶格材料晶體中彼此交錯。根據美國專利第5, 519, 234 號’在鈣鈦礦型鐵電層間的非鐵電層將吸收因極性的重 複切換而產生於鈣鈦礦型鐵電層中的振動及,以及允許 鐵電薄膜維持其高極化態。—舉例的層狀超晶格材料SBt 在1 012次切換循環後仍維持相當高的殘留極性及低疲勞 。然而’應注意地是’在基材中之SBT的極佳鐵電性已 被提出於各種期刊(閱Solid State 3,651(1961),G.A. Smolensk! et al.,J. Am. Ceram. Soc. 45, 166(1962) ,E. C. Subbarao; J, Phys. Chem. Solics 23, 655
462124 五、發明說明(4) (1962), E· C. Subbarao)。美國專利第 5(519,234號的 重要性在於諸如S B T等層狀超晶格材料被發現具有極低 的疲勞性(即使為薄膜的形式)’並被使用於製造F e R A Μ。 同時,Bi4Ti3012(BT0)為另一種鉍的層狀鈣鈦礦型鐵 電材料’其基體具有極佳鐵電性為所熟知。然_而,B T 0 薄膜並不被認為適用於非揮發鐵電記憶體,因為BT0薄 膜具有嚴重的疲勞問題’且BT0薄膜中的鈦離子已知將 擴散進入矽基板,而在熱處理期間形成導電性矽化鈦。 美國專利第5,519,234號藉由將BT0夾合於SrTi03製的緩 衝·層間而解決該問題。 雖然在金屬電極上的SBT薄膜具有極低的疲勞性,惟 其具有二個缺點。首先,SBT的殘留極性(2Pr与20 /z C/ cm2)較PZT(2Prh35/iC/cm2)為低,其將使得極性狀態 的改變難以為感知放大器所感知。第二,中間介穩定態 非鐵電氟石相的存在(Appl· phys. Lett,73, 2 5 1 8 (1998), S. J· Hyun et al)要求將SBT薄膜在高溫(由 75〇°c至850 °C)退火一段時間,而將剛沈積的SBT材料變 態為具有鐵電性的層狀鈣鈦礦相。該高溫退火對於諸如 互迷形成及接觸金屬化製程等後段製程(通常需要相當 低的熱預算)有嚴重的限制。 再者’將BT0膜夹合的緩衝層將使得製程複雜化並增 加記憶體尺寸,其將增加作業電壓及電源消耗。 發明之概要 本發明之目的係為提供一種非揮發鐵電電容器,其包
第7頁
4 6 2 1 2 /S 五、發明說明(5) 含一層狀鈣鈦礦濟鐵電材料薄膜(完全無疲勞性)於 的金屬電極上’旅具有:的殘留極化值與低加工溫度、: 本發明提供一種使用層狀辦欽礦型鐵電材料的 鐵電電容器’該材料係藉由將BTO中的揮發叙元素以諸货 如鑭等非揮發元素取代。 ” 本?:亦提供一種包含?有層狀鈣鈦礦型鐵電 膜之非揮發鐵電電容器的非揮發鐵電記憶 藉由將BTO中的揮發鉍元素以諸如鑭等拣 〃 ’ ” 圖式之簡要說日月 ㈣非揮發元素取代。 第la圖SrBiJa^晶體的基本單位晶皰 第lb圖為Bi4Ti3〇i2晶體的基本單位晶胞的。 第2 a圖為經還原與經氧化之s 結果的舉例。 βΐ2Τ〜〇9薄媒的XPS試驗 第2b圖為經還原與經氧化之 結果的舉例。 l4ll3〇12薄臈的XPS試驗 第3圖為Bi4_xLaxTi3〇s晶體的基本置 第4圖為根揸士 & Α 本卓位晶胞的舉例。 器的製造流程圖。明之父4 $施例之非揮發鐵電電容 資:5的Ϊ Ϊ經還原與經氧化之、“上3。9薄膜的XPS 第6圖為根據本之 器的橫剖面圖。 例之非揮發鐵電電容 第:圖,在3x 1〇1。次切換循環前 Bl3.25Lau5Ti3〇12薄膜的遲滯曲線。 ^
第8頁 」-·. _;ί·- 案號 89103780
五、發明說明(6) 第8圖為PUND切換試驗結果的舉例。 第9圖為薄膜之介電常數與損失正切的 舉例。 較佳實施例之說明 美國專利第5, 519, 234號中對於疲勞現象的說明並未 解釋為何與SBT有相似晶體結構的ΒΤ〇具有疲勞性。為決 定層狀鈣鈦礦鐵電材料的疲勞機制並瞭解氧在層狀鈣敛 礦鐵電材料中的穩定性,BTO及SBT薄膜在10-4至40 0 托耳 的氧氣氣氛中進行後退火。其次,X射線光發射光譜 (X P S )试驗係於經還原(I 41 〇 r r)與經氧化(4 〇 〇 t 〇 r r)的 BTO與SBT薄膜上進行。 第la圖與第lb圖各表示SBT與BT0的晶體結構。βτ〇與 SBT皆具有鉍的層狀鈣鈦礦結構。該結構可以(Bi2〇2)2+ (AhBxO^P-通式表示,其中A可為一價、二價或三價離子 或其混合物,B代表Ti4+,Nb5+及Ta5+ ’而χ可為2,3,4等數 值(Bl2〇2)與(αχ-ιΒχ〇3χ+] )2_各代表非鐵電層與鈣鈦礦層。 ΒΤΟ與SBT晶體結構的主要差異在於金屬一氧八面體的數目 以及鈣鈦礦層的組成元素。就SBT而言,A = Sr, B = Ta以及 xd,而就BTO 而言,A = Bi, Β = η 以及χ = 3。 的^ = f原(虛線)與經.氧化(實線)之SBT薄膜
m艇的钇^ a執域的光發射光譜。該經還原之SBT 薄Μ的絲4 f峰值偏移至較
讀挝μ _ μ i , 的'〇合忐側,而經還原之SBT / 、^二峰值幾乎與經氧化的SBT薄膜相重疊。經還原 之SBT薄膜的銷3d峰值賞卢幾.丰| ό p ' ’、 ^值見庋幾子與經氧化的SBT薄膜相
第9頁 五、發明說明(7) 同。就經還原的SBT薄膜而言,這些實驗的結果教導大 部分的氧空孔被形成於B i 2〇3層之揮發性鉍原子周圍。 弟2 b圖表示經還原(虛線)與經氣化(實線)之B T 0薄膜 的鉍4f與鈦2p内層軌域的光發射光譜。該經還原之BTO 薄膜的鉍4 f峰值與鈦2 p峰值偏移至較低的結合能側’而 經還原之B T 0薄膜的鈦2 p峰值較經氧化的S B T薄膜為寬。 就經還原的BTO薄膜而言,這些實驗的結果教導氧空孔 不僅被形成於B i 2〇3層的鉍原子周圍’且亦形成於鈣鈦 礦層47。 BTO薄膜與SBT薄膜之氧穩定性的差異將造成鈣鈦礦層 之局部組成元素的差異,而氧穩定性的差異將解釋為何 BTO與SBT薄膜具有不同的疲勞行為。亦即’ SBT薄膜完 全未顯示疲勞,因為氧空孔幾乎未被形成於鈣鈦礦層中 。另一方面,BTO薄膜具有疲勞’因為氧空孔易於形成 在鈣鈦礦層中的揮發性鉍原子附近。 因此,結論為:若鈣鈦礦層中的氧穩定性被改良’則 基體具有相當大殘留極性(与60 # C/cm2)且低加工溫度 的BTO可提供極佳的鐵電材料而用於FeR AM。為證實該結 論,一鐵電電容器係使用藉由以鑭取代BTO之秘所獲得 的 B i 4-xL aj ί 3012 而製造。 第3圖舉例的體結構。可見到鑭原 子佔用Bi4_xLaxTi3012鈣鈦礦層中之部分的A位置。鑭 完全取代鉍通常發生於鈣鈦礦層中而非B i 2〇2層中為已 知(Physical Review 122 ’ 804-807(1961), E.C.
第10頁 462124 五、發明説明(9) 按著在7 0 〇 C的氧氣氣氛中進行1小時的後退火,而將所 沈積的BimLao.^TiWu薄膜相改變為層狀鈣鈦礦相。 第5圖表示經還原(虛線)與經氧化(實線)之 Biu5Lae.75Ti3〇12薄膜的XPS資料。該經還原之 B i 3‘25La0.75T i 3〇12薄膜的叙4f與鈦2ρ峰值與經氧化的 。3.251^().751^3〇12薄膜完全重疊,其表示在鈣鈦鑛層中的氧 穩定性係藉由鑭的取代而被改良。 、為測量鐵電電容器的操作特性,一金頂端電極層係 以使用影子遮罩的熱蒸鍍法而在室溫下被沈積。第6圖 舉例°兒明具有Bi3.25La〇,75Ti3〇12薄膜之鐵電電容器的橫剖面 圖。 ^第7圖中之β丨3 乃了丨薄膜的遲滯曲線顯示該鐵電 涛膜較SBT薄獏具有更大的殘留極性(Pr % 13 y C/cm2),以 ^ ^示無對稱行為(可造成記憶胞的故障)。應注意地是, ^ LD所沈積之SM膜的殘留極性僅約為3从c/cmZ(Appl. 7^.由1^4.67,572〜574 ( 1 995 )。1^1)以^31.)。第 i Μ .的實線與虛線各代表在3X 1 〇U次讀取/寫入循環前 重晷Ϊ滯曲線。在3 x 1 〇1<>次循環前後的遲滯曲線彼此完全 w味考該Bi3.25La〇,75Ti3012薄膜完全無疲勞。 第8圖舉例說明達3χ 1〇ι。次循環之PUND切換試驗結果, fi·?· -Yi -=λ· Ts γ 妗果说〜B 1 3 25Lafl 75Ti3〇】2薄膜的疲勞特性。第8圖的試驗 也實經切換極性(P* )與非經切換極性(p -)間的差異 ()(為讀取鐵電記憶胞中所儲存之資料的要角)幾乎維 持在17兑(^/〇1112的常數’因此813.251^〇.751^3012薄膜完全無疲
462124 五、發明說明(ίο) 勞。 第9圖表示Bi3.25La"5Ti3012薄膜之介電常數與損失正切 的試驗結果。該薄膜在1 〇3至1 〇6Hz的頻率範圍為非分散 的,並具有小的正切損失° 以3.251^。.751'丨3012薄膜僅為Bi4_xLaxTi3012薄膜的一個實例。 本發明之範_並不僅限於X == 0. 7 5的狀況,而係涵蓋所有 使得Bi4„xLaxTi3012薄膜無疲勞的X值。根據R. A. Armstrong等人的期刊(其内容在此併入本案以為參考), 對應於鑭在BT0中之溶解度的X為2.8,而鈣鈦礦層中之氧 穩定性的改良(抑制疲勞性)可藉由以其他非揮發元素取代 而獲得,諸如Pr, Nd, Sm, Eu,Gd,Tb,Dy,Ho, Er, Tm, Y b,L u及其混合物。 包含非揮發鐵電電容器之非揮發鐵電記憶體的結構與 操作原理係本技藝所熟知,而不在此提供。然而,應瞭 解地是,根據本發明的非揮發鐵電電容器可被使用於此。 因為膜如上述並無疲勞性,所以具有 Bi4_xLaxTi3012薄膜的非揮發鐵電電容器可提供高的讀取/寫 入耐久性。再者,:6丨411^111^3012薄膜的高殘留極性可使得 極性狀態的改變易於被感知。再者,:614_](1^,143012薄膜的 加工溫度低於SBT,而使得更容易將BLT薄膜的加工置入傳 統半導體製程中。 因為無須將缓衝層形成於金屬電極與鐵電薄膜間,本 發明之非揮發鐵電電容器的製程可被簡化,且該非揮發 鐵電電容器的尺寸與操作電壓可被降低。
第13頁 4 6 2? 24 五、發明說明(11) 鑑於上述,本發明之目的可被達成’且其他有用的結 果可被獲得。 各種的改變可於不違背本發明的範疇下為之’以及包 含於上述說明或表示於附圖中的所有内容係舉例’並非 對於本發明之整個範疇的限制。
J 第14頁

Claims (1)

  1. 462124 六、申請專利範圍 I —種非揮發鐵電電容器’包含有層狀鈣鈦礦型 Bi4-X AxTi3〇12鐵電薄膜,其中該a組成為非揮發且 至少部分的該A原子佔用該Bi4_x AxTi3012鈣鈦礦層 的A位置,以及其中X係大於〇 小於4。 2.如申請專利範圍第1項之非揮發鐵電電容器,其中該 A 組成包含由Pr, Nd, Sm,Eu, Gd,Tb,Dy,Ho,。 ,Tm,Yb及Lu組成之族群中選擇的一種或多種元素。 3 如申請專利範圍第丨項之非揮發鐵電電容器,其中該 A組成為鑭’且X大於〇小於2. 8。 4, 如申請專利範圍第3項之非揮發鐵電電容器,其中χ 為 0 7 5。 5, 一種非揮發鐵電記憶體,包含具有層狀鈣鈦礦型 AXT1;J0]2鐵電薄膜的非揮發鐵電電容器其中 该A組成為非揮發且至少部分的該a原子佔用該 ΒΐΗ.ΑχΤι^2鈣鈦礦層的a位置,以及其中χ 大 於0小於4。 ’、
    第16頁
TW089103780A 1999-03-10 2000-03-03 Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory TW462124B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990008012A KR100313253B1 (ko) 1999-03-10 1999-03-10 반도체 메모리 셀용 적층형 페로브스카이트 강유전체 캐패시터

Publications (1)

Publication Number Publication Date
TW462124B true TW462124B (en) 2001-11-01

Family

ID=19576183

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103780A TW462124B (en) 1999-03-10 2000-03-03 Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory

Country Status (7)

Country Link
US (1) US6323512B1 (zh)
EP (1) EP1035590A3 (zh)
JP (1) JP3564354B2 (zh)
KR (1) KR100313253B1 (zh)
DE (1) DE1035590T1 (zh)
ES (1) ES2154248T1 (zh)
TW (1) TW462124B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030152813A1 (en) * 1992-10-23 2003-08-14 Symetrix Corporation Lanthanide series layered superlattice materials for integrated circuit appalications
DE10050076C2 (de) * 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
KR100498608B1 (ko) * 2000-12-30 2005-07-01 주식회사 하이닉스반도체 강유전체 캐패시터 제조 방법
KR100399074B1 (ko) 2001-04-27 2003-09-26 주식회사 하이닉스반도체 비엘티 강유전체막을 구비하는 강유전체 메모리 소자 제조방법
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6858862B2 (en) 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6734456B2 (en) 2001-11-15 2004-05-11 Matsushita Electric Industrial Co., Ltd. Ferroelectric film and semiconductor device
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
KR100471400B1 (ko) * 2002-06-29 2005-03-10 주식회사 하이닉스반도체 비스무스계 강유전체막의 형성 방법
US6928376B2 (en) * 2002-10-03 2005-08-09 Texas Instruments Incorporated Apparatus and methods for ferroelectric ram fatigue testing
DE102005018029A1 (de) * 2005-04-14 2006-10-26 Infineon Technologies Ag Verfahren zum Herstellen eines elektrischen Bauelements
JP5094334B2 (ja) * 2006-12-25 2012-12-12 京セラ株式会社 圧電磁器および圧電素子
US11437574B2 (en) 2018-12-13 2022-09-06 Seoul University R&Db Foundation Non-volatile resistive-switching memory containing halide perovskite material and method for fabricating the same
KR20200073165A (ko) 2018-12-13 2020-06-23 서울대학교산학협력단 무연 무기-무기 할라이드 페로브스카이트 물질을 이용한 비휘발성 저항 변화 메모리

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519234A (en) 1991-02-25 1996-05-21 Symetrix Corporation Ferroelectric dielectric memory cell can switch at least giga cycles and has low fatigue - has high dielectric constant and low leakage current
WO1993021637A1 (en) 1992-04-13 1993-10-28 Ceram, Inc. Multilayer electrodes for ferroelectric devices
JPH06305713A (ja) * 1993-04-16 1994-11-01 Texas Instr Japan Ltd ゾルーゲル法による強誘電体膜の形成方法及びキャパシタの製造方法、及びその原料溶液
JPH0758222A (ja) * 1993-06-07 1995-03-03 Ricoh Co Ltd 強誘電体材料および該材料をゲートとして用いたmfsfet
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same

Also Published As

Publication number Publication date
EP1035590A2 (en) 2000-09-13
DE1035590T1 (de) 2001-05-23
US6323512B1 (en) 2001-11-27
EP1035590A3 (en) 2002-04-03
KR20000060014A (ko) 2000-10-16
JP2000260960A (ja) 2000-09-22
JP3564354B2 (ja) 2004-09-08
ES2154248T1 (es) 2001-04-01
KR100313253B1 (ko) 2001-11-05

Similar Documents

Publication Publication Date Title
TW462124B (en) Nonvolatile ferroelectric capacitor and nonvolatile ferroelectric memory
US11552086B2 (en) Ferroelectric capacitor, ferroelectric field effect transistor, and method used in forming an electronic component comprising conductive material and ferroelectric material
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
Pešić et al. Built-in bias generation in anti-ferroelectric stacks: Methods and device applications
JP2022523265A (ja) ドープされた極性層及びそれを組み込んだ半導体デバイス
US7135736B2 (en) Semiconductor device
CN107134487B (zh) 一种基于氧化铪的铁电栅结构及其制备工艺
Choi et al. Impact of oxide gate electrode for ferroelectric field-effect transistors with metal-ferroelectric-metal-insulator-semiconductor gate stack using undoped HfO2 thin films prepared by atomic layer deposition
US7193280B2 (en) Indium oxide conductive film structures
WO2005122260A1 (ja) 容量素子、集積回路および電子装置
KR100744026B1 (ko) 플래시 메모리 소자의 제조방법
JP4750103B2 (ja) ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成
JP2007335472A (ja) 金属酸化物素子及びその製造方法
TWI244205B (en) A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
JP2004080020A (ja) 強誘電性半導体デバイスを形成するための方法
Koo et al. Electrical Properties of BiFeO~ 3-Doped PZT Thin Films for Embedded FeRAM Devices
JP2004134507A (ja) 積層絶縁膜を備えた不揮発電界効果型トランジスタ
JP4234234B2 (ja) 薄膜の形成方法
Wu et al. Phase transformation on HZO ferroelectric layer in ferroelectric random-access memory induced by x-ray irradiation
Wang et al. Tunable defect engineering of Mo/TiON electrode in angstrom-laminated HfO2/ZrO2 ferroelectric capacitors towards long endurance and high temperature retention
US6852549B2 (en) Ferroelectric thin film processing for ferroelectric field-effect transistor
JP2006041425A (ja) 強誘電体キャパシタをもつ半導体装置及びその製造方法
JPH11145385A (ja) 電子素子及び電極形成方法
Wang Point defect distributions and their electrical effects on perovskite titanate thin films
Harman Ferroelectric thin film development

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees