JP2007335472A - 金属酸化物素子及びその製造方法 - Google Patents

金属酸化物素子及びその製造方法 Download PDF

Info

Publication number
JP2007335472A
JP2007335472A JP2006162729A JP2006162729A JP2007335472A JP 2007335472 A JP2007335472 A JP 2007335472A JP 2006162729 A JP2006162729 A JP 2006162729A JP 2006162729 A JP2006162729 A JP 2006162729A JP 2007335472 A JP2007335472 A JP 2007335472A
Authority
JP
Japan
Prior art keywords
metal oxide
metal
layer
substrate
lt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006162729A
Other languages
English (en)
Inventor
Yoshito Jin
Masaru Shimada
勝 嶋田
好人 神
Original Assignee
Nippon Telegr & Teleph Corp <Ntt>
日本電信電話株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegr & Teleph Corp <Ntt>, 日本電信電話株式会社 filed Critical Nippon Telegr & Teleph Corp <Ntt>
Priority to JP2006162729A priority Critical patent/JP2007335472A/ja
Publication of JP2007335472A publication Critical patent/JP2007335472A/ja
Application status is Pending legal-status Critical

Links

Abstract

【課題】より安定な記憶保持が行えるメモリを実現する。
【解決手段】基板101の上に、絶縁層102を介し、下部電極層(第1電極)103と、ビスマス(Bi)とチタン(Ti)と酸素とから構成された金属酸化物層104と、上部電極(第2電極)105とを備える。例えば、金属酸化物層104は、Bi4Ti312の化学量論的組成に比較して過剰なTiを含む基部層の中に、Bi4Ti312の化学量論的組成の3nm〜15nm程度の複数の微結晶粒から構成されている。また、金属酸化物層104は、30〜180℃と低温条件のスパッタ法により形成されている。
【選択図】 図1

Description

本発明は、本発明は、例えば強誘電特性を示す金属酸化物層を用いた金属酸化物素子及びその製造方法に関するものである。

従来、ネットワーク機器や情報端末に搭載されて情報を記憶する装置(メモリ)には、主に半導体材料が用いられてきた。半導体を用いたメモリの1つとして、DRAM(Dynamic Random Access Memory)が広く使用されている(非特許文献1参照)。DRAMの単位記憶素子(以下、メモリセルという)では、1個の蓄積容量と1個のMOSFET(Metal-oxide-semiconductor field effect transistor)からなり、選択されたメモリセルの蓄積容量に蓄えられた電荷の状態に対応する電圧を、ビット線から電気的なデジタル信号の「on」あるいは「off」として取り出すことで、記憶されているデータを読み出すようにしている。

しかし、DRAMでは、電源を切ると蓄積容量の状態を維持することが不可能となり、蓄積された情報が消去されてしまう。言い換えると、DRAMは揮発性のメモリ素子である。また、よく知られているように、DRAMでは、データを再び書き込むリフレッシュ動作が必要となり、動作速度が低下するという欠点もある。

昨今のマルチメディア情報化社会の拡大、さらには、ユビキタスサービスを実現するためには、より高機能なメモリが必要とされてきている。例えば、ユビキタス端末に搭載されるメモリに求められる機能として、高速,長期保持期間,環境耐性,低消費電力などがあり、さらに、電源を切っても蓄積された情報を保持し続ける不揮発性が必須とされている。不揮発性メモリとしては、ROM(Read only Memory)がよく知られているが、一度記憶された(書き込まれた)データは、消去不可能であり、また、再書き込みができないという大きな欠点を持っている。

そこで、ROMの一種ではあるが、限定された回数のデータ消去と書き込みとを可能としたEEPROM(Electrically erasable programmable read only memory)を用いたフラッシュメモリ(Flash memory)が開発されている(特許文献1,非特許文献1,2参照)。このフラッシュメモリは、実用的な不揮発性メモリとして、多くの分野で使用されている。

代表的なフラッシュメモリのメモリセルは、MOSFETのゲート電極部が、制御ゲート電極と浮遊ゲート電極を有した複数の層からなるスタックゲート(Stack gate)構造となっている。フラッシュメモリでは、浮遊ゲートに蓄積された電荷の量により、MOSFETの閾値が変化することを利用して、データの記録を可能としている。

フラッシュメモリのデータの書き込みは、ドレイン領域に高電圧を印加して発生したホットキャリアがゲート絶縁膜のエネルギー障壁を乗り越えることで行う。また、ゲート絶縁膜に高電界を印加してF−N(Fowler-Nordheim)トンネル電流を流すことで、半導体基板から浮遊ゲートに電荷(一般的には電子)を注入することで、データの書き込みが行われる。データの消去は、ゲート絶縁膜に逆方向の高電界を印加することで、浮遊ゲートから電荷を引き抜くことにより行われる。

フラッシュメモリは、DRAMのようなリフレッシュ動作が不要な反面、F−Nトンネル現象を用いるために18V程度の高電圧が必要となり、また、DRAMに比べてデータの書き込み及び消去に要する時間が桁違いに長くなってしまうというの問題がある。さらに、データの書き込み・消去を繰り返すと、ゲート絶縁膜が劣化するので、書き換え回数がある程度制限されているという問題もある。

上述したフラッシュメモリに対し、新たな不揮発性メモリとして、強誘電体の分極を用いた強誘電体メモリ(以下、FeRAM(Ferroelectric RAM)や、強磁性体の磁気抵抗を用いた強磁性体メモリ(以下、MRAM(Magnetoresist RAM)という)などが注目されており、盛んに研究されている。この中で、FeRAMは、既に実用化されていることもあり、諸処の課題を解決できれば、可搬型メモリだけでなくロジックのDRAMも置き換えできると期待されている。

このようにフラッシュメモリの代わりとして期待されるFeRAMには、主に、スタック型とFET型に分類される。スタック型は、1トランジスタ1キャパシタ型FeRAMとも呼ばれ、この構造からスタック型キャパシタを持つものと、プレーナ型キャパシタを持つもの、立体型キャパシタを持つものがある。また、スタック型には、1トランジスタ1キャパシタ型FeRAMやこれを2つ重ねて安定動作化させた2トランジスタ2キャパシタ型FeRAMがある。

例えば、スタック型FeRAMは、図14に示すように、半導体基板1401の上に、ソース1402,ドレイン1403,ゲート絶縁膜1404を介して設けられたゲート電極1405よりなるMOSトランジスタを備え、MOSトランジスタのソース1402に、下部電極1411,強誘電体からなる誘電体層1412,上部電極1413からなるキャパシタが接続している。図14に示すFeRAMの例では、ソース電極1406により上記キャパシタがソース1402に接続している。また、ドレイン1403にはドレイン電極1407が接続し、電流計が接続している。

このFeRAMでは、強誘電体からなる誘電体層1412の分極の向きをソース−ドレイン間(チャネル1421)に流れる電流として検出することで、「on」あるいは「off」のデータとして取り出す機能を持っている。強誘電体の分極は、電圧を印加してなくても保持できることから不揮発性を有するが、上記構造では、データ読み出し時にデータを破壊してしまい、データの再書き込みが必要となり高速性にかけるという問題や、1つの素子に占有される面積が大きいために、高集積化には向かないという欠点がある。

上述したスタック型FeRAMに対し、FET型FeRAMは、次世代を担うFeRAMとして期待されている。FET型FeRAMでは、動作原理からデータ読み出しを行っても、強誘電体の分極量は変化しないことから非破壊読み出しが可能であり、高速動作が期待されている。また、専有面積も小さくできることから、高集積化に有利である特徴を持つ。

特開平8−031960号公報 サイモン・ジー著、「フィジクス・オブ・セミコンダクター・デバイス」、1981年、(S.M.Sze,"Physics of Semiconductor Devices",John Wiley and Sons,Inc.) 舛岡富士雄著、応用物理、73巻、第9号、頁1166、2004年。

しかしながら、実際には、FET型FeRAMのうちMFIS型FeRAMでは、強誘電体膜と半導体の間にゲート絶縁膜があるために、強誘電体の分極量を打ち消すような減分極電界が発生する。さらに、一般的に非晶質(アモルファス)である絶縁膜の上に分極特性と配向性を持つ高品質な高誘電体を成膜しなければならない。しかし、後に説明する既存の成膜手法を用いては、絶縁膜上に高配向性の強誘電体を形成することが難しかった。

このため、従来のFET型FeRAMでは、減分極電界により分極が持ちこたえることができず、長時間のデータ保持ができなかった。さらに、半導体の上に形成する絶縁膜の品質が低い場合、電界により生じるリーク電流によって、強誘電体の分極量がさらに低下してしまう。これらのため、従来のMFIS型FeRAMにおいては、メモリとしての動作のデータ保持期間(データ寿命)は10日程度に留まっており、実用にはほど遠いのが現状である。

ところで、FET型FeRAMの内、MFMIS型FeRAMにおいては、結晶の金属電極(PtやSrRuO2などが一般的)の上に強誘電体を形成できるため、MFIS型FeRAM構造のように絶縁膜の上に強誘電体を形成する必要がなく高品質な強誘電体の層が形成できる。しかしながら、金属の上に対しても、未だ、安定した成膜方法が提案されておらず、やはり、半導体の上の絶縁膜による減分極電界による分極低下が問題となり長期のメモリ保持は実現されていない。

一方、FET型FeRAMのなかでMFS型FeRAMは、半導体の上の絶縁膜を必要としないために、原理的に減分極電界による分極の低下を回避できる。ところが、強誘電体の層をゾルゲル法やMOCVD法などにより形成しているため、高温の成膜温度が必要となり、シリコン(Si)などの半導体の表面が酸化又は変質していまい、界面に酸化膜や欠陥を多く形成してしまう。この結果、半導体と強誘電体との界面に酸化膜(界面酸化膜)が形成されてしまった場合、MFIS型FeRAMと同様に減分極電界が生じてしまう。

界面酸化膜が形成されなくても、界面に欠陥準位を多く形成した場合、電荷蓄積の電荷の影響が大きくなり、正確なメモリ動作ができなくなる。また、膜の品質が低い場合、膜中にリーク電流が流れてしまい、長期間の分極特性を保持できないことが多く報告されている。

本発明は、以上のような問題点を解消するためになされたものであり、より安定な記憶保持が行えるメモリが実現できるようにすることを目的とする。

本発明に係る金属酸化物素子は、基板の上に形成された第1電極と、この第1電極の上に形成された金属酸化物層と、この金属酸化物層の上に形成された第2電極とを少なくとも備え、金属酸化物層は、少なくとも第1金属,及び酸素から構成された基部層と、第1金属,第2金属,及び酸素から構成されて基部層の中に分散された複数の微粒子とから構成されているものである。この結果、本金属酸化物素子では、第1電極と第2電極との間に所定の電圧を印加して金属酸化物層の抵抗値を変化させ、安定な高抵抗モードと低抵抗モードを切り替えれば、2つの異なる状態が得られ、例えば、第2電極に、適当な電圧を印加したときの電流値の測定により、2つの異なる状態が読み取れる。

上記金属酸化物素子において、微粒子は非結晶である。また、基部層は、第1金属,第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さいものであればよい。また、基部層は、第1金属,第2金属,及び酸素から構成されて非結晶であってもよい。なお、金属酸化物層は、第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、第1電圧とは極性の異なる第2電圧値以下の電圧印加により第1抵抗値より高い第2抵抗値を持つ第2状態となるものである。また、金属酸化物層は、スパッタ法により30℃以上180℃未満で形成されたものであるとよい。この場合、基板は、プラスチックを含む有機材料から構成することができる。また、第1金属はチタンであり、第2金属はビスマスであり、基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態であればよい。

また、本発明に係る金属酸化物素子の製造方法は、基板の上に第1電極を形成する第1工程と、所定の組成比で供給された不活性ガスと酸素ガスとからなるプラズマを生成し、少なくとも第1金属及び第2金属から構成されたターゲットに負のバイアスを印加してプラズマより発生した粒子をターゲットに衝突させてスパッタ現象を起こし、ターゲットを構成する材料を第1電極の上に堆積することで、少なくとも第1金属及び酸素から構成された基部層と第1金属,第2金属,及び酸素から構成された複数の微粒子とを備える金属酸化物層を第1電極の上に形成する第2工程と、金属酸化物層の上に第2電極を形成する第3工程とを備え、プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、第2工程では、基板の温度を30〜180℃とするようにしたものである。なお、第1金属はチタンであり、第2金属はビスマスであればよい。

以上説明したように、本発明では、少なくとも第1金属,及び酸素から構成された基部層と、第1金属,第2金属,及び酸素から構成されて基部層の中に分散された複数の微粒子とから構成された金属酸化物層を、第1電極と第2電極で挟んで構成した。この結果、本発明によれば、第1電極と第2電極との間に所定の電気信号を印加して金属酸化物層の抵抗値を変化させることが可能となり、安定な高抵抗モードと低抵抗モードとが切り替えられるようになり、安定して2つの異なる状態が得られるようになるので、より安定な記憶保持が行えるメモリが実現できるという優れた効果が得られる。

以下、本発明の実施の形態について図を参照して説明する。図1は、本発明の実施の形態に係る金属酸化物素子の構成例を模式的に示す断面図である。図1に示す金属酸化物素子は、基板101の上に、絶縁層102を介し、下部電極層(第1電極)103と、ビスマス(Bi)とチタン(Ti)と酸素とから構成された金属酸化物層104と、上部電極(第2電極)105とを備えるようにしたものである。

基板101は、例えば単結晶シリコンである。また、基板101は、シリコンに限らず他の半導体であってもよい。また、基板101は、絶縁体から構成されていてもよく、金属などの導電体から構成されていてもよい。基板101が、絶縁体から構成されている場合、絶縁層102はなくてもよい。また、基板101が導電体から構成されている場合、絶縁層102及び下部電極層103はなくてもよい。基板101を導電体から構成する場合、基板101が、上部電極105に対になる下部電極となる。

下部電極層103及び上部電極105は、例えば、白金(Pt),Ru,金(Au),銀(Ag)などの貴金属やタングステン(W)を含む遷移金属から構成されていればよい。また、窒化チタン(TiN),窒化ハフニウム(HfN),窒化タンタル(TaN),ルテニウム酸ストロンチウム(SrRuO2),酸化亜鉛(ZnO),鉛酸錫(IZO)、フッ化ランタン(LaF3)などの遷移金属の窒化物や酸化物、フッ化物などの化合物、さらに、これらを積層した複合層であっても良い。

絶縁層102は、例えばアモルファス状態のシリコン酸化膜である。また、絶縁層102は、シリコン酸化物(二酸化シリコン)に限らず、シリコン酸窒化膜、アルミナなどをはじめ、リチウム,ベリリウム,マグネシウム,カルシウムなどの軽金属の例えばLiNbO3などの形態の酸化物であってもよい。また、絶縁層102は、LiCaAlF6,LiSrAlF6,LiYF4,LiLuF4,KMgF3などのフッ化物、あるいは、スカンジウム,チタン,ストロンチウム,イットリウム,ジルコニウム,ハフニウム,タンタル,及びランタン系列を含む遷移金属の酸化物及び窒化物で合ってもよい。また、絶縁層102は、以上の元素を含むシリケート(金属、シリコン、酸素の三元化合物)、及びこれらの元素を含むアルミネート(金属、アルミニウム、酸素の三元化合物)、さらに、以上の元素を2以上含む酸化物及び窒化物などであってもよい。さらにまた、これらの絶縁膜からなる多層構造の絶縁層であってよい。

次に、図1に示した金属酸化物素子についてより詳細に説明する。例えば、下部電極層103は、膜厚10nmのTi膜と膜厚10nmの白金膜とから構成された積層膜であり、金属酸化物層104は、BiとTiと酸素からなる膜厚30nmの金属酸化物から構成された層であり、上部電極105は、Auから構成されたものである。なお、前述したように、基板及び絶縁層の構成は、これに限るものではなく、電気的に影響を及ぼさなければ他の材料も適当に選択できる。

以上で説明した、絶縁層102,下部電極層103,金属酸化物層104,及び上部電極105は、具体的な製法については後述するが、図2に示すようなECRスパッタ装置により金属ターゲットや金属ターゲットを、アルゴンガス、キセノンガス、酸素ガス、窒素ガスからなるECRプラズマをプラズマ源で発生させ、発生させたプラズマ中の粒子を用いてスパッタリングして形成すればよい。

ここで、ECRスパッタ装置について、図2の概略的な断面図を用いて説明する。図2に示すECRスパッタ装置は、先ず、処理室201とこれに連通するプラズマ生成室202とを備えている。処理室201は、図示していない真空排気装置に連通し、真空排気装置によりプラズマ生成室202とともに内部が真空排気される。

処理室201には、膜形成対象の基板101が固定される基板ホルダ204が設けられている。基板ホルダ204は、図示しない回転機構により所望の角度に傾斜し、かつ回転可能とされている。基板ホルダ204を傾斜して回転させることで、堆積させる材料による膜の面内均一性と段差被覆性とを向上させることが可能となる。また、処理室201内のプラズマ生成室202からのプラズマが導入される開口領域において、開口領域を取り巻くようにリング状のターゲット205が備えられている。

ターゲット205は、絶縁体からなる容器205a内に載置され、内側の面が処理室201内に露出している。また、ターゲット205には、マッチングユニット221を介して高周波電源222が接続され、例えば、13.56MHzの高周波が印加可能とされている。ターゲット205が導電性材料の場合、直流を印加するようにしても良い。なお、ターゲット205は、上面から見た状態で、円形状だけでなく、多角形状態であっても良い。

プラズマ生成室202は、真空導波管206に連通し、真空導波管206は、石英窓207を介して導波管208に接続されている。導波管208は、図示していないマイクロ波発生部に連通している。また、プラズマ生成室202の周囲及びプラズマ生成室202の上部には、磁気コイル(磁場形成手段)210が備えられている。これら、マイクロ波発生部、導波管208,石英窓207,真空導波管206により、マイクロ波供給手段が構成されている。なお、導波管208の途中に、モード変換器を設けるようにする構成もある。

図2のECRスパッタ装置の動作例について説明すると、先ず、処理室201及びプラズマ生成室202内を真空排気した後、不活性ガス導入部211より不活性ガスであるArガス又はXeガスを導入し、また、反応性ガス導入部212より反応性ガスを導入し、プラズマ生成室202内を例えば10-5〜10-4Pa程度の圧力にする。この状態で、磁気コイル210よりプラズマ生成室202内に0.0875T(テスラ)の磁場を発生させた後、導波管208,石英窓207,及び真空導波管206を介してプラズマ生成室202内に2.45GHzのマイクロ波を導入し、電子サイクロトロン共鳴(ECR)プラズマを発生させる。なお、1T=10000ガウスである。

ECRプラズマは、磁気コイル210からの発散磁場により、基板ホルダ204の方向にプラズマ流を形成する。生成されたECRプラズマのうち、電子は磁気コイル210で形成される発散磁場によりターゲット205の中を貫通して基板101の側に引き出され、基板101の表面に照射される。このとき同時に、ECRプラズマ中のプラスイオンが、電子による負電荷を中和するように、すなわち、電界を弱めるように基板101側に引き出され、成膜している層の表面に照射される。このように各粒子が照射される間に、プラスイオンの一部は電子と結合して中性粒子となる。

なお、図2の薄膜形成装置では、図示していないマイクロ波発生部より供給されたマイクロ波電力を、導波管208において一旦分岐し、プラズマ生成室202上部の真空導波管206に、プラズマ生成室202の側方から石英窓207を介して結合させている。このようにすることで、石英窓207に対するターゲット205からの飛散粒子の付着が、防げるようになり、ランニングタイムを大幅に改善できるようになる。また、処理対象の基板とターゲット205との間にシャッターなどを設け、基板に対する原料の到達を制御してもよい。

次に、図1に示した金属酸化物素子の製造方法例について、図3を用いて説明する。先ず、図3(a)に示すように、主表面が面方位(100)で抵抗率が1〜2Ω−cmのp型のシリコンよりなる基板101を用意し、基板101の表面を硫酸と過酸化水素水の混合液、及び純水と希フッ化水素水の混合液により洗浄し、この後で乾燥させる。

次いで、図3(b)に示すように、洗浄・乾燥した基板101の上に、絶縁層102が形成された状態とする。絶縁層102の形成では、上述したECRスパッタ装置を用い、処理室201内の基板ホルダ204に基板101を固定し、ターゲット205として純シリコン(Si)を用い、プラズマガスとしてアルゴン(Ar)と酸素ガスを用いたECRスパッタ法により、基板101の上に、表面を覆う程度にSi−O分子によるメタルモード膜の絶縁層102を形成する。

図2に示すECRスパッタ法において、先ず、プラズマ生成室202の内部を10-4〜10-5Pa台の高真空状態に真空排気した後、プラズマ生成室202内に、不活性ガス導入部211より、例えば希ガス(不活性ガス)であるArガスを流量20sccm程度導入し、例えば反応性ガスである酸素ガスを5sccm程度導入し、プラズマ生成室202内の圧力を例えば10-2〜10-3Pa台に設定する。なお、sccmは流量の単位であり、0℃で1気圧の流体が1分間に1cm3流れることを示す。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば28Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。これにより、プラズマ生成室202内の磁束密度を87.5mT(テスラ)程度の磁場状態とする。

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208,石英窓207、真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202内にArのプラズマが生成された状態とする。

上述したことにより生成されたECRプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Si粒子がターゲット205より飛び出す。

この状態とされた後、ターゲット205と基板101との間の図示しないシャッターを開放すると、ターゲット205より飛び出したSi粒子は、プラズマ生成室202より放出されたプラズマ、及び、反応性ガス導入部212より導入されてプラズマにより活性化された酸素ガスとともに基板101の表面に到達し、活性化された酸素により酸化され二酸化シリコンとなる。

以上のことにより、基板101の上に二酸化シリコン膜からなる例えば100nm程度の膜厚に形成する(図3(a))。所定の膜厚まで形成した後、前述したシャッターを閉じた状態としてスパッタされた原料が基板101に到達しないようにすることで、成膜を停止する。この後、マイクロ波電力の供給を停止することなどによりプラズマ照射を停止し、各ガスの供給を停止し、基板101温度を所定の値までに低下させ、処理室201の内部より絶縁層102が形成された基板101を搬出する。

なお、絶縁層102は、この後に形成する下部電極層103に電圧を印加した時に基板101に電圧が洩れて、所望の電気的特性に影響することがないように絶縁を図るものである。従って、絶縁層102は、絶縁性が持てれば酸化シリコン以外の他の絶縁材料から構成しても良く、また、絶縁層102の膜厚は100nmに限らず、これより薄くても良く厚くても良い。また、上述したECRスパッタによる絶縁層102の形成において、基板101に対して加熱をしていないが、基板101を加熱しながら膜の形成を行っても良い。さらに、シリコン基板101の表面を熱酸化法により酸化することで形成した酸化シリコン膜を絶縁層102として用いるようにしても良い。

以上のようにして絶縁層102を形成した後、基板101を装置内より大気中に搬出し、次いで、ターゲット205として純Ti及び純白金(Pt)を用い、図3(c)に示すように、下部電極層103を形成する。先ず、Ti膜に形成について説明すると、図2同様のECRスパッタ装置の基板101ホルダに、基板101を固定する。引き続いて、プラズマガスとしてキセノン(Xe)、反応性ガスとして窒素(N2)を用いたECRスパッタ法により、絶縁層102の上に、表面を覆う程度にルテニウムと窒素からなる導電薄膜を形成することで、下部電極層103の下層を構成するTi膜が形成された状態とする。

Ti膜の形成について詳述すると、純Tiからなるターゲット205を用いた図2に示すECRスパッタ法において、先ず、プラズマ生成室202内を10-4〜10-5Pa台の高真空状態に真空排気した後、基板101を例えば400℃程度に加熱し、プラズマ生成室202内に、不活性ガス導入部211より、例えば流量10sccmで希ガスであるXeガスを導入し、プラズマ生成室202内の圧力を例えば10-1〜10-2Pa台に設定する。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば26Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば800W)を供給し、これを導波管208,石英窓207,真空導波管206を介してプラズマ生成室202内に導入し、上記マイクロ波の導入により、プラズマ生成室202にXeからなるECRプラズマが生成した状態とする。

この生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室側に放出される。また、プラズマ生成室202の出口に配置されたTiよりなるターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にXe粒子が衝突してスパッタリング現象を起こし、Ti粒子がターゲット205より飛び出す。ターゲット205より飛び出したTi粒子は、絶縁層102の表面に到達してTi膜が堆積する。以上のことにより、絶縁層102の上に例えば10nm程度の膜厚のTi膜が形成された状態が得られる。なお、Ti膜の膜厚は、10nmに限るものではなく、これより厚くても薄くてもよい。

以上のようにして所望の膜厚のTi膜を形成した後、基板101を装置内より大気中に搬出する。次いで、ターゲット205として純Ptを用いた図2同様のECRスパッタ装置の基板101ホルダに、基板101を固定する。引き続いて、プラズマガスとしてXeを用いたECRスパッタ法により、既に形成されているTi膜の表面を覆う程度に白金膜を形成することで、下部電極層103が形成された状態とする。

Pt膜の形成について詳述すると、純Ptからなるターゲット205を用いた図2に示すECRスパッタ法において、先ず、プラズマ生成室202内を10-4〜10-5Pa台の高真空状態に真空排気した後、基板101を例えば400℃程度に加熱し、プラズマ生成室202内に、不活性ガス導入部211より、例えば流量10sccmで希ガスであるXeガスを導入し、プラズマ生成室202内の圧力を例えば10-1〜10-2Pa台に設定する。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば26Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば800W)を供給し、これを導波管208,石英窓207,真空導波管206を介してプラズマ生成室202内に導入し、上記マイクロ波の導入により、プラズマ生成室202にXeからなるECRプラズマが生成した状態とする。

この生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室側に放出される。また、プラズマ生成室202の出口に配置されたPtよりなるターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にXe粒子が衝突してスパッタリング現象を起こし、Pt粒子がターゲット205より飛び出す。ターゲット205より飛び出したPt粒子は、既に形成されているTi膜の表面に到達してPt膜が堆積する。以上のことにより、Ti膜の上に例えば10nm程度の膜厚のPt膜が形成された状態が得られる。これらの結果、図3(c)に示すように、膜厚20nmの下部電極層103が形成された状態が得られる。なお、Pt膜の膜厚も、10nmに限るものではなく、これより厚くても薄くてもよい。

以上のようにして所望の膜厚に下部電極層103を堆積した後、シャッターを閉じることなどにより成膜を停止し、マイクロ波電力の供給を停止してプラズマ照射を停止することなどの終了処理をすれば、基板101が搬出可能となる。

以上のようにして下部電極層103を形成した後、基板101を装置内より大気中に搬出する。次いで、ターゲット205としてBiとTiの割合が4:3の焼結体(Bi−Ti−O)を用いた図2同様のECRスパッタ装置の基板101ホルダに、基板101を固定する。引き続いて、図3(d)に示すように、プラズマガスとしてArと酸素(O2)を用いたECRスパッタ法により、表面を覆う程度に金属酸化物層104が形成された状態とする。

金属酸化物層104の形成について詳述すると、Bi−Ti−Oからなるターゲット205を用いた図2に示すECRスパッタ装置において、先ず、プラズマ生成室202内を10-4〜10-5Pa台の高真空状態に真空排気した後、次いで、基板101が30℃〜700℃にされた状態とし、プラズマ生成室202内に、不活性ガス導入部211より、例えばArガスを流量20sccm導入し、プラズマ生成室202内の圧力を例えば10-2〜10-3Pa台に設定する。また、プラズマ生成室202内には、磁気コイル210にコイル電流を例えば27Aで供給することで電子サイクロトロン共鳴条件の磁場を与える。

加えて、図示していないマイクロ波発生部より、例えば2.45GHzのマイクロ波(例えば500W)を供給し、これを導波管208,石英窓207,真空導波管206を介してプラズマ生成室202内に導入し、このマイクロ波の導入により、プラズマ生成室202にプラズマが生成された状態とする。

この生成されたプラズマは、磁気コイル210の発散磁場によりプラズマ生成室202より処理室201の側に放出される。また、プラズマ生成室202の出口に配置されたターゲット205に、高周波電源222より高周波電力(例えば500W)を供給する。このことにより、ターゲット205にAr粒子が衝突してスパッタリング現象を起こし、Bi粒子とTi粒子がターゲット205より飛び出す。

ターゲット205より飛び出したBi粒子とTi粒子は、プラズマ生成室202より放出されたプラズマ、及び、反応性ガス導入部212より導入されてプラズマにより活性化した酸素ガスとともに、下部電極層103の表面に到達し、活性化された酸素により酸化される。酸素ガスは、反応性ガス導入部212より、例えば1sccm程度で導入されていればよい。ターゲット205は焼結体であり、酸素が含まれるが、酸素を供給することにより堆積している膜中の酸素不足を防ぐことができる。

以上に説明したECRスパッタ法による膜の形成で、例えば、膜厚30nm程度の金属酸化物層104が形成された状態が得られる(図3(d))。この後、前述と同様にすることで終了処理をし、基板101が搬出可能な状態とする。

次いで、図3(e)に示すように、金属酸化物層104の上に所定の面積のAuからなる上部電極105が形成された状態とすることで、下部電極層103の形成された金属酸化物層104を用いた金属酸化物素子が得られる。例えば、よく知られたフォトリソグラフィ技術とエッチング技術とによりパターニングでAu膜を加工することで、所定の面積の上部電極105が形成可能である。なお、上部電極105は、例えば金、ルテニウム、白金、窒化チタンなどの他の金属材料や導電性材料を用いるようにしても良い。

次に、上述したようにECRスパッタ法により形成される金属酸化物層104について、より詳細に説明する。発明者らは、ECRスパッタ法を用いたBiとTiと酸素からなる金属酸化物層の形成について注意深く観察を繰り返すことで、温度によって形成される金属酸化物層の膜特性が制御できることを見い出した。なお、このスパッタ成膜では、BiとTiが4:3の組成を持つように形成された酸化物焼結体ターゲットを用いている。

図4に示す特性は、上記スパッタ成膜における基板温度に対する成膜速度と屈折率の変化を示したものである。図4には、前述したECRスパッタ法による金属酸化物層104の形成時と同じガス条件で成膜した場合が示してある。図4に示すように、成膜速度と屈折率が、温度とともに変化することがわかる。

先ず、屈折率に注目すると、約250℃程度までの低温領域では、屈折率は約2と小さくアモルファス的な特性を示している。300℃〜600℃での中間領域では、屈折率は約2.6と論文などで報告されているバルクに近い値となり、Bi4Ti312の結晶化が進んでいることがわかる。これらの数値に関しては、例えば、山口らのジャパニーズ・ジャーナル・アプライド・フィジクス、第37号、5166頁、1998年、(Jpn.J.Appl.Phys.,37,5166(1998).)などを参考にしていただきたい。

しかし、約600℃を超える温度領域では、屈折率が大きくなり、表面モフォロジ(表面凹凸)が大きくなってしまい、結晶性が変化しているものと思われる。この温度はBi4Ti312のキュリー温度である675℃よりも低いが、成膜している基板表面にECRプラズマが照射されることでエネルギーが供給され、基板表面の温度が上昇して酸素欠損などの結晶性が悪化しているとすれば、上述した結果に矛盾はないものと考える。

成膜速度の温度依存性についてみると、約180℃までは、温度とともに成膜速度が上昇する。しかし、約180℃から300℃の領域で、急激に成膜速度が低下する。約300℃に達すると成膜速度は600℃まで一定となる。この時の各酸素領域における成膜速度は、酸素領域Cが約3nm/minであった。

次に、X線回折により、各温度領域で形成された膜の結晶性の解析を行った。室温約30℃から180℃までの低温領域においては、アモルファス(非晶質)であることが確認された。また、180℃から300℃の温度領域では、微結晶より構成されていることが確認された。また、300℃以上の温度領域では、(117)方向に配向した膜であることがわかった。

300℃以上の温度領域における金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察すると、図5の構成図及び図6の顕微鏡写真に示すような結果を得た。膜の形成では、420℃の成膜温度で、Si基板501の上に直接BiとTiと酸素からなる金属酸化物を堆積した。

図5及び図6に示す結果から、形成された金属酸化物層504は、Bi4Ti312の化学量論的組成に比較して過剰なTiを含む基部層の中に、Bi4Ti312の化学量論的組成の3nm〜15nm程度の複数の微結晶粒から成り立っていることがわかった。微結晶粒への電子線回折により、微結晶粒はBi4Ti312の(117)面を持つことが確認された。なお、金属酸化物層504が、図1に示す素子の金属酸化物層104に対応する。言い換えると、金属酸化物層104も、Bi4Ti312の化学量論的組成に比較して過剰なTiを含む基部層の中に、Bi4Ti312の化学量論的組成の3nm〜15nm程度の複数の微結晶粒から構成されている。

しかし、図6の写真を詳細に観察することで、金属酸化物層504とシリコン基板501と界面には、シリコン基板501が酸化されて形成された界面酸化層502と、BiとTiがシリコンと反応して形成された界面反応層503が存在することがわかった。

そこで、発明者らは、界面酸化層及び界面反応層が形成されないほどの十分低い温度領域での金属酸化物層の成膜について検討した。具体的には、図4に示した30℃から180℃の低温領域、つまり、屈折率は約2.0〜2.1で、成膜速度が温度上昇により大きくなる領域である。ただし、基板温度が30℃の場合、つまり、基板加熱を行わない場合、成膜される基板表面の実際の温度は、エネルギーを持ったECRプラズマが照射するため、約100℃まで上昇することが確認されている。しかし、基板温度を100℃〜150℃とした場合は、基板加熱する温度とプラズマにより加熱される温度が同程度となり、温度コントローラーの制御により基板加熱が抑制され、基板表面の温度は、約130℃〜180℃程度となる。

この低温領域において、ECRスパッタ法を用いてBiとTiと酸素からなる金属酸化物層をシリコン基板上に形成した。この時の透過型電子顕微鏡の断面観察したものを図7の顕微鏡写真に示す。具体的には、基板加熱は行わず、上記に示したECRスパッタ法を用いた金属酸化物層のガス条件を用いて成膜した。図7に示すように、基板加熱を行わずに堆積したにも拘わらず、形成された金属酸化物層の中に3nm〜5nmの微粒子が存在していることがわかる。

上記微粒子とこの周辺部分について、電子線を照射して照射箇所から発生した特性X線を、直接半導体検出器で検出し、電気信号に変えて分析する手法により組成を分析した結果、基部層(微粒子ではないところ)は、Bi4Ti312の化学量論的組成よりもTiが過剰に含まれていること、微粒子は、基部層よりもBiが多く含まれており、Bi4Ti312の化学量論的組成に近いことがわかった。測定した微粒子は、3nm〜5nmと極めて小さいために電子線回折での正確な組成を同定するのは難しいが、300℃以上の高温領域において観測された基部層及び微結晶と同様の構造が確認できた。

前述に図4を用いて説明したように、XRDの結果から、低温で成膜したものについては、アモルファス(非結晶)状態であることが確認されている。このような、低温成膜で微結晶が確認されることは今までになく、10〜30eV程度の適度なエネルギーを持つECRスパッタ法により成膜したために観測されたと考えている。BiとTiと酸素からなる金属酸化物層を30℃〜180℃の低温領域でシリコン基板の上に成膜した場合、図5及び図6に見られたような、界面酸化層502と界面反応層503は観測されない。このように低温で成膜した場合、図8の模式的な断面図に示すように、シリコン801と形成された金属酸化物層804との界面は、良好な状態であった。

さらに、発明者らは、上述したような低温領域で成膜したBiとTiと酸素からなる金属酸化物層を用いた図1に示すような素子の電気的特性を詳細に調べることによって、新しい現象が現れることを発見した。言い換えると、前述したような低温のスパッタ法により形成され、Bi4Ti312の化学量論的組成に比較して過剰なTiを含む基部層の中に、Bi4Ti312の化学量論的組成の3nm〜15nm程度の複数の微結晶粒から構成された金属酸化物層を用いた素子(金属酸化物素子)によれば、以降に説明するように、2つの状態が保持される機能素子が実現できることが判明した。

図1に示す金属酸化物素子の特性について説明する。下部電極層103と上部電極105との間に、適度な電圧を印加することで調査されたものである。下部電極層103と上部電極105との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図9に示す結果が得られた。図9において、横軸に上部電極105に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。

以下、図9を用いて図1に示す金属酸化物素子の特性について説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。

先ず、上部電極105に正の電圧を印加すると、図9中の(1)に示すように、0〜1.7Vでは、+0.3Vに対し10-6Aと電流は少なく高抵抗状態である。しかし、(2)に示すように、1.7Vを超えると急に正電流が流れ低抵抗状態となる。(2)に示すように急に正電流が流れないように、0〜1.7Vの電圧を印加している場合は、(1)に示すように高抵抗状態を維持する。

(2)示すように低抵抗状態となった後に、再び上部電極105に正電圧を印加すると、(3)に示すように0.1V程度で1×10-4A程度の正電流が流れる。さらに続いて、上部電極105に負電圧を印加すると、やはり(4)に示すように−0.5V程度で1×10-3A程度の電流が流れ、低抵抗状態であることがわかる。しかし、上部電極105に−0.7Vを超える負電圧を印加すると、(5)に示すように急激に電流が流れなくなり、高抵抗状態と遷移する。

この後、(6)に示すように、負電圧を印加しても−0.5Vで3×10-6A程度の高抵抗状態を維持する。さらに続いて、上部電極105に正電圧を印加すると、(1)に示すように+1.7V程度までは高抵抗状態であるが、+1.7Vを超える正電流によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測できる。

ここで注目すべきは、ECRスパッタ法を用いて室温で成膜した金属酸化物層104において、抵抗スイッチ現象が発現したことである。上述したような30〜180℃の低温における成膜で、抵抗スイッチ現象が発現する金属酸化物層104が形成可能であるということが、素子の低温プロセス化にとって効果が大きいということである。

このように低温で形成可能であるため、例えば、次に示すように温度耐性が低いプラスチック基板などの上にも抵抗スイッチ現象を発現する金属酸化物層を形成でき、素子の適用範囲が大きく広げられる。例えば、図10に示す金属酸化物素子が実現可能である。図10に示す金属酸化物素子は、プラスチックよりなる基板1101の上に、室温成膜でルテニウムを10nm堆積して形成した下部電極層103と、室温成膜でBiとTiと酸素からなる金属酸化物を30nm堆積して形成した金属酸化物層104と、金を堆積して形成した上部電極105とを備えるものである。

以下、図10に示す素子において、下部電極層103と上部電極105との間に適度な電圧を印加することで調査した測定結果を示す。下部電極層103と上部電極105との間に電源により電圧を印加し、電圧を印加したときの電流を電流計により観測すると、図11に示す結果が得られた。図11では、横軸に上部電極105に印加した電圧値を取り、縦軸に電流値の絶対値を対数表示してある。ただし、図11では、図9に示す場合とは異なり、下部電極層103に電圧を印加した。このため横軸の符号は逆となっている。

図9は、上部電極105から電圧を印加したときの測定結果であり、図11は、下部電極層103から電圧を印加したときの測定結果である。このため、実効的な素子特性は、対象になっている。具体的には、「(2)急激な電流の流れ」に着目すれば、図9では、正電圧側で発現しているが、以下に説明するように、図11では、負電圧側で発現している。このように、横軸の実効的な符号は、図9と図11とで逆になっている。

以下、図11を用いて図10に示す素子の特性を説明するが、ここで説明する電圧値や電流値は、実際の素子で観測されたものを例として使用している。従って、本現象は、以下に示す数値に限るものではない。実際に素子に用いる膜の材料や膜厚、その他の条件により、他の数値が観測されることがある。

先ず、下部電極に負の電圧を印加すると、図11中の(1)に示すように、0〜−1.9Vでは、−0.5 Vに対し10-7Aと電流は少なく高抵抗状態である。しかし、(2)に示すように、−1.9 Vを超えると急に負電流が流れ低抵抗状態となる。(2)に示すように急に負電流が流れないように、0〜−1.9 Vの電圧を印加している場合は、(1)に示すように高抵抗状態を維持する。

(2)に示すように低抵抗状態となった後に、再び下部電極層103に負電圧を印加すると、(3)に示すように−0.5V程度で10-5A程度の負電流が流れる。さらに続いて、下部電極層103に正電圧を印加すると、やはり(4)で示すように+0.5V程度で10-4A程度の電流が流れ、低抵抗状態であることがわかる。しかし、下部電極層103に+0.9Vを超える正電圧を印加すると、(5)に示すように緩やかに電流が流れなくなり、高抵抗状態と遷移する。

この後、(6)に示すように、正電圧を印加しても+0.5Vで10-7A程度の高抵抗状態を維持する。さらに続いて、下部電極層103に負電圧を印加すると、(1)に示すように、−1.9V程度までは高抵抗状態であるが、−1.9Vを超える負電流によって、低抵抗状態と遷移する。以下、高抵抗状態と低抵抗状態が可逆的にスイッチする現象が安定に観測できる。

ところで、上述した例では、シリコンからなる基板101上の絶縁層102,下部電極層103,金属酸化物層104を,各々ECRスパッタ法で形成するようにした。しかしながら、これらの各層を形成する方法は、ECRスパッタ法に限定するものではない。例えば、基板101上の絶縁層102は、前述したように熱酸化法により形成してもよく、また、化学気相法(CVD法)、ALD法、従来のスパッタ法、MOCVD法などで形成しても良い。また、下部電極層103も、CVD法、MBE法、IBD法、従来スパッタ法、PDL法などの他の方法で形成しても良い。また、CER特性を示す金属酸化物層104も、MOD法や従来スパッタ法、PLD法などの他の方法で形成しても良い。ただし、ECRスパッタ法を用いることで、平坦で良好な絶縁層,電極,金属酸化物層が容易に得られる。

また、図3を用いた製造方法の説明では、各層を形成した後、一旦大気に取り出していたが、各々のECRスパッタを実現する処理室を、連続的な処理により真空搬送室でつなげてもよい。これらのことにより、処理対象の基板101を真空中で搬送できるようになり、水分などの外乱の影響を受けづらくなり、膜質と界面の特性の向上につながる。

また、特開2003−077911号公報に示されているように、各層を形成した後、形成した層の表面にECRプラズマを照射し、特性を改善するようにしても良い。また、各層を形成した後に、特開2004−273730号公報に示されているように、適当なガス雰囲気でアニールし、形成した層の特性を改善してもよい。なお、発明者らの実験の結果、金属酸化物層104の厚さが10〜100nmであれば、図1に示す素子における2つの状態が保持される機能(メモリの動作)が確認された。また、図1に示す素子の上記機能の最も良好な状態は、金属酸化物層104の厚さを20nmとした時に得られた

また、上述では、シリコンという半導体の基板101を用いた結果について示したが、図12に示すように、ガラス,石英,及びサファイア(酸化アルミニウムの結晶)などの絶縁性を有する絶縁基板1201を用いても良い。絶縁基板1201の上に、下部電極層103,金属酸化物層104,及び上部電極105を形成すればよい。この場合、図12に示すように、絶縁基板1201に穴を開けてプラグ1206を設け、絶縁基板1201の裏面よりプラグ1206を介し、下部電極層103と電気的コンタクトを取ればよい。この構造にすることによって、加工しやすいガラス基板上などへの適用が可能となる。

さらに、図13(a)に示すように、金属などの導電性を有する導電基板1301に接触して絶縁層1302を形成して基体として用い、この上に、絶縁層102,下部電極層103,金属酸化物層104,及び上部電極105を形成してもよい。また、図13(b)に示すように、導電基板1301の上に、直接、下部電極層103が形成されているようにしてもよい。

本発明の実施の形態に係る金属酸化物素子の構成例を模式的に示す断面図である。 ECRスパッタ装置の構成例を示す構成図である。 図1に示す金属酸化物素子の製造方法例を説明するための工程図である。 スパッタ成膜における基板温度に対する金属酸化物層の成膜速度と屈折率の変化を示したものである。 300℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を模式的に示す構成図である。 300℃以上の温度領域で形成した金属酸化物層の状態について、透過型電子顕微鏡により断面形状を観察した結果を示す顕微鏡写真である。 180℃以下の低温領域において、ECRスパッタ法を用いてシリコン基板の上に形成したBiとTiと酸素からなる金属酸化物層の透過型電子顕微鏡による断面観察で得られた顕微鏡写真である。 図7に示す顕微鏡写真の状態を説明するための構成図である。 図1に示す素子の下部電極層103と上部電極105との間に電圧を印加したときの電流を電流計により観測した結果を示す特性図である。 本発明の実施の形態に係る他の金属酸化物素子の構成例を模式的に示す断面図である。 図10に示す素子の下部電極層103と上部電極105との間に電圧を印加したときの電流を電流計により観測した結果を示す特性図である。 本発明の実施の形態に係る他の金属酸化物素子の構成例を模式的に示す断面図である。 本発明の実施の形態に係る他の金属酸化物素子の構成例を模式的に示す断面図である。 スタック型FeRAMの構成例を示す構成図である。

符号の説明

101…基板、102…絶縁層、103…下部電極層(第1電極)、104…金属酸化物層、105…上部電極(第2電極)。

Claims (10)

  1. 基板の上に形成された第1電極と、
    この第1電極の上に形成された金属酸化物層と、
    この金属酸化物層の上に形成された第2電極と
    を少なくとも備え、
    前記金属酸化物層は、少なくとも第1金属,及び酸素から構成された基部層と、前記第1金属,第2金属,及び酸素から構成されて前記基部層の中に分散された複数の微粒子と
    から構成されていることを特徴とする金属酸化物素子。
  2. 請求項1記載の金属酸化物素子において、
    前記微粒子は非結晶である
    ことを特徴とする金属酸化物素子。
  3. 請求項1又は2記載の金属酸化物素子において、
    前記基部層は、前記第1金属,前記第2金属,及び酸素から構成され、化学量論的組成に比較して第2金属の組成比が小さい
    ことを特徴とする金属酸化物素子。
  4. 請求項1又は2記載の金属酸化物素子において、
    前記基部層は、前記第1金属,前記第2金属,及び酸素から構成されて非結晶である
    ことを特徴とする金属酸化物素子。
  5. 請求項1〜4のいずれか1項に記載の金属酸化物素子において、
    前記金属酸化物層は、
    第1電圧値以上の電圧印加により第1抵抗値を持つ第1状態となり、
    前記第1電圧とは極性の異なる第2電圧値以下の電圧印加により前記第1抵抗値より高い第2抵抗値を持つ第2状態となる
    ことを特徴とする金属酸化物素子。
  6. 請求項1〜5のいずれか1項に記載の金属酸化物素子において、
    前記金属酸化物層は、スパッタ法により30℃以上180℃未満で形成されたものである
    ことを特徴とする金属酸化物素子。
  7. 請求項1〜6のいずれか1項に記載の金属酸化物素子において、
    前記基板は、プラスチックを含む有機材料から構成されたものである
    ことを特徴とする金属酸化物素子。
  8. 請求項1〜7のいずれか1項に記載の金属酸化物素子において、
    前記第1金属はチタンであり、前記第2金属はビスマスであり、前記基部層は、化学量論的組成に比較して過剰なチタンを含む層からなる非晶質状態である
    ことを特徴とする金属酸化物素子。
  9. 基板の上に第1電極を形成する第1工程と、
    所定の組成比で供給された不活性ガスと酸素ガスとからなるプラズマを生成し、少なくとも第1金属及び第2金属から構成されたターゲットに負のバイアスを印加して前記プラズマより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こし、前記ターゲットを構成する材料を前記第1電極の上に堆積することで、
    少なくとも前記第1金属及び酸素から構成された基部層と前記第1金属,前記第2金属,及び酸素から構成された複数の微粒子とを備える金属酸化物層を前記第1電極の上に形成する第2工程と、
    前記金属酸化物層の上に第2電極を形成する第3工程と
    を備え、
    前記プラズマは、電子サイクロトロン共鳴により生成されて発散磁界により運動エネルギーが与えられた電子サイクロトロン共鳴プラズマであり、
    前記第2工程では、前記基板の温度を30〜180℃とする
    ことを特徴とする金属酸化物素子の製造方法。
  10. 請求項9記載の金属酸化物素子の製造方法において、
    前記第1金属はチタンであり、前記第2金属はビスマスである
    ことを特徴とする金属酸化物素子の製造方法。
JP2006162729A 2006-06-12 2006-06-12 金属酸化物素子及びその製造方法 Pending JP2007335472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006162729A JP2007335472A (ja) 2006-06-12 2006-06-12 金属酸化物素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006162729A JP2007335472A (ja) 2006-06-12 2006-06-12 金属酸化物素子及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007335472A true JP2007335472A (ja) 2007-12-27

Family

ID=38934689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006162729A Pending JP2007335472A (ja) 2006-06-12 2006-06-12 金属酸化物素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007335472A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012053646A (ja) * 2010-09-01 2012-03-15 Oike Ind Co Ltd 回路パターンを有する電極体およびその製造方法
US8680526B2 (en) 2009-04-08 2014-03-25 Fujifilm Corporation Electronic device, method of producing the same, and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation 2安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009218A1 (ja) * 2004-07-22 2006-01-26 Nippon Telegraph And Telephone Corporation 2安定抵抗値取得装置及びその製造方法並びに金属酸化物薄膜及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8680526B2 (en) 2009-04-08 2014-03-25 Fujifilm Corporation Electronic device, method of producing the same, and display device
JP2012053646A (ja) * 2010-09-01 2012-03-15 Oike Ind Co Ltd 回路パターンを有する電極体およびその製造方法

Similar Documents

Publication Publication Date Title
Tsuruoka et al. Effects of Moisture on the Switching Characteristics of Oxide‐Based, Gapless‐Type Atomic Switches
Müller et al. Ferroelectric hafnium oxide based materials and devices: Assessment of current status and future prospects
US7759724B2 (en) Memory cells having gate structure with multiple gates and multiple materials between the gates
US8168469B2 (en) Nonvolatile memory device made of resistance material and method of fabricating the same
US7166886B2 (en) DRAM cells with repressed floating gate memory, low tunnel barrier interpoly insulators
US5365094A (en) Semiconductor device including ferroelectric nonvolatile memory
CN1306599C (zh) 半导体装置及其制造方法
US7741669B2 (en) Nonvolatile memory cells employing a transition metal oxide layers as a data storage material layer and methods of manufacturing the same
KR101051704B1 (ko) 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP3570472B2 (ja) 高温電極バリアを備えるキャパシタおよびその製造方法並びにFeRAMおよびDRAM
TWI325166B (en) Programmable resistive ram and manufacturing method
US6541375B1 (en) DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention
US8258571B2 (en) MOS semiconductor memory device having charge storage region formed from stack of insulating films
Scott et al. Structure and device characteristics of SrBi 2 Ta 2 O 9-based nonvolatile random-access memories
Ezhilvalavan et al. Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs
US20090102598A1 (en) Semiconductor memory device with variable resistance element
CN1204625C (zh) 铁电电容器和半导体器件
CN101681911B (zh) 关联电子存储器
JP4815804B2 (ja) 記憶素子及び記憶装置
CN101057298B (zh) 存储元件和形成存储效应的方法
CN101589461B (zh) 用于电子装置的电子阻断层
US6815286B2 (en) Memory device
US7456468B2 (en) Semiconductor device including high-k insulating layer and method of manufacturing the same
JP2006060232A (ja) 不揮発性メモリ素子及びその製造方法
KR100892967B1 (ko) 쌍안정 저항값 취득장치 및 그 제조방법과 금속 산화물박막 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308