JP2000236100A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP2000236100A JP2000236100A JP11038225A JP3822599A JP2000236100A JP 2000236100 A JP2000236100 A JP 2000236100A JP 11038225 A JP11038225 A JP 11038225A JP 3822599 A JP3822599 A JP 3822599A JP 2000236100 A JP2000236100 A JP 2000236100A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor
- current density
- diode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/52—Structure characterized by the electrode material, shape, etc.
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 強誘電体薄膜を設けずに、電極金属と
半導体の単純な構成により、スイッチング及びメモリ機
能を備えたショットキーダイオードを実現する。 【解決手段】 キャリアをドープして半導体化した誘
電体の一方の面に、ショットキー接続を構成する金属電
極Aを形成するとともに、他方の面に、オーミック接続
を構成する金属電極Bを形成し、両電極Ａ，Ｂ間に、基
準となる動作電圧がバイアスされている状態から、ショ
ットキー接続の順方向のパルス電圧をかけた後、及び逆
方向のパルス電圧をかけた後の上記動作電圧におけるそ
れぞれの電流密度は互いに相違するヒステリシス特性有
し、これを利用してスイッチング素子又はメモリ素子と
して利用する。
半導体の単純な構成により、スイッチング及びメモリ機
能を備えたショットキーダイオードを実現する。 【解決手段】 キャリアをドープして半導体化した誘
電体の一方の面に、ショットキー接続を構成する金属電
極Aを形成するとともに、他方の面に、オーミック接続
を構成する金属電極Bを形成し、両電極Ａ，Ｂ間に、基
準となる動作電圧がバイアスされている状態から、ショ
ットキー接続の順方向のパルス電圧をかけた後、及び逆
方向のパルス電圧をかけた後の上記動作電圧におけるそ
れぞれの電流密度は互いに相違するヒステリシス特性有
し、これを利用してスイッチング素子又はメモリ素子と
して利用する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子に関し、
更に詳しくは酸化物半導体を用いた半導体素子であっ
て、スイッチング機能及びメモリ機能を備え、スイッチ
ング素子及びメモリ素子のいずれにも利用できるショッ
トキーダイオードに関するものである。
更に詳しくは酸化物半導体を用いた半導体素子であっ
て、スイッチング機能及びメモリ機能を備え、スイッチ
ング素子及びメモリ素子のいずれにも利用できるショッ
トキーダイオードに関するものである。
【０００２】
【従来の技術】従来のショットキーダイオードは、ヒス
テリシス特性がなく、通常メモリとして使用することは
なかった。そして、ショットキーダイオードメモリを実
現するものとして、半導体とショットキー接続側の電極
との間にリーク電流が流れる程度に薄いＰＺＴ（チタン
酸ジルコン酸鉛）等の強誘電体を挟み、その残留分極を
利用するものがすでに報告されている。
テリシス特性がなく、通常メモリとして使用することは
なかった。そして、ショットキーダイオードメモリを実
現するものとして、半導体とショットキー接続側の電極
との間にリーク電流が流れる程度に薄いＰＺＴ（チタン
酸ジルコン酸鉛）等の強誘電体を挟み、その残留分極を
利用するものがすでに報告されている。
【０００３】
【発明が解決しようとする課題】しかしながら、この報
告されているショットキーダイオードメモリは、強誘電
体の薄膜を成膜する工程が必要であり、しかもこの薄膜
の抵抗が大きいことから残留分極を発生させるためには
高電圧をかける必要があり、疲労耐性等の問題点があ
る。
告されているショットキーダイオードメモリは、強誘電
体の薄膜を成膜する工程が必要であり、しかもこの薄膜
の抵抗が大きいことから残留分極を発生させるためには
高電圧をかける必要があり、疲労耐性等の問題点があ
る。
【０００４】本発明は、上記従来の問題点を解決するこ
とを目的として、上記従来のショットキーダイオードメ
モリのように、強誘電体薄膜を設ける必要がなく、電極
金属と半導体のみによるきわめて単純な構成により、ス
イッチング及びメモリのいずれの機能をも備えたショッ
トキーダイオードを実現することを課題とする。
とを目的として、上記従来のショットキーダイオードメ
モリのように、強誘電体薄膜を設ける必要がなく、電極
金属と半導体のみによるきわめて単純な構成により、ス
イッチング及びメモリのいずれの機能をも備えたショッ
トキーダイオードを実現することを課題とする。
【０００５】
【課題を解決するための手段】本発明は、上記課題を解
決するために、半導体化した誘電体の一方の面に第１の
電極を形成するとともに、他方の面に第２の電極を形成
して成る半導体素子であって、上記半導体化した誘電体
は、誘電体材料にキャリアをドープして形成されたもの
であり、上記第１の電極は、ショットキー接続を構成す
る金属で形成されており、上記第２の電極は、オーミッ
ク接続を構成する金属で形成されており、上記第１及び
第２の電極の間に、基準となる動作電圧がバイアスされ
ている状態から、上記ショットキー接続の順方向のパル
ス電圧をかけた後、及び逆方向のパルス電圧をかけた後
の上記動作電圧におけるそれぞれの電流密度は互いに相
違するヒステリシス特性有することにより、スイッチン
グ素子又はメモリ素子そして利用可能であることを特徴
とする半導体素子を提供する。
決するために、半導体化した誘電体の一方の面に第１の
電極を形成するとともに、他方の面に第２の電極を形成
して成る半導体素子であって、上記半導体化した誘電体
は、誘電体材料にキャリアをドープして形成されたもの
であり、上記第１の電極は、ショットキー接続を構成す
る金属で形成されており、上記第２の電極は、オーミッ
ク接続を構成する金属で形成されており、上記第１及び
第２の電極の間に、基準となる動作電圧がバイアスされ
ている状態から、上記ショットキー接続の順方向のパル
ス電圧をかけた後、及び逆方向のパルス電圧をかけた後
の上記動作電圧におけるそれぞれの電流密度は互いに相
違するヒステリシス特性有することにより、スイッチン
グ素子又はメモリ素子そして利用可能であることを特徴
とする半導体素子を提供する。
【０００６】上記半導体素子は、第１の電極又は第２の
電極が、ＦＥＴのドレイン電極に接続されるようにして
利用されてもよい。
電極が、ＦＥＴのドレイン電極に接続されるようにして
利用されてもよい。
【０００７】上記誘電体材料としては、ＳｒＴｉＯ３等
がある。
がある。
【０００８】上記第１の電極の材料としては、Ａｇ、Ｎ
ｉ、Ｃｕ、Ａｕ、Ｐｔ、Ｇｅ、Ｗ等の金属がある。
ｉ、Ｃｕ、Ａｕ、Ｐｔ、Ｇｅ、Ｗ等の金属がある。
【０００９】上記第２の電極の材料としては、Ａｌ、Ｍ
ｇ、Ｎａ、Ｎｂ等の金属がある。
ｇ、Ｎａ、Ｎｂ等の金属がある。
【００１０】
【発明の実施の形態】本発明に係る半導体素子の実施の
形態を実施例に基づいて図面を参照して以下説明する。
図１は、本発明の半導体素子の基本構成を示す図であ
る。図1において、本発明に係る半導体素子は、半導体
化した誘電体を挟むように、その一方の面にショットキ
ー接続の電極Ａと他方の面にオーミック接続の電極Ｂの
２種類の電極を夫々付けて成るダイオードである。
形態を実施例に基づいて図面を参照して以下説明する。
図１は、本発明の半導体素子の基本構成を示す図であ
る。図1において、本発明に係る半導体素子は、半導体
化した誘電体を挟むように、その一方の面にショットキ
ー接続の電極Ａと他方の面にオーミック接続の電極Ｂの
２種類の電極を夫々付けて成るダイオードである。
【００１１】半導体化した誘電体は、誘電体材料である
ＳｒＴｉＯ３、ＫＴａＯ３等にキャリアをドープし半導
体化したものである。この半導体化した誘電体により、
本発明に係る半導体素子は、後述するように、スイッチ
ング機能が生じるとともに、メモリとしての機能も発揮
する。
ＳｒＴｉＯ３、ＫＴａＯ３等にキャリアをドープし半導
体化したものである。この半導体化した誘電体により、
本発明に係る半導体素子は、後述するように、スイッチ
ング機能が生じるとともに、メモリとしての機能も発揮
する。
【００１２】本発明に係る半導体素子の実施例であるダ
イオードは、次のようにして作製する。まず、半導体化
した誘電体については、ＳｒＴｉＯ３の原料にドーパン
トとしてＬａ炭酸化物をＬａの重量百分率が０．７５に
なるように加え、引き上げ法（ＣＺ法、チョクラルスキ
ー法）等により単結晶を育成する。作成した単結晶を
（１、０、０、）面を出して１ｍｍの厚さの板に切り出
し、表面を鏡面状に研磨する。
イオードは、次のようにして作製する。まず、半導体化
した誘電体については、ＳｒＴｉＯ３の原料にドーパン
トとしてＬａ炭酸化物をＬａの重量百分率が０．７５に
なるように加え、引き上げ法（ＣＺ法、チョクラルスキ
ー法）等により単結晶を育成する。作成した単結晶を
（１、０、０、）面を出して１ｍｍの厚さの板に切り出
し、表面を鏡面状に研磨する。
【００１３】次に、ＫＯＨ融解液、ＨＦ溶液等でエッチ
ングを行い、研磨等によって生じた結晶の欠陥等を取り
除く。最後に酸素中１１００℃で３０分のアニールを行
い、表面のクリーニングを行う。その後、鏡面研磨面に
ショットキー電極Ａとして、０．１５ｍｍφの大きさに
金を約３０００Å蒸着した。このショットキー電極Ａの
材料としては、金以外にも、Ａｇ、Ｎｉ、Ｃｕ、Ｐｔ、
Ｇｅ、Ｗ等の金属材料が利用可能である。
ングを行い、研磨等によって生じた結晶の欠陥等を取り
除く。最後に酸素中１１００℃で３０分のアニールを行
い、表面のクリーニングを行う。その後、鏡面研磨面に
ショットキー電極Ａとして、０．１５ｍｍφの大きさに
金を約３０００Å蒸着した。このショットキー電極Ａの
材料としては、金以外にも、Ａｇ、Ｎｉ、Ｃｕ、Ｐｔ、
Ｇｅ、Ｗ等の金属材料が利用可能である。
【００１４】次に、ＳｒＴｉＯ３板の金を蒸着した面の
対向面にオーミック電極となるアルミニウムを３０００
Å蒸着し、ダイオードを作製した。アルミニウムを蒸着
した上記対向面は特に処理を必要としない。このオーミ
ック電極の材料としては、Ａｌ以外にも、Ｍｇ、Ｎａ、
Ｎｂ等の材料が利用可能である。
対向面にオーミック電極となるアルミニウムを３０００
Å蒸着し、ダイオードを作製した。アルミニウムを蒸着
した上記対向面は特に処理を必要としない。このオーミ
ック電極の材料としては、Ａｌ以外にも、Ｍｇ、Ｎａ、
Ｎｂ等の材料が利用可能である。
【００１５】以上のような工程で作製された本実施例の
ダイオードの特性について説明する。図２は、本実施例
のダイオードの電流一電圧特性であり、図１において、
金属Ｂ（オーミック電極）側を基準として（接地し
て）、金属Ａ（ショットキー電極）側の電圧を変化させ
た場合の電流密度の変化を示している。金属Ａ側にプラ
スのバイアスをかけた状態がダイオードの順方向であ
る。
ダイオードの特性について説明する。図２は、本実施例
のダイオードの電流一電圧特性であり、図１において、
金属Ｂ（オーミック電極）側を基準として（接地し
て）、金属Ａ（ショットキー電極）側の電圧を変化させ
た場合の電流密度の変化を示している。金属Ａ側にプラ
スのバイアスをかけた状態がダイオードの順方向であ
る。
【００１６】順方向のバイアスの２．０Ｖ側から（図２
中右側から）バイアス電圧を挿引すると、０．５Ｖにお
いてダイオードに流れる電流密度は１０−３Ａ／ｃｍ２
である。そして、０Ｖ側（図２において左側）からバイ
アスを挿引すると０．５Ｖにおいてダイオードに流れる
電流密度は１０−６Ａ／ｃｍ２となり、上記１０−３Ａ
／ｃｍ２とはオーダーにして３桁の差がある。
中右側から）バイアス電圧を挿引すると、０．５Ｖにお
いてダイオードに流れる電流密度は１０−３Ａ／ｃｍ２
である。そして、０Ｖ側（図２において左側）からバイ
アスを挿引すると０．５Ｖにおいてダイオードに流れる
電流密度は１０−６Ａ／ｃｍ２となり、上記１０−３Ａ
／ｃｍ２とはオーダーにして３桁の差がある。
【００１７】ここで、金属Ｂにその動作電圧０．５Ｖの
バイアスをかけた状態において、即ち本実施例のダイオ
ードの動作電圧を０．５Ｖ（図２中の０．５Ｖ）とし、
金属Ａの電圧を変えた場合の本実施例のダイオードのス
イッチングの動作は次のとおりである。
バイアスをかけた状態において、即ち本実施例のダイオ
ードの動作電圧を０．５Ｖ（図２中の０．５Ｖ）とし、
金属Ａの電圧を変えた場合の本実施例のダイオードのス
イッチングの動作は次のとおりである。
【００１８】今、本実施例のダイオードに１．５Ｖ（図
２中の０．５Ｖの状態から＋方向へ１．５Ｖ）のパルス
を加える。この結果０．５Ｖにおける電流密度は１０
−３Ａ／ｃｍ２となる。この状態がスイッチング動作と
してはオン状態である。そして、ダイオードに−１．５
Ｖ（図２中−０．５Ｖから−方向へ１．５Ｖ）のパルス
を加える。この結果０．５Ｖにおける電流密度は１０
−３Ａ／ｃｍ２となる。この状態がスイッチング動作と
してはオフ状態である。
２中の０．５Ｖの状態から＋方向へ１．５Ｖ）のパルス
を加える。この結果０．５Ｖにおける電流密度は１０
−３Ａ／ｃｍ２となる。この状態がスイッチング動作と
してはオン状態である。そして、ダイオードに−１．５
Ｖ（図２中−０．５Ｖから−方向へ１．５Ｖ）のパルス
を加える。この結果０．５Ｖにおける電流密度は１０
−３Ａ／ｃｍ２となる。この状態がスイッチング動作と
してはオフ状態である。
【００１９】このように、図２において、ダイオードの
動作電圧を０．５Ｖに設定した状態で、電極Ａ、Ｂ間に
プラス又はマイナス方向のパルス電圧を加えることによ
りオン又はオフ動作させて、スイッチとしての機能を発
揮させることができる。
動作電圧を０．５Ｖに設定した状態で、電極Ａ、Ｂ間に
プラス又はマイナス方向のパルス電圧を加えることによ
りオン又はオフ動作させて、スイッチとしての機能を発
揮させることができる。
【００２０】又、上記のようにダイオードの動作電圧を
０．５Ｖに設定し、その電流密度は１０−６A／ｃｍ２
又は１０−３Ａ／ｃｍ２の状態で、プラス又はマイナス
方向のパルス電圧を加えることにより０．５Ｖにおける
電流密度は、１０−３A／ｃｍ２又は１０−６Ａ／ｃｍ
２となる。この電流密度の大小の相違を利用して、次に
説明するようにメモリとして活用することができる。
０．５Ｖに設定し、その電流密度は１０−６A／ｃｍ２
又は１０−３Ａ／ｃｍ２の状態で、プラス又はマイナス
方向のパルス電圧を加えることにより０．５Ｖにおける
電流密度は、１０−３A／ｃｍ２又は１０−６Ａ／ｃｍ
２となる。この電流密度の大小の相違を利用して、次に
説明するようにメモリとして活用することができる。
【００２１】メモリとして活用する場合は、例えば、ダ
イオードをＦＥＴ（電界効果型トランジスタ。ここで
は、選択トランジスタとして使用。）のソース電極に接
続した回路を構成しておく。そして、図２において、動
作電圧を０．５Ｖに設定し、その電流密度は１０−６A
／ｃｍ２又は１０−３Ａ／ｃｍ２の状態にしておく。そ
して、メモリの書き込みの際は、選択的にＦＥＴを閉じ
ダイオードにプラス又はマイナスのパルス電圧を印加す
ることにより、０．５Ｖに於ける電流密度を、１０−３
Ａ／ｃｍ２又は１０−６A／ｃｍ２の状態とする。
イオードをＦＥＴ（電界効果型トランジスタ。ここで
は、選択トランジスタとして使用。）のソース電極に接
続した回路を構成しておく。そして、図２において、動
作電圧を０．５Ｖに設定し、その電流密度は１０−６A
／ｃｍ２又は１０−３Ａ／ｃｍ２の状態にしておく。そ
して、メモリの書き込みの際は、選択的にＦＥＴを閉じ
ダイオードにプラス又はマイナスのパルス電圧を印加す
ることにより、０．５Ｖに於ける電流密度を、１０−３
Ａ／ｃｍ２又は１０−６A／ｃｍ２の状態とする。
【００２２】ＦＥＴを選択的に閉じない場合は電流密度
は変化しない。電流密度１０−６A／ｃｍ２及び１０
−３Ａ／ｃｍ２を夫々２値情報の“１”、“０”のいず
れかに対応しておけば、上記書き込みにより２値情報の
書き込みが行われることとなる。情報の読み出しの際
は、上記電流密度１０−６A／ｃｍ２又は１０−３Ａ／
ｃｍ２を検出して、これに対応する上記２値情報が読み
出される。
は変化しない。電流密度１０−６A／ｃｍ２及び１０
−３Ａ／ｃｍ２を夫々２値情報の“１”、“０”のいず
れかに対応しておけば、上記書き込みにより２値情報の
書き込みが行われることとなる。情報の読み出しの際
は、上記電流密度１０−６A／ｃｍ２又は１０−３Ａ／
ｃｍ２を検出して、これに対応する上記２値情報が読み
出される。
【００２３】なお、以上とは逆に、その電流ー電圧特性
は図示はしないが、ダイオードの金属Ａを基準として、
金属Ｂの電圧を変化させてもよい。この場合は、ダイオ
ードの順方向は、金属Ｂにマイナスバイアスを印加した
場合である。この場合は、動作電圧は−０．５Ｖに設定
され、−１．５Ｖのパルスを加えた場合が電流密度１０
−３Ａ／ｃｍ２でオン状態に、＋１．５Ｖのパルスを加
えた場合が１０−６A／ｃｍ２でオフ状態になる。
は図示はしないが、ダイオードの金属Ａを基準として、
金属Ｂの電圧を変化させてもよい。この場合は、ダイオ
ードの順方向は、金属Ｂにマイナスバイアスを印加した
場合である。この場合は、動作電圧は−０．５Ｖに設定
され、−１．５Ｖのパルスを加えた場合が電流密度１０
−３Ａ／ｃｍ２でオン状態に、＋１．５Ｖのパルスを加
えた場合が１０−６A／ｃｍ２でオフ状態になる。
【００２４】以上本発明の実施の形態を実施例に基づい
て説明したが、このような実施例に限定されることな
く、特許請求の範囲に記載された技術的事項の範囲内
で、その他実施例がいろいろあることは言うまでもな
い。
て説明したが、このような実施例に限定されることな
く、特許請求の範囲に記載された技術的事項の範囲内
で、その他実施例がいろいろあることは言うまでもな
い。
【００２５】
【発明の効果】本発明では、キャリアをドープし半導体
化した誘電体材料をショットキーダイオードの半導体と
して用いたことで、所定の電圧で電流密度が大きく異な
るヒステリシスを持つ電流ー電圧特性が得られ、このヒ
ステリシス特性を利用することにより、単純なショット
キーダイオードの構成でもってスイッチング及びメモリ
機能を発揮させることができる。
化した誘電体材料をショットキーダイオードの半導体と
して用いたことで、所定の電圧で電流密度が大きく異な
るヒステリシスを持つ電流ー電圧特性が得られ、このヒ
ステリシス特性を利用することにより、単純なショット
キーダイオードの構成でもってスイッチング及びメモリ
機能を発揮させることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体素子の基本構成の断面概要
図である。
図である。
【図2】本発明に係る半導体素子であるダイオードの電
流一電圧特性の1例を示す図でである。
流一電圧特性の1例を示す図でである。
Claims (5)
- 【請求項1】 半導体化した誘電体の一方の面に第１
の電極を形成するとともに、他方の面に第２の電極を形
成して成る半導体素子であって、 上記半導体化した誘電体は、誘電体材料にキャリアをド
ープして形成されたものであり、 上記第１の電極は、ショットキー接続を構成する金属で
形成されており、 上記第２の電極は、オーミック接続を構成する金属で形
成されており、 上記第１及び第２の電極の間に、基準となる動作電圧が
バイアスされている状態から、上記ショットキー接続の
順方向のパルス電圧をかけた後、及び逆方向のパルス電
圧をかけた後の上記動作電圧におけるそれぞれの電流密
度は互いに相違するヒステリシス特性を有することによ
り、スイッチング素子又はメモリ素子として利用可能で
あることを特徴とする半導体素子。 - 【請求項２】 上記第１の電極又は第２の電極が、Ｆ
ＥＴのドレイン電極に接続されていることを特徴とする
請求項１記載の半導体素子。 - 【請求項３】 上記誘電体材料はＳｒＴｉＯ３である
ことを特徴とする請求項１又は２記載の半導体素子。 - 【請求項４】 上記第１の電極は、Ａｇ、Ｎｉ、Ｃ
ｕ、Ａｕ、Ｐｔ、Ｇｅ、Ｗを含む群から選択された金属
で形成されていることを特徴とする請求項１、２又は３
記載の半導体素子。 - 【請求項５】 上記第２の電極は、Ａｌ、Ｍｇ、Ｎ
ａ、Ｎｂを含む群から選択された金属で形成されている
ことを特徴とする請求項１、２、３又は４記載の半導体
素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038225A JP2000236100A (ja) | 1999-02-17 | 1999-02-17 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11038225A JP2000236100A (ja) | 1999-02-17 | 1999-02-17 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000236100A true JP2000236100A (ja) | 2000-08-29 |
Family
ID=12519377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11038225A Pending JP2000236100A (ja) | 1999-02-17 | 1999-02-17 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000236100A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006115208A1 (ja) | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | メモリ装置および半導体集積回路 |
| WO2008007481A1 (en) * | 2006-07-14 | 2008-01-17 | Murata Manufacturing Co., Ltd. | Resistive memory device |
| JP2008016854A (ja) * | 2006-07-06 | 2008-01-24 | Samsung Electronics Co Ltd | 可変抵抗物質を含む不揮発性メモリ素子 |
| JP2009071206A (ja) * | 2007-09-18 | 2009-04-02 | Murata Mfg Co Ltd | 抵抗記憶素子およびスイッチング回路 |
| JP2009149664A (ja) * | 2002-08-06 | 2009-07-09 | Loma Linda Univ | 自己免疫疾患を予防し治療するための物質 |
| WO2010147073A1 (ja) * | 2009-06-15 | 2010-12-23 | 株式会社村田製作所 | 抵抗スイッチング・メモリー素子 |
| KR20180094378A (ko) * | 2017-02-15 | 2018-08-23 | 한국과학기술연구원 | 다기능성 트랜지스터 소자 및 이의 제조 방법 |
-
1999
- 1999-02-17 JP JP11038225A patent/JP2000236100A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009149664A (ja) * | 2002-08-06 | 2009-07-09 | Loma Linda Univ | 自己免疫疾患を予防し治療するための物質 |
| JP2006324625A (ja) * | 2005-04-22 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 電気素子，メモリ装置，および半導体集積回路 |
| EP1873832A1 (en) * | 2005-04-22 | 2008-01-02 | Matsushita Electric Industrial Co., Ltd. | Memory device and semiconductor integrated circuit |
| KR101317808B1 (ko) * | 2005-04-22 | 2013-10-15 | 파나소닉 주식회사 | 메모리장치 및 반도체집적회로 |
| WO2006115208A1 (ja) | 2005-04-22 | 2006-11-02 | Matsushita Electric Industrial Co., Ltd. | メモリ装置および半導体集積回路 |
| EP2124229A1 (en) * | 2005-04-22 | 2009-11-25 | Panasonic Corporation | Resistive memory device with diodic characteristic |
| US7525832B2 (en) | 2005-04-22 | 2009-04-28 | Panasonic Corporation | Memory device and semiconductor integrated circuit |
| EP1873832A4 (en) * | 2005-04-22 | 2009-07-01 | Panasonic Corp | MEMORY DEVICE AND INTEGRATED SEMICONDUCTOR SWITCHING |
| JP2008016854A (ja) * | 2006-07-06 | 2008-01-24 | Samsung Electronics Co Ltd | 可変抵抗物質を含む不揮発性メモリ素子 |
| US7649768B2 (en) | 2006-07-14 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Resistance memory element |
| JP5251506B2 (ja) * | 2006-07-14 | 2013-07-31 | 株式会社村田製作所 | 抵抗記憶素子 |
| WO2008007481A1 (en) * | 2006-07-14 | 2008-01-17 | Murata Manufacturing Co., Ltd. | Resistive memory device |
| JP2009071206A (ja) * | 2007-09-18 | 2009-04-02 | Murata Mfg Co Ltd | 抵抗記憶素子およびスイッチング回路 |
| WO2010147073A1 (ja) * | 2009-06-15 | 2010-12-23 | 株式会社村田製作所 | 抵抗スイッチング・メモリー素子 |
| JP5429287B2 (ja) * | 2009-06-15 | 2014-02-26 | 株式会社村田製作所 | 抵抗スイッチング・メモリー素子 |
| US9035273B2 (en) | 2009-06-15 | 2015-05-19 | Murata Manufacturing Co., Ltd. | Resistive switching memory device |
| KR20180094378A (ko) * | 2017-02-15 | 2018-08-23 | 한국과학기술연구원 | 다기능성 트랜지스터 소자 및 이의 제조 방법 |
| KR101999143B1 (ko) * | 2017-02-15 | 2019-07-11 | 한국과학기술연구원 | 다기능성 트랜지스터 소자 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838035A (en) | Barrier layer for ferroelectric capacitor integrated on silicon | |
| EP0490240B1 (en) | Ferroelectric capacitor and method for forming local interconnection | |
| US5273927A (en) | Method of making a ferroelectric capacitor and forming local interconnect | |
| US4684972A (en) | Non-volatile amorphous semiconductor memory device utilizing a forming voltage | |
| TW424170B (en) | Active matrix electro optical device | |
| US7842989B2 (en) | Semiconductor memory cell and semiconductor memory array using the same | |
| US7732847B2 (en) | Semiconductor memory device including a semiconductor film made of a material having a spontaneous polarization and method for fabricating the same | |
| US5307305A (en) | Semiconductor device having field effect transistor using ferroelectric film as gate insulation film | |
| KR100258751B1 (ko) | 금속-강유전체-금속-절연체-반도체구조를기본으로한비휘발성메모리,그제조방법및그정보저장/비파괴판독방법 | |
| US20110299318A1 (en) | Semiconductor memory cell and manufacturing method thereof, and semiconductor memory devices | |
| EP1533815A2 (en) | 3d rram | |
| JP2002246564A (ja) | 強誘電体メモリ集積回路用の強誘電体キャパシタ素子の製造方法及び強誘電体キャパシタ | |
| US20090152607A1 (en) | Ferroelectric stacked-layer structure, field effect transistor, and ferroelectric capacitor and fabrication methods thereof | |
| WO2010131310A1 (ja) | 半導体メモリセルおよびその製造方法 | |
| WO2019047489A1 (zh) | 铁电存储集成电路及其操作方法和制备方法 | |
| JP2000236100A (ja) | 半導体素子 | |
| JP2010267704A (ja) | 半導体メモリセルおよびその製造方法 | |
| KR100288820B1 (ko) | 반도체기억장치 | |
| JP3131340B2 (ja) | 強誘電体記憶素子 | |
| JP2002100744A (ja) | 記憶装置 | |
| Kaneko et al. | NOR-type nonvolatile ferroelectric-gate memory cell using composite oxide technology | |
| EP1481398A1 (en) | A memory cell | |
| RU2785593C1 (ru) | Элемент постоянной памяти на основе проводящего ферроэлектрика GeTe | |
| JP2002289811A (ja) | 強誘電体メモリ及びそのデータ書き込み方法 | |
| JP4100958B2 (ja) | 強誘電体メモリ素子とその製造方法 |