CN102299106A - 相变存储器存储单元及其制作方法 - Google Patents
相变存储器存储单元及其制作方法 Download PDFInfo
- Publication number
- CN102299106A CN102299106A CN2010102178373A CN201010217837A CN102299106A CN 102299106 A CN102299106 A CN 102299106A CN 2010102178373 A CN2010102178373 A CN 2010102178373A CN 201010217837 A CN201010217837 A CN 201010217837A CN 102299106 A CN102299106 A CN 102299106A
- Authority
- CN
- China
- Prior art keywords
- layer
- etch stop
- conduction
- phase change
- stop layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种相变存储器存储单元的制作方法：提供一底电极和位于底电极上的相变层，所述底电极和相变层形成于绝缘层中；在相变层和绝缘层的表面沉积导电刻蚀终止层，并对所述导电刻蚀终止层进行图案化，每个图案化的导电刻蚀终止层对应于各个存储单元；在所述图案化的导电刻蚀终止层和绝缘层的表面沉积氮化层、低介电常数材料层和涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义顶电极的位置；以图案化的光阻胶层为掩膜，刻蚀所述低介电常数材料层，刻蚀到氮化层终止；刻蚀氮化层，显露出导电刻蚀终止层后，在刻蚀位置上填充形成顶电极。本发明还公开了一种相变存储器存储单元。本发明在形成顶电极位置的刻蚀过程中有效避免了相变层的损失。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种相变存储器存储单元及其制作方法。
背景技术
目前，相变存储器(Phase-Change RAM，PC RAM)由于具有非易失性、循环寿命长、元件尺寸小、功耗低、可多级存储、高效读取、抗辐照、耐高低温、抗振动、抗电子干扰和制造工艺简单等优点，被认为最有可能取代目前的闪存(Flash)、动态随机存取存储器(DRAM)和静态存储器(SRAM)而成为未来半导体存储器主流产品。
PC RAM存储单元包括相变层，以及与相变层接触的底电极和顶电极。PC RAM存储单元的相变层，是相变存储器最核心的区域，用于相变材料发生相变，实现存储功能。目前相变层有多种合金材料，一般为硫族化物，而锗锑碲(GST，GeSbTe)合金是公认的研究最多的最为成熟的相变材料。结合图1a至图1g，对现有技术相变存储器存储单元的制作方法进行说明。
步骤11、请参阅图1a，提供一底电极101，和位于底电极101上的相变层102，所述底电极101和相变层102形成于绝缘层103中；其中，底电极可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等；相变层可以为GST等硫族化物；
步骤12、请参阅图1b，在相变层102和绝缘层103的表面沉积氮化硅层104，氮化硅层104作为刻蚀终止层；
步骤13、请参阅图1c，在氮化硅层104的表面沉积低介电常数材料层105，例如含有硅、氧、碳、氢元素的类似氧化物(Oxide)的黑钻石(blackdiamond，BD)或者掺有氟离子的硅玻璃，也可以称为氟化玻璃(Fluorin SiliconGlass，FSG)等；
步骤14、请参阅图1d，在低介电常数材料层105的表面涂布光阻胶层106，并曝光显影图案化所述光阻胶层106，定义顶电极的位置；
步骤15、请参阅图1e，以图案化的光阻胶层106为掩膜，刻蚀所述低介电常数材料层105，刻蚀到氮化硅层104终止，刻蚀气体如四氟化碳(CF4)、三氟甲烷(CHF3)或者八氟化四碳(C4F8)等等；
步骤16、请参阅图1f，刻蚀氮化硅层104显露出相变层102，刻蚀气体如三氟甲烷(CHF3)、二氟甲烷(CH2F2)或者一氟甲烷(CH3F)等等；
步骤17、请参阅图1g，在相变层102的上方，刻蚀氮化硅层104和低介电常数材料层105的位置上填充金属铜、金等形成顶电极107。
至此，形成了PC RAM存储单元。
需要说明的是，现有技术中，由于需要沉积的低介电常数材料层105的厚度较厚，约1～2千埃，而限于现有的沉积和刻蚀技术，沉积的低介电常数材料层105厚度均匀性较差，刻蚀之后的低介电常数材料层105的厚度均匀性也较差，为确保在步骤15中刻蚀完全低介电常数材料层105后，刻蚀的各个位置上氮化硅层有剩余，即不至于刻蚀到相变层102，所以步骤12中沉积的氮化硅层104厚度也相对较厚，约400～600埃。进一步地，由于氮化硅层104较厚，所以其均匀性也较差，当刻蚀完成氮化硅层104，完全显露出相变层102时，相变层102已经被刻蚀了很大一部分。另一方面，由于刻蚀低介电常数材料层105时，以光阻胶层106为掩膜，所以选取刻蚀低介电常数材料层105的气体，对于低介电常数材料层105与氮化硅层104的选择比不宜太高，具体为1～1.5，否则会在刻蚀过程中产生很重的聚合物(polymer)，不容易完全去除，产生一些缺陷，从而降低产品成品率。所以刻蚀完成低介电常数材料层105后，无法很好地停止在氮化硅层104上，即仍然会刻蚀一部分氮化硅层104，如果氮化硅层104的厚度不足够厚的话，就会继而导致相变层102的损失。相变层是相变存储器最核心的区域，这种损失很可能导致相变存储单元不能正常工作，无法准确显示存储信息。
发明内容
有鉴于此，本发明解决的技术问题是：在形成顶电极位置的刻蚀过程中避免相变层的损失。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种相变存储器存储单元的制作方法，该方法包括：
提供一底电极和位于底电极上的相变层，所述底电极和相变层形成于绝缘层中；
在相变层和绝缘层的表面沉积导电刻蚀终止层，并对所述导电刻蚀终止层进行图案化，每个图案化的导电刻蚀终止层对应于各个存储单元；
在所述图案化的导电刻蚀终止层和绝缘层的表面沉积氮化层，作为刻蚀终止层；
在氮化层的表面沉积低介电常数材料层；
在低介电常数材料层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义顶电极的位置；
以图案化的光阻胶层为掩膜，刻蚀所述低介电常数材料层，刻蚀到氮化层终止；
刻蚀氮化层，显露出导电刻蚀终止层后，在导电刻蚀终止层的上方，刻蚀氮化层和低介电常数材料层的位置上填充形成顶电极。
所述导电刻蚀终止层为钛Ti、氮化钛TiN、钽Ta、氮化钽TaN、钛的硅化物TiSi、钨W或钨的硅化物WSi中的一种，或者为几种的任意组合。
所述导电刻蚀终止层的厚度为20～500埃。
所述氮化层为氮化硅层、氮氧化硅层或者掺氮的碳化硅层NDC。
在沉积低介电常数材料层之后，在低介电常数材料层的表面涂布光阻胶层之前，该方法进一步包括对所述低介电常数材料层进行化学机械抛光的步骤。
本发明还公开了一种相变存储器存储单元，该存储单元包括自下而上依次形成的底电极、相变层、导电刻蚀终止层和顶电极。
所述导电刻蚀终止层为Ti、TiN、Ta、TaN、TiSi、W或WSi中的一种，或者为几种的任意组合。
所述导电刻蚀终止层的厚度为20～500埃。
由上述的技术方案可见，本发明在相变层的表面先形成导电刻蚀终止层，再形成氮化层作为刻蚀终止层。因此，在刻蚀完低介电常数材料层时，刻蚀停止在氮化层上；接着刻蚀氮化层至显露出导电刻蚀终止层，即使现有技术中氮化层的厚度不均匀，刻蚀到部分导电刻蚀终止层也不会影响到相变层，导电刻蚀终止层起到了很好的过渡作用。而现有技术中相变层表面直接与较厚的单层氮化层接触，厚度均匀性较差，刻蚀氮化层时很容易就损失掉部分相变层，所以采用本发明，有效地避免了相变层在形成顶电极位置的刻蚀过程中的损失。
附图说明
图1a至图1g为现有技术相变存储器存储单元的制作方法的具体剖面示意图。
图2为本发明相变存储器存储单元的制作方法的流程示意图。
图2a至图2h为本发明相变存储器存储单元的制作方法的具体剖面示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明的核心思想是，在相变层的表面先形成导电刻蚀终止层，再形成氮化层作为刻蚀终止层。因此，在刻蚀完低介电常数材料层时，刻蚀停止在氮化层上；接着刻蚀氮化层至显露出导电刻蚀终止层，即使现有技术中氮化层的厚度不均匀，刻蚀到部分导电刻蚀终止层也不会影响到相变层，导电刻蚀终止层起到了很好的过渡作用。
本发明公开了一种相变存储器存储单元的制作方法，其流程示意图如图2所示，具体结合图2a至图2h进行说明，该方法包括：
步骤21、请参阅2a，提供一底电极101，和位于底电极101上的相变层102，所述底电极101和相变层102形成于绝缘层103中；其中，底电极可以为掺杂的多晶硅、掺杂的非晶硅或者金属钨的硅化物等；相变层可以为GST等硫族化物；
步骤22、请参阅2b，在相变层102和绝缘层103的表面沉积导电刻蚀终止层200，并对导电刻蚀终止层200进行图案化，形成与相变层相同的圆形横截面，或者与相变存储器位线(bit line)平行的长方形横截面。上述导电刻蚀终止层200的横截面形状不需要特别进行限定，只要能够分离开来每个相变存储器存储单元即可。导电刻蚀终止层200可以为钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钛的硅化物(TiSi)、钨(W)或钨的硅化物(WSi)等，或者上述金属的任意组合。导电刻蚀终止层200的厚度为20～500埃。
对导电刻蚀终止层200进行图案化的步骤为现有技术内容，具体地：在导电刻蚀终止层200表面涂布光阻胶层，并曝光显影所述光阻胶层，定义导电刻蚀终止层的形状，接着以曝光显影后的光阻胶层为掩膜，刻蚀导电刻蚀终止层得到所需的图案化的导电刻蚀终止层。其中，刻蚀导电刻蚀终止层200的气体可以为：氯气(Cl2)和三氯化硼(BCl3)相结合的刻蚀气体。
步骤23、请参阅2c，在所述图案化的导电刻蚀终止层200和绝缘层103的表面沉积氮化层104，作为刻蚀终止层，可以为氮化硅层、氮氧化硅层或者掺氮的碳化硅层(NDC)等；
步骤24、请参阅2d，在氮化层104的表面沉积低介电常数材料层105，例如BD或者FSG等；
步骤25、请参阅2e，在低介电常数材料层105的表面涂布光阻胶层106，并曝光显影图案化所述光阻胶层106，定义顶电极的位置；
步骤26、请参阅2f，以图案化的光阻胶层106为掩膜，刻蚀所述低介电常数材料层105，刻蚀到氮化层104终止，刻蚀气体如CF4、CHF3或者C4F8等等；
步骤27、请参阅2g，刻蚀氮化层104至显露出导电刻蚀终止层200，刻蚀气体如CHF3、CH2F2或者CH3F等等；
其中，氮化层104的厚度与现有技术中相同，由于需要沉积的低介电常数材料层105的厚度较厚，约1～2千埃，而限于现有的沉积和刻蚀技术，沉积和刻蚀之后的低介电常数材料层105厚度均匀性较差，为确保在后续刻蚀完全低介电常数材料层105后，各个位置上氮化层104有剩余，所以氮化层104也相对较厚(400～600埃)。氮化层104的沉积厚度较厚，均匀性较差，所以刻蚀完全氮化层104时，不可避免地会刻蚀到导电刻蚀终止层200，但是导电刻蚀终止层200只是起到顶电极和相变层之间的电连接作用，所以即使损失了部分导电刻蚀终止层也不会影响到其下的相变层，恰好起到了保护下层相变层的作用，从而避免了相变层在刻蚀过程中的损失。而且，如上所述导电刻蚀终止层200只是起到顶电极和相变层之间的电连接作用，所以导电刻蚀终止层200的加入不会引起相变存储器性能的变化。
需要说明的是，本发明中加入导电刻蚀终止层的厚度较薄(20～500埃)，在步骤23中沉积的氮化层104和步骤24中沉积的低介电常数材料层105，会形成较小的台阶高度差h，导电刻蚀终止层200越薄，h越小，这样该高度差可以忽略不计，也就不需要在沉积氮化层104和低介电常数材料层105之后，对具有高度差的不平表面进行化学机械抛光(CMP)处理了。反过来说，如果将导电刻蚀终止层的厚度沉积较厚的话，也可以在步骤24和步骤25之间，进一步包括对低介电常数材料层105进行化学机械抛光的平坦化步骤。
步骤28、请参阅2h，在导电刻蚀终止层200的上方，刻蚀氮化层104和低介电常数材料层105的位置上填充金属铜、金等形成顶电极107。
至此，形成了本发明的PC RAM存储单元。
根据上述形成PC RAM存储单元的方法，本发明还公开了一种相变存储单元，该存储单元包括自下而上依次形成的底电极、相变层、导电刻蚀终止层和顶电极。
综上所述，本发明在相变层的表面形成一层较薄的导电刻蚀终止层，起到电连接相变层和顶电极的作用，刻蚀厚度不均匀的氮化层时，即使损失部分导电刻蚀终止层，也不会损失到相变层，因此在形成顶电极位置的刻蚀过程中很好地避免了相变层的损失。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (8)
1.一种相变存储器存储单元的制作方法，该方法包括：
提供一底电极和位于底电极上的相变层，所述底电极和相变层形成于绝缘层中；
在相变层和绝缘层的表面沉积导电刻蚀终止层，并对所述导电刻蚀终止层进行图案化，每个图案化的导电刻蚀终止层对应于各个存储单元；
在所述图案化的导电刻蚀终止层和绝缘层的表面沉积氮化层，作为刻蚀终止层；
在氮化层的表面沉积低介电常数材料层；
在低介电常数材料层的表面涂布光阻胶层，并曝光显影图案化所述光阻胶层，定义顶电极的位置；
以图案化的光阻胶层为掩膜，刻蚀所述低介电常数材料层，刻蚀到氮化层终止；
刻蚀氮化层，显露出导电刻蚀终止层后，在导电刻蚀终止层的上方，刻蚀氮化层和低介电常数材料层的位置上填充形成顶电极。
2.根据权利要求1所述的方法，其特征在于，所述导电刻蚀终止层为钛Ti、氮化钛TiN、钽Ta、氮化钽TaN、钛的硅化物TiSi、钨W或钨的硅化物WSi中的一种，或者为几种的任意组合。
3.根据权利要求2所述的方法，其特征在于，所述导电刻蚀终止层的厚度为20～500埃。
4.根据权利要求1、2或3所述的方法，其特征在于，所述氮化层为氮化硅层、氮氧化硅层或者掺氮的碳化硅层NDC。
5.根据权利要求1所述的方法，其特征在于，在沉积低介电常数材料层之后，在低介电常数材料层的表面涂布光阻胶层之前，该方法进一步包括对所述低介电常数材料层进行化学机械抛光的步骤。
6.一种相变存储器存储单元，其特征在于，该存储单元包括自下而上依次形成的底电极、相变层、导电刻蚀终止层和顶电极。
7.根据权利要求6所述的存储单元，其特征在于，所述导电刻蚀终止层为Ti、TiN、Ta、TaN、TiSi、W或WSi中的一种，或者为几种的任意组合。
8.根据权利要求7所述的存储单元，其特征在于，所述导电刻蚀终止层的厚度为20～500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010217837 CN102299106B (zh) | 2010-06-25 | 2010-06-25 | 相变存储器存储单元的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010217837 CN102299106B (zh) | 2010-06-25 | 2010-06-25 | 相变存储器存储单元的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102299106A true CN102299106A (zh) | 2011-12-28 |
| CN102299106B CN102299106B (zh) | 2013-09-18 |
Family
ID=45359421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010217837 Active CN102299106B (zh) | 2010-06-25 | 2010-06-25 | 相变存储器存储单元的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299106B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105098066A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105470386A (zh) * | 2014-09-05 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105720191A (zh) * | 2014-12-02 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN110581218A (zh) * | 2019-08-09 | 2019-12-17 | 上海集成电路研发中心有限公司 | 一种相变存储单元及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013028A1 (en) * | 2005-07-14 | 2007-01-18 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN101447551A (zh) * | 2008-09-05 | 2009-06-03 | 北京工业大学 | 一种相变存储器单元的结构及其实现方法 |
-
2010
- 2010-06-25 CN CN 201010217837 patent/CN102299106B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070013028A1 (en) * | 2005-07-14 | 2007-01-18 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| CN101447551A (zh) * | 2008-09-05 | 2009-06-03 | 北京工业大学 | 一种相变存储器单元的结构及其实现方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105098066A (zh) * | 2014-05-15 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105098066B (zh) * | 2014-05-15 | 2017-05-10 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105470386A (zh) * | 2014-09-05 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种相变存储器及其制造方法和电子装置 |
| CN105720191A (zh) * | 2014-12-02 | 2016-06-29 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN105720191B (zh) * | 2014-12-02 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN110581218A (zh) * | 2019-08-09 | 2019-12-17 | 上海集成电路研发中心有限公司 | 一种相变存储单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102299106B (zh) | 2013-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10693063B2 (en) | Methods of forming a memory structure | |
| US10930845B2 (en) | Memory device and method of manufacturing the same | |
| CN107046096B (zh) | 半导体结构及其制造方法 | |
| TWI595560B (zh) | 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構 | |
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| US7566643B2 (en) | Liquid phase deposition of contacts in programmable resistance and switching devices | |
| CN102484114B (zh) | 非易失性半导体存储装置及其制造方法 | |
| TW201424071A (zh) | 電阻式隨機存取記憶胞及其製造方法 | |
| US9443763B2 (en) | Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process | |
| US11997933B2 (en) | Phase-change memory device and method | |
| CN112582536B (zh) | 一种半导体器件及其制备方法 | |
| CN102683584A (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
| CN102299106B (zh) | 相变存储器存储单元的制作方法 | |
| CN102315385B (zh) | 相变存储器存储单元的制作方法 | |
| CN113517393B (zh) | 相变存储器件及其形成方法 | |
| CN112186102B (zh) | 一种半导体器件的形成方法及半导体器件 | |
| US20070215987A1 (en) | Method for forming a memory device and memory device | |
| US12010926B2 (en) | Magnetic tunnel junction (MTJ) device and manufacturing method thereof | |
| KR101077158B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| CN102593353A (zh) | 一种阻变存储器及其制造方法 | |
| CN105720191B (zh) | 相变存储器及其形成方法 | |
| JP4872469B2 (ja) | 記憶素子の製造方法 | |
| US20240324476A1 (en) | Stacked resistive random-access memory cross-point cell | |
| CN111697128B (zh) | Mram器件的制备方法 | |
| KR20080072296A (ko) | 상변화 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121119 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121119 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |