CN105098066B - 一种相变存储器及其制造方法和电子装置 - Google Patents

一种相变存储器及其制造方法和电子装置 Download PDF

Info

Publication number
CN105098066B
CN105098066B CN201410205887.8A CN201410205887A CN105098066B CN 105098066 B CN105098066 B CN 105098066B CN 201410205887 A CN201410205887 A CN 201410205887A CN 105098066 B CN105098066 B CN 105098066B
Authority
CN
China
Prior art keywords
layer
phase
dielectric layer
phase change
etching stopping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410205887.8A
Other languages
English (en)
Other versions
CN105098066A (zh
Inventor
李莹
詹奕鹏
王蕾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410205887.8A priority Critical patent/CN105098066B/zh
Priority to US14/614,099 priority patent/US9419054B2/en
Publication of CN105098066A publication Critical patent/CN105098066A/zh
Priority to US15/187,293 priority patent/US9691974B2/en
Application granted granted Critical
Publication of CN105098066B publication Critical patent/CN105098066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明提供一种相变存储器及其制造方法和电子装置，涉及半导体技术领域。本发明的相变存储器的制造方法，具有形成覆盖相变层的顶面与侧壁的蚀刻停止层以及形成位于蚀刻停止层与金属间介电层之间的过渡层的步骤，因此可以避免对相变层的不当刻蚀并可以提高金属间介电层的附着力，从而可以提高相变存储器的良率。本发明的相变存储器采用上述方法制造，因而具有较高的良率。本发明的电子装置使用了上述相变存储器，因而同样具有上述优点。

Description

一种相变存储器及其制造方法和电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种相变存储器及其制造方法和电子装置。
背景技术
在半导体技术领域中，相变存储器(PCRAM)由于具备低功耗、尺寸易于小型化、高读写速度等优点而成为非易失性存储器的首选。然而，相变存储器的良率问题一直是本领域亟待解决的技术问题。
在现有的一种相变存储器的制造方法中，在相变层(PCR)之上直接形成材料为FSG(掺氟的硅玻璃)的金属间介电层(IMD)。由于相变材料GST(形成相变层的材料)与普通CMOS工艺中的金属层的材料特性完全不同，相变材料与IMD之间并不友好，因此在相变存储器的制造过程中非常容易出现相变层与金属间介电层之间的粘合性差以及在刻蚀金属间介电层时对相变层造成不当刻蚀等情况，最终导致相变存储器的良率(yield)比较低。
因此，为了解决上述问题，有必要提出一种新的相变存储器的结构及其制造方法，以提高相变存储器的良率。
发明内容
针对现有技术的不足，本发明提出一种相变存储器及其制造方法和电子装置，可以提高相变存储器的良率。
本发明实施例一提供一种相变存储器的制造方法，所述方法包括：
步骤S101：提供前端器件，在所述前端器件上形成层间介电层以及位于所述层间介电层内的底电极；
步骤S102：形成覆盖所述底电极的相变材料层，对所述相变材料层进行刻蚀以形成位于所述底电极上方且与所述底电极相连接的相变层；
步骤S103：形成覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层，在所述蚀刻停止层上形成过渡层；
步骤S104：在所述过渡层上形成金属间介电层；
步骤S105：形成贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
可选地，在所述步骤S103中，所述蚀刻停止层的材料包括氮化硅，所述过渡层的材料包括富硅氧化物。
可选地，在所述步骤S103中，形成所述蚀刻停止层的方法包括沉积法。
可选地，在所述步骤S103中，形成所述过渡层的方法包括沉积法。
可选地，在所述步骤S104中，所述金属间介电层的材料包括未掺杂的硅玻璃或氟掺杂的硅玻璃。
可选地，在所述步骤S101中，形成所述底电极的方法包括：
通过刻蚀在所述层间介电层内形成接触孔；
在所述接触孔内填充金属并进行CMP。
可选地，在所述步骤S102中，在形成所述相变材料层之后还形成覆盖所述相变材料层的保护材料层，并且，在对所述相变材料层进行刻蚀时一并对所述保护材料层进行刻蚀，以形成位于所述相变层上的保护层。
可选地，在所述步骤S102中，所述保护层的材料包括氮化钛。
可选地，所述步骤S105包括：
步骤S1051：通过第一次刻蚀在所述相变层的上方形成贯穿所述金属间介电层与所述过渡层的开口；
步骤S1052：通过第二次刻蚀使所述开口贯穿所述蚀刻停止层；
步骤S1053：在所述开口内沉积金属并进行CMP，以形成与所述相变层相连接的顶电极。
本发明实施例二提供一种相变存储器，包括前端器件、位于所述前端器件上的层间介电层以及位于所述层间介电层内的底电极、位于所述底电极上方且与所述底电极相连接的相变层、覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层、位于所述蚀刻停止层上的过渡层以及位于所述过渡层上的金属间介电层，还包括贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
可选地，所述蚀刻停止层的材料包括氮化硅，所述过渡层的材料包括富硅氧化物。
可选地，所述金属间介电层的材料包括未掺杂的硅玻璃或氟掺杂的硅玻璃。
可选地，所述相变存储器还包括覆盖所述相变层的上表面且位于所述蚀刻停止层下方的保护层。
可选地，所述保护层的材料包括氮化钛。
本发明实施例三提供一种电子装置，包括相变存储器和与所述相变存储器相连的电子组件，其中所述相变存储器包括前端器件、位于所述前端器件上的层间介电层以及位于所述层间介电层内的底电极、位于所述底电极上方且与所述底电极相连接的相变层、覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层、位于所述蚀刻停止层上的过渡层以及位于所述过渡层上的金属间介电层，还包括贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
本发明的相变存储器的制造方法，具有形成覆盖相变层的顶面与侧壁的蚀刻停止层以及形成位于蚀刻停止层与金属间介电层之间的过渡层的步骤，因此可以避免对相变层的不当刻蚀并可以提高金属间介电层的附着力，可以提高相变存储器的良率。本发明的相变存储器采用上述方法制造，因而具有较高的良率。本发明的电子装置使用了上述相变存储器，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至图1E为本发明实施例一的相变存储器的制造方法的相关步骤形成的结构的剖视图；
图2为本发明实施例一的相变存储器的制造方法的一种流程图；
图3为本发明实施例二的相变存储器的结构的一种剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面，参照图1A至图1E和图2来描述本发明实施例提出的相变存储器的制造方法。其中，图1A至图1E为本发明实施例的相变存储器的制造方法的相关步骤形成的结构的剖视图；图2为本发明实施例的相变存储器的制造方法的一种流程图。
本发明实施例的相变存储器的制造方法，包括如下步骤：
步骤A1：提供前端器件100，在该前端器件100上形成层间介电层1010以及位于所述层间介电层1010内的底电极(Bottom Electrode；BE)101，如图1A所示。
其中，前端器件100包括半导体衬底、位于半导体衬底上的晶体管以及位于晶体管上的接触孔(contact)等组件。在本实施例中，底电极101与前端器件中的接触孔相连接。关于前端器件100的具体结构，可以参照现有技术中的各种相变存储器在形成底电极之前的结构，此处不再赘述。
示例性地，层间介电层1010可以为氧化硅或其他合适的材料。底电极101可以为钨或其他合适的材料。
示例性地，形成底电极101的方法，可以包括如下步骤：通过刻蚀在层间介电层1010内形成接触孔；在接触孔内填充金属并进行CMP(化学机械抛光)。
步骤A2：形成覆盖底电极101的相变材料层1020，对相变材料层1020进行刻蚀以形成位于底电极101上方且与底电极101相连接的相变层102，如图1C所示。
其中，相变层102的材料可以为GST(即，锗、锑、碲的合成材料Ge2Sb2Te5)或其他合适的材料。
在本步骤中，在形成相变材料层1020之后还可以形成覆盖所述相变材料层的保护材料层1030，并且，在对相变材料层进行刻蚀时可以一并对保护材料层1030进行刻蚀以形成位于相变层102上的保护层103。
示例性地，步骤A2包括如下步骤：
步骤A21：在层间介电层1010上形成覆盖底电极101的相变材料层1020以及位于相变材料层1020之上的保护材料层1030，如图1B所示。
示例性地，相变材料层1020的材料可以为GST；保护材料层1030的材料可以为氮化钛(TiN)。
步骤A22：对保护材料层1030和相变材料层1020进行刻蚀，以形成相变层102以及位于相变层102之上的保护层103，如图1C所示。
其中，保护层103用于保护相变层102。保护层103通常为导电材料。
步骤A3：形成覆盖相变层102的顶面与侧壁以及层间介电层1010的蚀刻停止层104，如图1C所示。
需要解释的是，在具有保护层103的情况下，蚀刻停止层104将覆盖保护层103的顶面与侧壁、相变层102的侧壁以及层间介电层1010，如图1C所示。
其中，蚀刻停止层104的材料，可以为氮化硅(SiN)或其他合适的材料。
形成蚀刻停止层104的方法，可以为沉积法或其他合适的方法。
需要说明的是，在现有技术中并不在相变层102上形成蚀刻停止层104，而是在形成相变层102之后在其上直接形成材料为FSG的金属间介电层(IMD)。本实施例通过形成蚀刻停止层104，可以在对金属间介电层进行刻蚀时避免相变层102被不当刻蚀，因而可以提高相变存储器的良率。
步骤A4：在蚀刻停止层104上形成过渡层105，如图1D所示。
其中，过渡层105完全覆盖蚀刻停止层104，如图1D所示。过渡层105的材料可以为富硅氧化物(silicon rich oxide；SRO)或其他合适的材料。形成过渡层105的方法，可以为沉积法或其他合适的方法。
在本实施例中，过渡层105可以提高蚀刻停止层104与后续形成的金属间介电层之间的粘合力，防止金属间介电层剥离，从而提高相变存储器的良率。
步骤A5：在过渡层105上形成金属间介电层(IMD)106，如图1D所示。
示例性地，金属间介电层106的材料可以为USG(未掺杂的硅玻璃)或FSG(掺氟的硅玻璃)。形成金属间介电层106的方法可以为沉积法或其他合适的方法。
由于过渡层105的存在，相对于现有技术，金属间介电层106与其内侧的其他膜层将具有更好的粘着力。
步骤A6：形成贯穿金属间介电层106、过渡层105以及蚀刻停止层104并且与相变层102相连接的顶电极(Top Electrode)107，如图1E所示。
其中，顶电极107的材料可以为铝(Al)或其他合适的材料。
示例性地，步骤A6包括如下步骤：
步骤A61：通过第一次刻蚀在相变层102的上方形成贯穿金属间介电层106与过渡层105的开口；
步骤A62：通过第二次刻蚀使所述开口贯穿所述蚀刻停止层104；
步骤A63：在所述开口内沉积金属并进行CMP，以形成与相变层102相连接的顶电极107。其中，顶电极107可以通过保护层103与相变层102相连接。
其中，第一刻蚀和第二次刻蚀可以采用不同的刻蚀工艺实现，第二次刻蚀时的刻蚀工艺对蚀刻停止层104与相变层(或其上的保护层)具有更好的选择比。
至此，完成了本实施例的相变存储器的制造方法的关键步骤的介绍。在步骤A6之后还可以包括其他步骤，此处不再赘述。
本发明实施例的相变存储器的制造方法，具有形成覆盖相变层102的顶面与侧壁的蚀刻停止层104以及形成位于蚀刻停止层与金属间介电层之间的过渡层105的步骤，因此可以避免对相变层的不当刻蚀并可以提高金属间介电层的附着力，从而可以提高相变存储器的良率。
图2示出了本发明实施例提出的相变存储器的制造方法的一种流程图，用于简要示出上述方法的典型流程。具体包括：
步骤S101：提供前端器件，在所述前端器件上形成层间介电层以及位于所述层间介电层内的底电极；
步骤S102：形成覆盖所述底电极的相变材料层，对所述相变材料层进行刻蚀以形成位于所述底电极上方且与所述底电极相连接的相变层；
步骤S103：形成覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层，在所述蚀刻停止层上形成过渡层；
步骤S104：在所述过渡层上形成金属间介电层；
步骤S105：形成贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
实施例二
本发明实施例提供一种相变存储器，采用实施例一所述的方法制造。
如图3所示，本发明实施例提供的相变存储器包括前端器件100、位于前端器件100上的层间介电层1010以及位于层间介电层1010内的底电极101、位于所述底电极101上方且与所述底电极101相连接的相变层102。该相变存储器还包括覆盖相变层102的顶面与侧壁以及层间介电层1010的蚀刻停止层104、位于蚀刻停止层104上的过渡层105以及位于过渡层105上的金属间介电层106。并且，该相变存储器还包括贯穿金属间介电层106、过渡层105以及蚀刻停止层104并且与相变层102相连接的顶电极107。
其中，蚀刻停止层104的材料可以为氮化硅或其他合适的材料，过渡层105的材料可以为富硅氧化物(SRO)或其他合适的材料。
其中，金属间介电层106的材料可以为未掺杂的硅玻璃或氟掺杂的硅玻璃，还可以为其他合适的材料。
在一个实例中，该相变存储器还包括覆盖所述相变层102的上表面且位于所述蚀刻停止层104下方的保护层103。其中，保护层103的材料可以为氮化钛或其他合适的材料。
关于本实施例的相变存储器的具体结构以及各组件的材料，可以参考实施例一，此处不再一一赘述。
本发明实施例的相变存储器，由于具有形成覆盖相变层102的顶面与侧壁的蚀刻停止层104以及位于蚀刻停止层与金属间介电层之间的过渡层105，因而可以具有更高的良率。
实施例三
本发明实施例提供一种电子装置，包括相变存储器以及与所述相变存储器相连的电子组件。其中，该相变存储器为根据实施例一所述的相变存储器的制造方法制造的相变存储器，或为实施例二所述的相变存储器。该电子组件，可以为晶体管等任何电子组件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括上述相变存储器的中间产品。
本发明实施例的电子装置，由于使用了上述的相变存储器，因而同样具有上述优点。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种相变存储器的制造方法，其特征在于，所述方法包括：
步骤S101：提供前端器件，在所述前端器件上形成层间介电层以及位于所述层间介电层内的底电极；
步骤S102：形成覆盖所述底电极的相变材料层，对所述相变材料层进行刻蚀以形成位于所述底电极上方且与所述底电极相连接的相变层；
步骤S103：形成覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层，在所述蚀刻停止层上形成过渡层；
步骤S104：在所述过渡层上形成金属间介电层；
步骤S105：形成贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
2.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述步骤S103中，所述蚀刻停止层的材料包括氮化硅，所述过渡层的材料包括富硅氧化物。
3.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述步骤S103中，形成所述蚀刻停止层的方法包括沉积法。
4.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述步骤S103中，形成所述过渡层的方法包括沉积法。
5.如权利要求4所述的相变存储器的制造方法，其特征在于，在所述步骤S104中，所述金属间介电层的材料包括未掺杂的硅玻璃或氟掺杂的硅玻璃。
6.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述步骤S101中，形成所述底电极的方法包括：
通过刻蚀在所述层间介电层内形成接触孔；
在所述接触孔内填充金属并进行CMP。
7.如权利要求1所述的相变存储器的制造方法，其特征在于，在所述步骤S102中，在形成所述相变材料层之后还形成覆盖所述相变材料层的保护材料层，并且，在对所述相变材料层进行刻蚀时一并对所述保护材料层进行刻蚀，以形成位于所述相变层上的保护层。
8.如权利要求7所述的相变存储器的制造方法，其特征在于，在所述步骤S102中，所述保护层的材料包括氮化钛。
9.如权利要求1所述的相变存储器的制造方法，其特征在于，所述步骤S105包括：
步骤S1051：通过第一次刻蚀在所述相变层的上方形成贯穿所述金属间介电层与所述过渡层的开口；
步骤S1052：通过第二次刻蚀使所述开口贯穿所述蚀刻停止层；
步骤S1053：在所述开口内沉积金属并进行CMP，以形成与所述相变层相连接的顶电极。
10.一种相变存储器，其特征在于，包括前端器件、位于所述前端器件上的层间介电层以及位于所述层间介电层内的底电极、位于所述底电极上方且与所述底电极相连接的相变层、覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层、位于所述蚀刻停止层上的过渡层以及位于所述过渡层上的金属间介电层，还包括贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
11.如权利要求10所述的相变存储器，其特征在于，所述蚀刻停止层的材料包括氮化硅，所述过渡层的材料包括富硅氧化物。
12.如权利要求10所述的相变存储器，其特征在于，所述金属间介电层的材料包括未掺杂的硅玻璃或氟掺杂的硅玻璃。
13.如权利要求10所述的相变存储器，其特征在于，所述相变存储器还包括覆盖所述相变层的上表面且位于所述蚀刻停止层下方的保护层。
14.如权利要求13所述的相变存储器，其特征在于，所述保护层的材料包括氮化钛。
15.一种电子装置，其特征在于，包括相变存储器和与所述相变存储器相连的电子组件，其中所述相变存储器包括前端器件、位于所述前端器件上的层间介电层以及位于所述层间介电层内的底电极、位于所述底电极上方且与所述底电极相连接的相变层、覆盖所述相变层的顶面与侧壁以及所述层间介电层的蚀刻停止层、位于所述蚀刻停止层上的过渡层以及位于所述过渡层上的金属间介电层，还包括贯穿所述金属间介电层、所述过渡层以及所述蚀刻停止层并且与所述相变层相连接的顶电极。
CN201410205887.8A 2014-05-15 2014-05-15 一种相变存储器及其制造方法和电子装置 Active CN105098066B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410205887.8A CN105098066B (zh) 2014-05-15 2014-05-15 一种相变存储器及其制造方法和电子装置
US14/614,099 US9419054B2 (en) 2014-05-15 2015-02-04 Phase-change device, related manufacturing method, and related electronic device
US15/187,293 US9691974B2 (en) 2014-05-15 2016-06-20 Phase-change device, related manufacturing method, and related electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410205887.8A CN105098066B (zh) 2014-05-15 2014-05-15 一种相变存储器及其制造方法和电子装置

Publications (2)

Publication Number Publication Date
CN105098066A CN105098066A (zh) 2015-11-25
CN105098066B true CN105098066B (zh) 2017-05-10

Family

ID=54539225

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410205887.8A Active CN105098066B (zh) 2014-05-15 2014-05-15 一种相变存储器及其制造方法和电子装置

Country Status (2)

Country Link
US (2) US9419054B2 (zh)
CN (1) CN105098066B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105720191B (zh) * 2014-12-02 2018-06-01 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US10573808B1 (en) * 2018-08-21 2020-02-25 International Business Machines Corporation Phase change memory with a dielectric bi-layer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335329A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 一种提高相变存储器存储单元可靠性的结构及其制作方法
CN101814578A (zh) * 2009-02-20 2010-08-25 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN102299106A (zh) * 2010-06-25 2011-12-28 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元及其制作方法
CN102468436A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 一种相变存储器及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3656732B2 (ja) * 2000-04-21 2005-06-08 日産自動車株式会社 エネルギー変換繊維体および吸音材
US7800092B2 (en) * 2006-08-15 2010-09-21 Micron Technology, Inc. Phase change memory elements using energy conversion layers, memory arrays and systems including same, and methods of making and using
TWI343642B (en) * 2007-04-24 2011-06-11 Ind Tech Res Inst Phase-change memory devices and methods for fabricating the same
US20120282132A1 (en) * 2009-07-14 2012-11-08 Watkins James J Metal and metal oxide structures and preparation thereof
KR20110009545A (ko) * 2009-07-22 2011-01-28 삼성전자주식회사 금속 탄화 전극을 갖는 반도체장치의 형성방법 및 관련된 반도체장치
KR20110090583A (ko) * 2010-02-04 2011-08-10 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US8569734B2 (en) * 2010-08-04 2013-10-29 Micron Technology, Inc. Forming resistive random access memories together with fuse arrays
US8941110B2 (en) * 2011-11-17 2015-01-27 International Business Machines Corporation E-fuses containing at least one underlying tungsten contact for programming

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335329A (zh) * 2008-08-05 2008-12-31 中国科学院上海微系统与信息技术研究所 一种提高相变存储器存储单元可靠性的结构及其制作方法
CN101814578A (zh) * 2009-02-20 2010-08-25 台湾积体电路制造股份有限公司 半导体元件及其制造方法
CN102299106A (zh) * 2010-06-25 2011-12-28 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元及其制作方法
CN102468436A (zh) * 2010-11-19 2012-05-23 中芯国际集成电路制造(北京)有限公司 一种相变存储器及其制造方法

Also Published As

Publication number Publication date
CN105098066A (zh) 2015-11-25
US9691974B2 (en) 2017-06-27
US9419054B2 (en) 2016-08-16
US20150333255A1 (en) 2015-11-19
US20160308124A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
US7928012B2 (en) Integrated circuit with upstanding stylus
US7057923B2 (en) Field emission phase change diode memory
US20160307911A1 (en) Method for Preventing Floating Gate Variation
CN105098066B (zh) 一种相变存储器及其制造方法和电子装置
CN106601744B (zh) 一种嵌入式闪存及其制造方法和电子装置
CN105575968B (zh) 一种嵌入式闪存及其制备方法、电子装置
CN105575905B (zh) 一种半导体器件的制造方法和电子装置
US8778755B2 (en) Method for fabricating a metal-insulator-metal capacitor
CN105789036A (zh) 一种半导体器件的制造方法和电子装置
CN104576924B (zh) 一种半导体器件及其制造方法和电子装置
CN105097954A (zh) 一种半导体器件的制造方法和电子装置
CN105990236A (zh) 一种半导体器件的制造方法和电子装置
CN105098068A (zh) 一种半导体器件及其制造方法和电子装置
CN106032264B (zh) 一种cmems器件及其制备方法、电子装置
CN105448683B (zh) 一种半导体器件的制造方法和电子装置
CN104576661B (zh) 一种半导体器件及其制造方法和电子装置
CN104810370B (zh) 一种半导体器件及其制造方法和电子装置
CN105225949B (zh) 一种半导体器件的制造方法和电子装置
CN105514106B (zh) 一种半导体器件及其制造方法和电子装置
CN108346663A (zh) 一种半导体器件及其制作方法、电子装置
CN106946216B (zh) 一种mems器件及其制备方法、电子装置
TWI508232B (zh) 非揮發性記憶胞及其造方法
CN107305891A (zh) 一种半导体器件及其制作方法、电子装置
CN105489549A (zh) 一种铜互连结构及其制造方法、电子装置
CN105470386A (zh) 一种相变存储器及其制造方法和电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant