CN112106202A - 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层 - Google Patents

用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层 Download PDF

Info

Publication number
CN112106202A
CN112106202A CN202080001996.1A CN202080001996A CN112106202A CN 112106202 A CN112106202 A CN 112106202A CN 202080001996 A CN202080001996 A CN 202080001996A CN 112106202 A CN112106202 A CN 112106202A
Authority
CN
China
Prior art keywords
cobalt
layer
cell stack
cell
carbon electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080001996.1A
Other languages
English (en)
Inventor
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Publication of CN112106202A publication Critical patent/CN112106202A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

用于3D X‑Point存储器的具有减小的写入线(WL)和位线(BL)电阻的单元堆叠层改善了编程并增大了阵列尺寸。BL和WL通过钴(Co)、铑(Rh)、钌(Ru)自对准或具有覆盖控制要求的镶嵌工艺形成。在一个实施例中，首先在衬底中形成Co BL。然后沉积Co/C/OTS/C/PCM/C/Nit堆叠层。随后，穿过堆叠层蚀刻Co WL以形成交叉点存储单元，或者在单次镶嵌中形成Co替换栅极。发现由Co、Rh、Ru形成的WL和BL比使用诸如钨(W)或铜(Cu)的现有材料对于缩放更加友好。由于较薄的金属或消除了金属蚀刻，有效减小了单元堆叠层高度和深宽比。因此，与使用W相比，WL和BL使用减小的电压。子阵列或瓦片尺寸相应地增大以提高阵列效率。

Description

用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减 小的WL和BL电阻的新单元堆叠层
技术领域
本公开总体上涉及三维电子存储器，并且更具体地，涉及减小写入线或字线和位线中的电压降，并且增大子阵列或瓦片尺寸以改善阵列效率。
背景技术
通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元按比例缩小至较小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高昂。这样，平面存储单元的存储密度接近上限。三维(3D)存储器架构可以解决平面存储单元中的密度限制。
相变存储器(PCM)是一种非易失性固态存储器技术，该技术利用相变材料(例如硫属化物化合物，例如GST(锗-锑-碲))在具有不同电阻的状态之间的可逆的、热辅助的切换。基本储存单元(“单元”)可以被编程为展现出不同电阻特性的许多不同状态或级。可编程单元状态可以用于表示不同的数据值，从而允许储存信息。
通过热自加热对PCM单元进行编程或擦除，以引发用以表示1和0的非晶态或结晶态。编程电流与PCM单元的尺寸和横截面积成正比。在单级 PCM器件中，每个单元可以设置为两种状态之一，即“置位”状态和“复位”状态，从而允许每个单元储存一个位。在对应于相变材料的完全非晶态的复位状态下，单元的电阻非常高。通过加热到高于其结晶点的温度并且然后冷却，可以将相变材料转变为低电阻的完全结晶态。该低电阻状态提供了单元的置位状态。如果然后将单元加热到高于相变材料的熔点的高温，则该材料会在快速冷却时恢复为完全非晶的复位状态。
另外，大的编程电流要求也导致大的编程电压要求。通过经由与每个单元相关联的一对电极向相变材料施加适当的电压来实现PCM单元中的数据的读取和写入。在写入操作中，所得的编程信号导致将相变材料焦耳加热至适当的温度，从而在冷却时引发所需的单元状态。使用单元电阻作为单元状态的度量来执行PCM单元的读取。施加的读取电压使电流流过单元。
该电流取决于单元的电阻。因此，单元电流的测量提供了已编程的单元状态的指示。足够低的读取电压用于该电阻度量，以确保施加读取电压不会干扰已编程的单元状态。然后可以通过将电阻度量与预定义的参考水平进行比较来执行单元状态检测。编程电流(I)通常约为100-200μA。如果单元中的写入线或字线(WL)和位线(BL)遇到大的电阻，则电压降可能很大。
在商用3D X-Point存储器中，字线和位线由20nm/20nm的L/S图案形成。存储器芯片由许多小存储阵列(瓦片)组成，并且在编程操作期间，处于跨越字线和位线的大电压降的风险中。在典型的3D X-Point存储器中，位线和字线由钨(W)形成，钨具有相对高电阻率的电性质。由于字线和位线电阻引起的电压降将导致存储单元沿写入线和位线经历不同的编程电流，这可能导致过度编程或编程不足。另外，由于电子在表面和晶界处的散射，钨的电阻率随着临界尺寸或CD的减小而迅速增加。
因此，在本领域中需要一种存储单元堆叠层，其将使写入线或字线和位线的电阻及其对编程操作的影响最小化，以改善编程窗口并增大瓦片尺寸。
发明内容
包括以下发明内容以便提供对本公开的方面和特征的基本理解。该发明内容不是广泛的概述，并且因此，其并非旨在特别地标识关键或重要的要素或描绘本公开的范围。其唯一目的是以总结的格式提出概念。
在一方面中，提出了一种用于3D X-Point存储器的新单元结构，与现有技术的3DX-Point存储单元结构相比，该新单元结构允许减小编程电流并减小写入线和位线电阻。在所呈现的新单元结构中，每个堆叠层由垂直字线和位线组成。存储单元堆叠层与字线和位线自对准，或者被控制要求覆盖。字线和位线使用包含钴(Co)或铑(Rh)或钌(Ru)的材料而形成。出于许多目的(包括缩放存储阵列)，这些材料是减小电阻的良好选择。例如，与钨相比，钴随着缩放而显示出较小的电阻率增加，并且对于20nm宽的互连，钴的所估计的电阻率比钨的电阻率低40％。
在另一方面中，公开了一种用于形成与3D X-Point存储器的目前技术水平相比具有减小的写入线和位线电阻的新单元堆叠层的方法。该方法包括形成具有平行位线和垂直字线的交叉点存储阵列。根据实施例，字线和位线可以以两种不同的方式形成。在一个方法实施例中，通过去除牺牲氮化物层以建立通道并用钴(Co)或铑(Rh)或钌(Ru)填充该通道来形成字线和位线。在另一方法实施例中，字线和位线通过蚀刻单元堆叠层并利用钴(Co)或铑(Rh)或钌(Ru)进行物理气相沉积(PVD)而形成。
在另一方面中，公开了3D X-Point存储管芯架构。大量的存储阵列(瓦片)由小空间分开，通常在阵列的X方向和Y方向上分开20nm。与目前技术水平的由钨材料制成的写入线和位线相比，钴(Co)或铑(Rh)或钌 (Ru)写入线和位线以较小的电阻电存取每个存储单元。
在另一方面中，三维存储单元结构包括至少一个存储单元堆叠层。存储单元堆叠层具有选择器、相变存储单元以及第一电极、第二电极和第三电极。相变存储单元设置在第一和第二电极之间，并且选择器设置在第二和第三电极之间。字线和位线彼此垂直并耦合到存储单元堆叠层。存储单元堆叠层相对于字线和位线是自对准的或受到覆盖控制的。字线由包含钴 (Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成。位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成。所述字线和位线与由包含钨(W)的材料形成相比具有减小的电阻并使用减小的电压，以改善编程并增大阵列尺寸。
在另一方面中，三维X-Point存储管芯架构包括包含第一组相变存储单元的多个顶部存储阵列或瓦片，以及包含第二组相变存储单元的多个底部存储阵列或瓦片。多条位线耦合到顶部阵列并且耦合到底部阵列。多条字线垂直于位线，并且包括耦合至顶部阵列的一组顶部单元字线和耦合至底部阵列的一组底部单元字线。存储单元的顶部阵列均由通过顶部阵列中的相邻相变存储单元限定的第一空间分开，并且存储单元的底部阵列均由通过底部阵列中的相邻相变存储单元限定的第二空间分开。字线由包含钴 (Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，并且位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，以对每个存储单元进行电存取。
根据一方面，一种形成三维存储器的方法包括：形成具有平行位线和垂直字线的交叉点存储阵列；以及在字线和位线的交叉点处形成存储单元堆叠层。存储单元堆叠层是自对准的。位线和字线由包含钴(Co)、铑(Rh) 或钌(Ru)中的至少一种的材料形成。与由包含钨(W)的材料形成的位线和字线相比，字线和位线具有减小的电阻，并且还使用减小的电压来改善编程并增大阵列尺寸。
取决于实施例，该方法包括：通过去除用于形成通道的牺牲氮化物层，并用包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料填充该通道，来形成字线和位线。
在另一个实施例中，该方法包括：通过蚀刻单元堆叠层并利用包含钴 (Co)、铑(Rh)或钌(Ru)中的至少一种的材料进行物理气相沉积来形成字线和位线。
附图说明
当参考示例性实施例和附图的以下描述考虑时，将进一步理解本公开的前述方面、特征和优点，其中，类似的附图标记表示类似的元件。在描述附图中图示的本公开的示例性实施例时，为了清楚起见，可以使用特定术语。
然而，本公开的各方面不旨在限于所使用的特定术语。
图1是现有的三维交叉点存储器的等距视图。
图2A、图2B和图2C是示出底部单元堆叠层沉积物的三维交叉点存储器的一部分的平面图，并且图2D是示出单元堆叠层中的层的缩写的图。
图3A和图3B分别是具有底部单元双重图案化和封装层沉积物的根据图2A-图2D的实施例的三维交叉点存储器的平面图。
图4A和图4B分别是示出间隙填充层和化学机械平坦化(CMP)的根据图3A和图3B的实施例的三维交叉点存储器的平面图。
图5A和图5B分别是示出氮化物硬掩模沉积物的根据图4A和图4B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图6A和图6B分别是示出底部单元字线双重图案化以形成垂直于位线的平行底部单元字线的根据图5A和图5B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图7A和图7B分别是示出氮化物沉积物和氧化物封装沉积物以及随后的间隙填充物的沉积的根据图6A和图6B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图8A和图8B分别是示出化学机械平坦化(CMP)和湿法蚀刻以去除氮化物以利用钴进行填充从而形成钴替换字线的根据图7A和图7B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图9是示出具有替换顶部单元钴位线的第二存储单元堆叠层沉积物和图案化的根据图8A和图8B的实施例的三维交叉点存储器的平面图。
图10是示出底部单元堆叠层沉积物的另一实施例的三维交叉点存储器的一部分的平面图。
图11A和图11B分别是具有底部单元双重图案化和封装层沉积物的根据图10的实施例的三维交叉点存储器的平面图。
图12A和图12B分别是示出间隙填充层和化学机械平坦化(CMP)的根据图11A和图11B的实施例的三维交叉点存储器的平面图。
图13A和图13B分别是示出底部字线钴沉积物和双重图案化以形成垂直于位线的平行底部单元字线的根据图12A和图12B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图14A和图14B分别是示出化学机械平坦化(CMP)和湿法蚀刻以去除氮化物间隙填充物从而形成钴替换字线的根据图13A和图13B的实施例的三维交叉点存储器在存储器的X方向和Y方向上的平面图。
图15是示出具有替换顶部单元钴位线的第二存储单元堆叠层沉积物和图案化的根据图14A和图14B的实施例的三维交叉点存储器的平面图。
具体实施方式
尽管讨论了具体的构造和布置，但是应当理解，这样做仅出于说明的目的。相关领域的技术人员将认识到，在不脱离本公开的精神和范围的情况下，可以使用其他构造和布置。对于相关领域的技术人员将显而易见的是，本公开内容还可以用于多种其他应用中。
注意，说明书中对“一个实施例”、“实施例”，“示例实施例”、“一些实施例”等的引用仅指示所描述的实施例可以包括特定特征、结构或特性。而且，这样的短语不一定指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例实现这种特征、结构或特性在相关领域技术人员的知识范围内。
通常，可以至少部分地根据上下文中的使用来理解术语。例如，至少部分地取决于上下文，本文所使用的术语“一个或多个”可以用于以单数意义描述任何特征、结构或特性，或者可以用于以复数意义描述特征、结构或特性的组合。类似地，至少部分地取决于上下文，诸如“一”或“所述”的术语可以同样被理解为传达单数用法或传达复数用法。
应该容易理解，本公开中“上”、“上方”和“之上”的含义应该以最广义的方式解释，使得“上”不仅意味着直接在某物“上”，而且还包括在某物“上”并且其间具有中间特征或层的含义，并且“上方”或“之上”不仅意味着在某物“上方”或“之上”的含义，还可以包括在某物“上方”或“之上”并且其间没有中间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，在本文中可以使用诸如“下面”、“下方”、“下部”、“上方”、“上部”等空间相对术语，以描述一个元件或特征相对于另一个元件或特征的如图中所示的关系。除了在图中描述的取向之外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。装置可以以其他方式定向(旋转90度或以其他取向)，并且本文中使用的空间相对描述语可以类似地被相应地解释。
如本文所用的术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化物上硅、氧化物上碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或合金、以及其他固体材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括各种各样的半导体材料，包括但不限于硅、锗、砷化镓、磷化铟等。替代地，衬底可以由诸如玻璃、塑料或蓝宝石晶片的非导电材料制成。
如本文中使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构之上延伸，或者可以具有小于下层或上层结构的范围的范围。此外，层可以是均质或非均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可位于连续结构的顶表面和底表面之间、或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，可以在其中包括一个或多个层，和/或可以在其上、上方和/或下方具有一个或多个层。层可以包括多层。例如，互连层可以包括一个或多个导体和接触层(在其中形成触点、互连线和/或过孔)和一个或多个电介质层。
本文所使用的术语“水平”将被理解为被定义为与衬底的平面或表面平行的平面，而与衬底的取向无关。术语“垂直”将指的是与先前定义的水平垂直的方向。相对于水平平面定义了诸如“上方”、“下方”、“底部”、“顶部”、“侧面”(例如侧壁)、“较高”、“较低”、“上部”、“之上”和“之下”之类的术语。术语“上”意味着元件之间直接接触。术语“上方”将允许插入元件。
如本文中使用的，如果材料(例如，电介质材料或电极材料)展现出大于或等于30％的结晶度(如通过诸如X射线衍射(XRD)的技术所测量的)，则该材料将被认为是结晶的。非晶材料被认为是非结晶的。
如本文中使用的，术语“第一”、“第二”和其他序数词将被理解为仅提供区分，而不是强加任何特定的空间或时间顺序。
如本文中使用的，术语(元素的)“氧化物”将被理解为包括除了该元素和氧之外的其他组分，包括但不限于掺杂剂或合金。如本文中使用的，术语(元素的)“氮化物”将被理解为包括除了该元素和氮之外的其他组分，包括但不限于掺杂剂或合金。
如本文中使用的，术语“镶嵌”应被理解为表示镶嵌工艺。在该工艺中，在下面的氧化硅绝缘层被图案化有开放的沟槽或通道，导体应位于该开放的沟槽或通道处。在绝缘体上沉积明显过渡填充该沟槽的厚的铜涂层，并且使用化学机械平坦化(CMP)去除在绝缘层顶部上方延伸的铜(已知为过量的)。陷在绝缘层的沟槽或通道内的铜不会被去除，而是成为图案化的导体。镶嵌工艺通常在每个镶嵌阶段形成并用铜填充单个特征。双镶嵌工艺通常一次形成并用铜填充两个特征。因此，总体上，镶嵌方法涉及蚀刻电介质层(基于二氧化硅的材料)中的线和过孔特征，然后用阻挡层和 Cu金属填充这些特征。通过CMP去除多余的金属，并且然后通过水性CMP 后清洁步骤处理晶片。
本技术被应用于3D X-Point存储器的具有减小的WL和BL电阻的新单元堆叠层，以改善编程并增大阵列尺寸，特别是对于未来世代，当临界尺寸或CD进一步缩小时。在所提出的新单元堆叠层中，位线和字线可以通过自对准地镶嵌钴(Co)、铑(Rh)和钌(Ru)或利用严格的公差覆盖控制来形成。在一个实施例中，首先在衬底中形成钴(Co)位线。然后利用钴层、第一碳电极、选择器或双向阈值开关、第二碳电极、相变存储单元、第三碳电极和氮化物层来沉积单元堆叠层。该序列在本文中缩写为 Co/C/OTS/C/PCM/C/Nit堆叠层。随后，穿过堆叠层蚀刻出钴字线以形成交叉点存储单元，或者在单次镶嵌中形成钴替换栅极。由钴、铑和钌形成字线和位线，发现钴、铑和钌比诸如钨或铜的材料更易于缩放。由于使用了较薄的金属或完全消除了用于字线和位线形成的金属蚀刻，因此可以有效地减小单元堆叠层高度和深宽比。该特征有助于增大阵列尺寸。与使用钨 (W)的现有技术字线和位线相比，电压降减小。子阵列或瓦片尺寸相应增大，以提高阵列效率。与钨相比，钴随着缩放而显示出较小的电阻率增加，并且对于20nm宽的互连，钴的所估计的电阻率比钨的电阻率低40％。因此，出于缩放目的，使用Co、Rh、Ru是减小3D X-Point存储器中的字线和位线中的电阻的良好选择。
本技术被应用于三维存储器领域。三维(3D)存储器的通用的先前示例在图1A中示出。特别地，图1是三维交叉点存储器的一部分的等距视图。存储器包括第一存储单元层5和第二存储单元层10。在第一存储单元层5 和第二存储单元层之间是在X方向上延伸的多条字线15。在第一存储单元层5上方是沿Y方向延伸的多条第一位线20，并且在第二存储单元层下方的是沿Y方向延伸的多条第二位线25。此外，从图中可以看出，可以沿着 Z方向重复位线-存储单元-字线-存储单元的顺序结构，以实现堆叠构造。无论如何，可以通过选择性地激活对应于个体存储单元的字线和位线来存取该单元。将利用图1所示的方向模型来参考X和Y方向。
图1示出了3D X-Point存储单元的总体结构，并且该术语在本文中用于描述改进。字线、顶部单元位线和底部单元位线通常根据20nm/20nm的线/间隔(L/S)图案形成，并且形成在硅衬底上。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。
如上所述，存储单元可能发生由于字线和位线电阻引起的电压降的问题。本公开解决了这个问题，并提供了减小存储单元所需的电流和电压。谈到图2A，其是示出在衬底201上形成钴位线202的结构的平面俯视图。图2A的截面图是沿线A-A截取的并在图2B中示出。图2C示出了底部单元堆叠层沉积物。具有钴位线202的衬底201具有在其上沉积的以下层。从单元堆叠层沉积物的底部开始，沉积在图2B中的结构上的是钴位线202 和钴层(也标记为202)、第一碳电极209、选择器或双向阈值开关208、第二碳电极207、相变存储单元206、第三碳电极205、氮化物层204。
在图2D中示出了在本文中称为氮化物层的层204、304、501和701。这种氮化物材料的示例包括但不限于：金属氮化物(例如TiN、TiAlN、TaN、 BN)、金属氮氧化物(例如TiON)、金属硅化物(例如PtSi)、半导体(例如硅或锗)(有和没有掺杂)、还原金属氧化物(例如TiOx(x<2指示还原))、金属(例如W、Ni、Co或碳基材料)。电极可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其他混合物) 或掺杂的半导体材料，例如硅。此外，尽管所描述的特征对于多级单元特别有利，但是在一些实施例中，这些特征也可以应用于单级单元中。
再次，如先前所述，术语第一、第二和第三的使用仅是提供区分，而不是强加任何特定的空间或时间顺序。碳电极205、207和209可以互换，并且对术语第一、第二和第三的引用仅用作描述相邻元件的参考。如图2D 所示，图2C中所示的层被缩写为：Co/C/OTS/C/PCM/C/Nit堆叠层。这些缩写分别指钴层、第一碳电极、选择器或双向阈值开关、第二碳电极、相变存储单元、第三碳电极、以及氮化物层。附图标记201是指衬底或氧化物层。如图2D所示，氧化物在本文中也被表示为附图标记401和702。附图标记211是指旋涂电介质(SOD)工艺，并且与本文所示的间隙填充物 402和703同义。
图3A示出了示例性单元堆叠层1、2和3。每个堆叠层由如先前在图2A-图2D中描述的几层制成。单元堆叠层1、2和3在功能和组成上相似。为了描述在本文中公开的材料，在各图中针对共有的元件的相似的附图标记表示所示出和描述的元件的相似的材料和功能。如图3A所示，钴202在衬底201内并在单元堆叠层中。
同样，图3A中示出的是底部单元双重图案化以形成与底部位线电接触的平行底部单元。在图3B中，示出了覆盖堆叠层1、2和3的封装层304 的沉积，以保护每个堆叠层中暴露的相变存储单元206和双向阈值开关208。根据实施方式，封装可以是氮化物封装。
图4A示出了堆叠层1、2和3之上的间隙填充物402。间隙填充物可以通过原子层沉积氧化物、旋涂电介质(SOD)211或可流动的化学气相沉积(CVD)氧化物来获得。间隙填充材料的示例包括但不限于砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、碲化镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅 (PbSe)和基于钴的化合物及其任何组合。图4B示出了在堆叠层1、2和 3上产生氧化物层401的氧化物/氮化物化学机械平坦化(CMP)处理。层 401放置在封装层304之上。CMP处理在碳电极205上停止，如图4B所示。取决于取向，碳电极205可以被称为第三碳电极，或者被称为第一碳电极。
图5A示出了如在X方向上所示的氮化物硬掩模沉积物。图5B示出了在Y方向上的氮化物硬掩模。同样，使用图1作为基本参考给出X和Y方向。产生氮化物硬掩模沉积层501。该层可以是本文所述的基于氮化物的化合物，或任何其他基于氮化物的化合物。层501设置在碳电极205的顶部上。典型地，沉积可以通过化学气相沉积(CVD)来完成。在该工艺中，使用真空沉积方法来产生高质量、高性能的固体材料。在典型的CVD中，晶片(衬底)暴露于一种或多种挥发性前体，其在衬底表面上反应和/或分解以产生所需的沉积物。
图6A和图6B示出了底部单元字线双重图案化以形成垂直于与底部单元顶部碳电极205接触的位线的平行底部单元写入线。图6A示出了在X 方向上的底部字线双重图案化，并且图6B示出了在Y方向上的底部字线双重图案化。如图6A所示，相变存储(PCM)单元206和双向阈值开关208 位于碳电极之间。碳电极205、207围绕相变存储单元206，并且碳电极207和209围绕双向阈值开关208。
图7A和图7B分别示出了氮化物和氧化物封装701、702的沉积，随后是在x和y方向两者上示出的间隙填充物703。再次将氮化物施加于顶部参考碳电极，并且这些图中示出的被标记为第三碳电极205。沉积是在氮化物硬掩模501的顶部上。
图8A和图8B示出氧化物化学机械平坦化(CMP)完成并停止在碳电极205上方的钴层202上。使用湿法蚀刻去除氮化物以利用钴化合物进行填充从而形成替换钴字线801。取决于实施方式，在蚀刻工艺中可以利用氢氧化铵或过氧化氢。图8A示出了在x方向上的该替换钴字线801的布置。图8B示出了在y方向上的同一钴字线801的布置。x和y方向基于并参考图1。
图9示出了具有如本文所述的具有替换顶部单元钴(Co)位线的新单元结构的第二存储单元堆叠层沉积物和图案化。示出了分别与图8B和图 8A中所示的实施例有关的顶部部分901和底部部分903。顶部单元和底部单元替换字线或写入线将图9中的两个堆叠层分开，如由部分902所表示的。部分902中的字线由钴材料202制成。再次，取决于实施方式，字线可以由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，并且位线可以由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成。
在图10-图15中所示的第二实施例中，消除了先前描述的三个步骤并且进行了修改。首先，在衬底内没有形成钴位线。第二，不需要氮化物硬掩模沉积物。第三，由于不存在氮化物硬掩模沉积物，因此还消除了沉积氮化物和氧化物封装、以及随后沉积氮化物硬掩模沉积物的顶部上的间隙填充物的步骤。除了这三个例外，先前的描述也适用于该第二实施例。
第二实施例还解决了与第一实施例相同的问题，并提供了减小存储单元所需的电流和电压。谈及图10，其是示出底部单元堆叠层沉积物的结构的平面俯视图。氧化物衬底201具有沉积于其上的以下层。从单元堆叠层沉积物的底部开始，沉积在图10中的结构上的是钴层202、第一碳电极209、选择器或双向阈值开关208、第二碳电极207、相变存储单元206、第三碳电极205、以及氮化物层204。
再次，层204是氮化物层。这种材料的示例包括但不限于：金属氮化物(例如TiN、TiAlN、TaN、BN)、金属氮氧化物(例如TiON)、金属硅化物(例如PtSi)、半导体(例如硅或锗)(有和没有掺杂)、还原金属氧化物(例如TiOx(x<2指示还原))、金属(例如W、Ni、Co或碳基材料)。电极可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其他混合物)或掺杂的半导体材料，例如硅。此外，尽管所描述的特征对于多级单元特别有利，但是在一些实施例中，这些特征也可以应用于单级单元中。
再次，如先前所述，术语第一、第二和第三的使用仅是提供区分，而不是强加任何特定的空间或时间顺序。碳电极205、207和209可以互换，并且对术语第一、第二和第三的引用仅用作描述相邻元件的参考。如图2D 所示，图10中所示的层被缩写为：Co/C/OTS/C/PCM/C/Nit堆叠层。这些缩写分别指钴层、第一碳电极、选择器或双向阈值开关、第二碳电极、相变存储单元、第三碳电极、以及氮化物层。附图标记201是指衬底或氧化物层。如图2D所示，氧化物在本文中也被表示为附图标记401和702。附图标记211是指旋涂电介质(SOD)工艺，并且与本文所示的间隙填充物402 和703同义。
图11A示出了示例性单元堆叠层1、2和3。每个堆叠层由如先前描述的几层制成。单元堆叠层1、2和3在功能和组成上相似。为了描述在本文中公开的材料，在各图中针对共有的元件的相似的附图标记表示所示出和描述的元件的相似的材料和功能。如图11A所示，钴202在衬底201内并在单元堆叠层中。
同样，图11A中示出的是底部单元双重图案化以形成与底部位线电接触的平行底部单元。在图11B中，示出了覆盖堆叠层1、2和3的封装层304 的沉积，以保护每个堆叠层中暴露的相变存储单元206和双向阈值开关208。取决于实施方式，封装可以是氮化物封装。
图12A示出了堆叠层1、2和3之上的间隙填充物402。间隙填充物可以通过原子层沉积氧化物、旋涂电介质(SOD)211或可流动的化学气相沉积(CVD)氧化物来获得。再次，间隙填充材料的示例包括但不限于砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、碲化镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS) 和硒化铅(PbSe)和基于钴的化合物及其任何组合。图12B示出了在堆叠层1、2和3上产生氧化物层401的氧化物/氮化物化学机械平坦化(CMP) 处理。层401放置在封装层304之上。CMP处理在碳电极205上停止，如图12B所示。取决于取向，碳电极205可以被称为第三碳电极，或者被称为第一碳电极。
图13A和图13B示出了底部单元字线钴沉积物和双重图案化以形成垂直于与底部单元顶部碳电极205接触的位线的平行底部单元写入线。再次，在该第二实施例中没有氮化物硬掩模沉积物。图13A示出了在X方向上的底部字线双重图案化，并且图13B示出了在Y方向上的底部字线双重图案化。如图13A和图13B所示，相变存储(PCM)单元206和双向阈值开关 208位于碳电极之间。碳电极205、207围绕相变存储单元206，并且碳电极207和209围绕双向阈值开关208。
图14A和14B示出氧化物化学机械平坦化(CMP)完成并停止在碳电极205上方的钴层202上。使用湿法蚀刻去除氮化物以利用钴化合物进行填充从而形成替换钴字线801。取决于实施方式，在蚀刻工艺中可以利用氢氧化铵或过氧化氢。图14A示出了在x方向上的该替换钴字线801的布置。图14B示出了在y方向上的同一钴字线801的布置。x和y方向基于并参考图1。
图15示出了具有如本文所述的具有替换顶部单元钴(Co)位线的新单元结构的第二存储单元堆叠层沉积物和图案化。示出了分别与图14B和图 14A中所示的实施例有关的顶部部分1501和底部部分1503。顶部单元和底部单元替换字线或写入线将图15中的两个堆叠层分开，如由部分1502所表示的。部分1502中的字线由钴材料202制成。再次，取决于实施方式，字线可以由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，并且位线可以由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成。
前述替代示例中的大部分不是互相排斥的，而是可以以各种组合来实施以实现独特的优点。由于可以在不脱离权利要求所限定的主题的情况下利用以上讨论的特征的这些和其他变形以及组合，因此，对实施例的前述描述应当通过说明的方式而不是通过对权利要求所限定的主题进行限制的方式来理解。作为示例，不必以上述精确顺序执行前述操作。而是，可以以不同的顺序来处理各个步骤，例如颠倒或同时处理。除非另有说明，否则也可以省略步骤。另外，本文中描述的示例的提供以及用短语表达为“诸如”、“包括”等的用语不应被解释为将权利要求的主题限制于特定示例；相反，这些示例仅旨在说明许多可能的实施例之一。此外，不同附图中的相同附图标记可以标识相同或相似的元件。
尽管本文中已经参考特定实施例描述了本公开，但是应该理解，这些实施例仅是本公开的原理和应用的说明。因此，应当理解，在不脱离由所附权利要求限定的本公开的精神和范围的情况下，可以对说明性实施方式进行多种修改，并且可以设计其他布置。

Claims (15)

1.一种三维存储单元结构，包括：
至少一个存储单元堆叠层，所述存储单元堆叠层具有选择器、相变存储单元以及第一电极、第二电极和第三电极；所述相变存储单元设置在所述第一电极与所述第二电极之间，并且所述选择器设置在所述第二电极与所述第三电极之间；
彼此垂直并耦合到所述存储单元堆叠层的字线和位线，其中，所述存储单元堆叠层相对于所述字线和所述位线自对准；
所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成；
所述位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成；并且
其中，与由包含钨(W)的材料形成相比，所述字线和所述位线具有减小的电阻并使用减小的电压，以改善编程并增大阵列尺寸。
2.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关(OTS)，并且所述第一电极、所述第二电极和所述第三电极都是形成第一碳电极、第二碳电极和第三碳电极的碳电极。
3.根据权利要求2所述的三维存储器，还包括衬底，并且其中，首先在所述衬底中形成钴(Co)位线。
4.根据权利要求3所述的三维存储器，其中，所述单元堆叠层沉积在具有所述钴(Co)位线的所述衬底上，并且所述单元堆叠层包含以下顺序的层：钴材料层/所述第三碳电极/所述双向阈值开关/所述第二碳电极/所述相变存储单元/所述第一碳电极/氮化物材料层，或Co/C/OTS/C/PCM/C/Nit。
5.根据权利要求4所述的三维存储器，其中，穿过所述堆叠层蚀刻钴(Co)写入线以在单次镶嵌中形成交叉点存储单元或钴(Co)替换栅极。
6.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关(OTS)，并且所述第一电极、所述第二电极和所述第三电极都是形成第一碳电极、第二碳电极和第三碳电极的碳电极，并且所述单元堆叠层包含以下顺序的层：钴材料层/所述第三碳电极/所述双向阈值开关/所述第二碳电极/所述相变存储单元/所述第一碳电极/氮化物材料层，或Co/C/OTS/C/PCM/C/Nit。
7.根据权利要求1所述的三维存储器，其中，所述单元堆叠层还包括氮化物层、氧化物层、间隙填充层，并且不存在钨层。
8.一种三维X-Point存储管芯架构，包括：
多个顶部存储阵列或瓦片，其包含第一组相变存储单元；
多个底部存储阵列或瓦片，其包含第二组相变存储单元；
多条位线，其耦合至所述顶部阵列并耦合至所述底部阵列；
多条字线，其垂直于所述位线并包括耦合到所述顶部阵列的一组顶部单元字线和耦合到所述底部阵列的一组底部单元字线；
存储单元的所述顶部阵列均由所述顶部阵列中的相邻相变存储单元所限定的第一空间分开，存储单元的所述底部阵列均由所述底部阵列中的相邻相变存储单元所限定的第二空间分开，并且
其中，所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，并且所述位线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，以对每个存储单元进行电存取。
9.根据权利要求8所述的三维架构，其中，所述顶部字线和所述底部字线耦合至所述三维架构。
10.三维架构，其中，所述第一空间和所述第二空间在X方向上约为20nm，并且在Y方向上约为20nm。
11.一种形成三维存储器的方法，包括：
形成具有平行位线和垂直字线的交叉点存储阵列；
在所述字线和所述位线的交叉点处形成存储单元堆叠层，其中，所述存储单元堆叠层是自对准的；并且
其中，所述位线和所述字线由包含钴(Co)、铑(Rh)或钌(Ru)中的至少一种的材料形成，以使所述字线和所述位线与由包含钨(W)的材料形成的位线和字线相比具有减小的电阻并使用减小的电压，并且改善编程并增大阵列尺寸。
12.根据权利要求11所述的方法，其中，通过去除牺牲氮化物层以形成通道，并用包含钴(Co)、铑(Rh)或钌(Ru)中的所述至少一种的材料填充所述通道，来形成所述字线和所述位线。
13.根据权利要求11所述的方法，其中，通过蚀刻所述单元堆叠层并用包含钴(Co)、铑(Rh)或钌(Ru)中的所述至少一种的材料进行相气相沉积来形成所述字线和所述位线。
14.根据权利要求12所述的方法，还包括：
在衬底上形成钴底部位线；
形成底部单元堆叠层沉积物，所述底部单元堆叠层沉积物具有由钴材料、第一碳电极、双向阈值开关、第二碳电极、相变存储器、第三碳电极和氮化物层构成的层；
使用底部单元双重图案化以形成与所述钴底部位线电接触的平行底部单元；
施加氮化物封装层沉积物以覆盖所述单元堆叠层；
用原子层沉积氧化物、旋涂电介质或可流动的化学气相沉积氧化物向所述单元堆叠层施加间隙填充物；
对所述单元堆叠层施加停止在所述氮化物层旁边的所述第三碳电极上的具有氧化物和/或氮化物化合物的化学机械平坦化；
将氮化物硬掩模沉积物施加到所述氮化物层上；
使用底部字线双重图案化以形成垂直于与所述底部单元的顶部碳电极接触的所述位线的平行底部单元字线，所述底部单元的所述顶部碳电极是所述第三碳电极；
向所述底部单元堆叠层沉积物施加氮化物层和氧化物层封装，然后向所述封装施加间隙填充物；
对所述单元堆叠层施加停止在所述氮化物层上的具有氧化物化合物的化学机械平坦化以利用钴进行填充，从而形成替换钴字线；以及
施加具有替换顶部单元钴位线的第二存储单元堆叠层沉积物并图案化。
15.根据权利要求13所述的方法，还包括：
形成底部单元堆叠层沉积物，所述底部单元堆叠层沉积物具有由钴材料、第一碳电极、双向阈值开关、第二碳电极、相变存储器、第三碳电极和氮化物层构成的层；
使用底部单元双重图案化以形成与所述钴底部位线电接触的平行底部单元；
施加氮化物封装层沉积物以覆盖所述单元堆叠层；
用原子层沉积氧化物、旋涂电介质或可流动的化学气相沉积氧化物向所述单元堆叠层施加间隙填充物；
对所述单元堆叠层施加停止在所述氮化物层旁边的所述第三碳电极上的具有氧化物和/或氮化物化合物的化学机械平坦化；
使用底部字线钴沉积和双重图案化以形成垂直于与所述底部单元的顶部碳电极接触的所述位线的平行底部单元字线，所述底部单元的所述顶部碳电极是所述第三碳电极；
对所述单元堆叠层施加停止在所述氮化物层上的具有氧化物化合物的化学机械平坦化，并进行湿法蚀刻以去除所述氮化物层以利用钴进行填充，从而形成替换钴字线；以及
施加具有替换顶部单元钴位线的第二存储单元堆叠层沉积物并图案化。
CN202080001996.1A 2020-08-11 2020-08-11 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层 Pending CN112106202A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/108487 WO2022032490A1 (en) 2020-08-11 2020-08-11 New cell stack with reduced wl and bl resistance for 3d x-point memory to improve program and increase array size

Publications (1)

Publication Number Publication Date
CN112106202A true CN112106202A (zh) 2020-12-18

Family

ID=73785360

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001996.1A Pending CN112106202A (zh) 2020-08-11 2020-08-11 用于3D X-Point存储器以改善编程并增大阵列尺寸的具有减小的WL和BL电阻的新单元堆叠层

Country Status (2)

Country Link
CN (1) CN112106202A (zh)
WO (1) WO2022032490A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118339654A (zh) * 2022-11-11 2024-07-12 长江先进存储产业创新中心有限责任公司 多堆叠体三维相变存储器及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190140022A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US20190172502A1 (en) * 2017-12-01 2019-06-06 Samsung Electronics Co., Ltd. Memory devices
US20190362785A1 (en) * 2014-04-30 2019-11-28 Micron Technology, Inc. Variable resistance memory stack with treated sidewalls
CN110914994A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 用于形成三维相变存储器件的方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190362785A1 (en) * 2014-04-30 2019-11-28 Micron Technology, Inc. Variable resistance memory stack with treated sidewalls
US20190140022A1 (en) * 2017-11-09 2019-05-09 Samsung Electronics Co., Ltd. Memory devices having crosspoint memory arrays therein with multi-level word line and bit line structures
US20190172502A1 (en) * 2017-12-01 2019-06-06 Samsung Electronics Co., Ltd. Memory devices
CN110914994A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 用于形成三维相变存储器件的方法
CN110914907A (zh) * 2019-10-14 2020-03-24 长江存储科技有限责任公司 三维相变存储器件

Also Published As

Publication number Publication date
WO2022032490A1 (en) 2022-02-17

Similar Documents

Publication Publication Date Title
US11063215B2 (en) Spacial arrangments of and critical dimensions for bit line contacts of three-dimensional phase-change memory devices
US11133465B2 (en) Methods for forming three-dimensional phase-change memory devices
CN112041997B (zh) 用于3D X-Point存储器的具有减小的编程电流和热串扰的新单元结构
US10748966B2 (en) Three-dimensional memory device containing cobalt capped copper lines and method of making the same
WO2022104591A1 (en) Vertical 3d pcm memory cell and program read scheme
US11031435B2 (en) Memory device containing ovonic threshold switch material thermal isolation and method of making the same
WO2010074785A1 (en) Dual insulating layer diode with asymmetric interface state and method of fabrication
US9111858B2 (en) Non-volatile semiconductor memory device and method for manufacturing the same
WO2022032490A1 (en) New cell stack with reduced wl and bl resistance for 3d x-point memory to improve program and increase array size
CN112585758B (zh) 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构
WO2022077167A1 (en) Novel self-aligned half damascene contact scheme to reduce cost for 3d pcm
CN112655092B (zh) 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法
WO2022032489A1 (en) A new replacement bit line and word line scheme for 3d phase change memory to improve program and increase array size
CN112655093B (zh) 具有衬垫限制单元结构的三维存储器及其制造方法
CN112470283B (zh) 用于减小3d交叉点存储器阵列中的热串扰的方法
CN112655094B (zh) 用于3d x点存储器的凹陷衬垫限制单元结构和制造方法
CN109768159B (zh) 存储器件
CN112585759B (zh) 一种三维交叉点存储单元结构和制造方法
CN112602152A (zh) 具有多个阈值电压的存储单元的存储器件及其形成和操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination