CN112655092B - 用于3d x点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法 - Google Patents

Abstract

公开了一种用于3D X点存储器的具有减小的编程电流和热串扰的衬垫电极单元结构和制造方法。在所提出的单元结构和工艺流程中，通过自对准图案化和蚀刻在字线和位线的交叉点处产生相变存储器(PCM)单元。PCM单元包括与自对准PCM单元电接触的衬垫电极以进一步减小编程电流要求。由于电极与PCM单元之间的接触面积减小，因此编程电流密度在电极上方的存储器单元柱的中间最高以形成蘑菇状单元。由于单元编程体积较小，所以相邻单元之间的热串扰减小。

Description

用于3D X点存储器的具有减小的编程电流和热串扰的衬垫电 极单元结构和制造方法

技术领域

本公开内容总体上涉及三维电子存储器，具体而言，涉及减少邻近存储单元中的编程电流和热串扰。

背景技术

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。因此，平面存储单元的存储密度接近上限。三维(3D)存储器架构可以解决平面存储单元中的密度限制。

相变存储器(PCM)是非易失性固态存储器技术，其利用相变材料(例如硫族化合物，例如GST(锗-锑-碲))在具有不同电阻的状态之间的可逆、热辅助切换。基本存储单元(“单元”)可被编程为呈现不同电阻特性的若干不同状态或电平。可编程单元状态可用于表示不同的数据值，从而允许信息的存储。

PCM单元通过热自加热以诱发非晶或结晶状态以表示1和0来编程或擦除。编程电流与PCM单元的大小和横截面积成正比。在单级PCM器件中，每个单元可以被设置为两种状态之一，“置位”状态和“复位”状态，允许每单元存储一位。在对应于相变材料的完全非晶状态的复位状态中，单元的电阻非常高。通过加热到高于其结晶点的温度，然后冷却，相变材料可以转变成低电阻、完全结晶状态。该低电阻状态提供单元的置位状态。如果单元然后被加热到高于相变材料的熔点的高温，则材料在快速冷却时恢复到完全非晶的复位状态。

由于热自加热的性质，当编程相邻单元时，发生串扰。串扰是信号之间的干扰。由于工艺技术缩小，相邻互连之间的间隔缩小。接通一个信号，可以影响另一个信号。在最坏的情况下，这可能导致另一个单元的值发生变化，或者它可能延迟影响定时的信号转换。这被分类为信号完整性问题。

此外，由于IR降(IR＝电压＝电流x电阻)，大的编程电流要求也适合于大的编程电压要求。通过经由与每个单元相关联的一对电极将适当电压施加到相变材料来实现PCM单元中的数据的读取和写入。在写入操作中，所得编程信号致使相变材料焦耳加热到适当温度以在冷却时诱发所需单元状态。使用单元电阻作为单元状态的度量来执行PCM单元的读取。所施加的读取电压导致电流流过单元，该电流取决于单元的电阻。因此，单元电流的测量提供了已编程单元状态的指示。足够低的读取电压用于该电阻度量以确保读取电压的施加不干扰已编程单元状态。然后，可通过将电阻度量与预定义参考电平进行比较来执行单元状态检测。编程电流(I)通常在100-200μA的量级。如果单元中的写入线(WL)和位线(BL)遇到大电阻，则电压降可以相当大。

因此，仍需要提供减小的编程电流和减小的热串扰的这种存储单元。

发明内容

包括以下概述以提供对本公开内容的方面和特征的基本理解。该概述不是广泛的综述，并且因此其不旨在特别地标识关键或重要元素或描述本公开内容的范围。其唯一目的是以概括的格式来呈现概念。

在一个方面，提出了一种用于3D X点存储器的新颖的衬垫电极单元结构，与现有技术的3D X点存储单元结构相比，其允许减小的编程电流和减小的热串扰。在当前新单元结构中，每个叠层由垂直的字线和位线组成，相变存储器(PCM)与字线和位线之间的双向阈值开关(OTS)串联。PCM存储单元和OTS选择器件与字线和位线自对准。PCM存储单元由在PCM存储单元的中心处与PCM存储单元电接触的位线方向上的衬垫电极组成。

在另一方面，提供了一种用于形成3D X点存储器的新衬垫电极单元结构的方法，与现有技术的3D X点存储单元结构相比，其允许减小的编程电流和减小的热串扰。该方法包括形成具有平行位线(BL)和垂直字线(WL)的交叉点存储器阵列。与双向阈值开关(OTS)串联的PCM存储单元形成在WL和BL的交叉点上并且是自对准的。通过在电介质台面的侧壁上沉积电极材料并通过化学机械抛光(CMP)平坦化来形成衬垫电极。

在其它方面，一种3D X点存储器管芯架构包括由小间隔分隔的多个存储器阵列(区块)。存储器阵列由具有衬垫限制存储单元的多个存储单元(PCM)和双向阈值开关(OTS)组成。

根据一个方面，一种具有衬垫限制单元结构的三维存储器包括：字线和位线，彼此垂直并且耦合到至少一个存储单元叠层；包含在存储单元叠层内的选择器、具有顶面和底面的相变存储(PCM)单元、衬垫电极、第一电极、第二电极和第三电极；PCM单元设置在第一电极和衬垫电极之间，衬垫电极设置在PCM单元与第二电极之间，以及选择器设置在第二电极和第三电极之间；PCM单元和选择器被限制在字线和位线之间，并且PCM与选择器串联；平行于字线延伸的字线方向和平行于位线延伸的位线方向；其中，PCM单元和选择器相对于字线和位线自对准；并且其中，衬垫电极形成在位线方向上并与PCM单元的底面的中心部分电接触。

在一些布置中，衬垫电极被设置在氮化物衬垫内

在一些布置中，PCM单元、选择器、衬垫电极以及第一电极、第二电极和第三电极各自具有相对于字线方向和位线方向的尺寸；并且衬垫电极尺寸上相对于PCM单元和选择器更小，以向PCM提供减小的所需电流。

在一些布置中，选择器是双向阈值开关，并且单元叠层还包括封装层以保护PCM单元和双向阈值开关。

在一些布置中，三维存储器包括在由字线限定的二维区域上方或下方的区域中的附加存储单元。

在一些布置中，单元叠层还包括氮化物层、钨层、氧化物层、间隙填充层，并且第一电极和第二电极是碳电极。

在一些布置中，间隙填充层包含选自由基于钴的材料、砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)及其任何组合组成的组中的材料。

根据另一方面，一种具有衬垫限制单元结构的三维X点存储器管芯架构包括：相变存储单元的多个顶部阵列或区块；相变存储单元的多个底部阵列或区块；多条位线，耦合到顶部阵列且耦合到底部阵列；多条字线，包括耦合到顶部阵列的顶部单元字线的集合和耦合到底部阵列的底部单元字线的集合；其中，存储单元的顶部阵列各自由第一间隔分隔，第一间隔由顶部阵列中相邻的具有PCM单元的相变存储单元、衬垫电极和选择器限定，并且相变存储单元的底部阵列各自由第二间隔分隔，第二间隔由底部阵列中相邻的具有PCM单元的相变存储单元、衬垫电极和选择器限定。

在一些布置中，顶部字线和底部字线耦合到该架构。

在一些布置中，与设置在每个相应阵列内的选择器相比，凹陷衬垫限制单元的顶部阵列和底部阵列具有减小的大小。

在一些布置中，选择器是双向阈值开关。

在又一方面，一种形成具有凹陷衬垫限制单元结构的三维存储器的方法包括形成具有多条平行位线和多条垂直字线的交叉点存储器阵列；在字线和位线的交叉点处与双向阈值开关(OTS)选择器件串联地自对准地形成相变存储(PCM)单元；并且其中，通过在电介质台面的侧壁上沉积电极材料并通过化学机械抛光(CMP)平坦化来形成衬垫电极。

附图说明

当参考以下对示例性实施例的描述和附图考虑时，将进一步理解本公开内容的前述方面、特征和优点，其中相同的附图标记表示相同的元件。在描述附图中示出的本公开内容的示例性实施例时，为了清楚起见，可以使用具体术语。

然而，本公开内容的各方面不旨在限于所使用的具体术语。

图1A和1B分别是三维交叉点存储器的现有多个部分和单个部分的等距视图。

图2A是三维交叉点存储器的一部分的等距视图，且图2B是示出单元叠层中的各层的缩写的图示。

图3A和3B是示出氮化物层的沉积的三维交叉点存储器的一部分的平面图，且图3C是图3B的俯视图。

图4A是三维交叉点存储器的一部分的平面图，其示出牺牲材料沉积，随后蚀刻以形成衬垫电极。图4B是图4A的俯视图。

图5A和5B是根据图4A和4B的实施例的三维交叉点存储器的平面图，其示出底部单元双重图案化，其中第一部分蚀刻用以蚀刻穿过顶部电极和存储单元，在中间电极上停止以形成平行线。

图6A和6B是根据图5A和5B的实施例的三维交叉点存储器的平面图，其示出底部单元蚀刻，其中第二部分蚀刻用以蚀刻以形成平行的底部单元位线，随后进行封装、间隙填充和抛光。

图7A和7B是根据图6A和6B的实施例的三维交叉点存储器的平面图，其示出字线金属沉积。

图8A和8B是根据图7A和7B的实施例的三维交叉点存储器的平面图，其示出底部单元字线双重图案化以形成平行线。

图9A和9B是根据图8A和8B的实施例的三维交叉点存储器的平面图，其示出封装、间隙填充和抛光单元叠层。

图10是根据图9A和9B的实施例的三维交叉点存储器的平面图，其示出在图9A中所示的叠层的顶部上的存储单元沉积的第二叠层。

具体实施方式

尽管讨论了具体的配置和布置，但应该理解，这仅仅是为了说明的目的而进行的。相关领域的技术人员将认识到，在不脱离本公开内容的精神和范围的情况下，可以使用其他配置和布置。对于相关领域的技术人员显而易见的是，本公开内容还可以用于各种其他应用中。

应注意到，在说明书中对“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可能不一定包括该特定的特征、结构或特性。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，无论是否明确描述，结合其他实施例来实现这样的特征、结构或特性都在相关领域的技术人员的知识范围内。

通常，可以至少部分地从上下文中的用法理解术语。例如，如本文所用的术语“一个或多个”至少部分取决于上下文，可用于以单数意义描述任何特征、结构或特性，或可用于以复数意义描述特征、结构或特征的组合。类似地，至少部分取决于上下文，诸如“一”、“一个”或“该”的术语同样可以被理解为表达单数用法或表达复数用法。

应当容易理解的是，本公开内容中的“在……上”、“在……之上”和“在……上方”的含义应以最宽泛的方式来解释，使得“在……上”不仅意味着“直接在某物上”，而且还包括其间具有中间特征或层的“在某物上”的含义。此外，“在……之上”或“在……上方”不仅意味着“在某物之上”或“在某物上方”，而且还可以包括其间没有中间特征或层的“在某物之上”或“在某物上方”的含义(即，直接在某物上)。

此外，为了便于描述，可以在本文使用诸如“在……之下”、“在……下方”、“下”、“在……之上”、“上”等的空间相对术语来描述如图所示的一个元件或特征与另一个元件或特征的关系。除了附图中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或在其他取向)并且同样可以相应地解释本文使用的空间相关描述词。

如本文所使用的，术语“衬底”可以指期望在其上形成或处理材料层的任何工件。非限制性示例包括硅、锗、二氧化硅、蓝宝石、氧化锌、碳化硅、氮化铝、氮化镓、尖晶石、氧化硅上的碳化硅、玻璃、氮化镓、氮化铟、氮化铝、玻璃、其组合或合金、以及其它固体材料。衬底本身可以被图案化。添加在衬底顶部的材料可以被图案化或可以保持未图案化。此外，衬底可以包括多种半导体材料，例如硅，锗、砷化镓、磷化铟等。可替换地，衬底可以由非导电材料制成，例如玻璃、塑料或蓝宝石晶圆。

如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均匀或不均匀连续结构的区域。例如，层可以位于连续结构的顶面和底面之间或在顶面和底面处的任何一对侧向平面之间。层可以水平、垂直和/或沿着锥形表面延伸。衬底可以是层，其中可以包括一层或多层，和/或可以在其上、上方和/或其下具有一层或多层。层可以包括多个层。例如，互连层可以包括一个或多个导电和触点层(其中形成有触点、互连线和/或过孔)以及一个或多个介电层。

本文使用的术语“水平的”将被理解为定义为平行于衬底的平面或表面的平面，而不管衬底的取向如何。术语“垂直的”将指垂直于如先前定义的水平的方向。诸如“上方”、“下方”、“底部”、“顶部”、“侧”(例如，侧壁)、“较高”、“较低”、“上部”、“以上”和“以下”的术语是相对于水平面定义的。术语“在……上”是指元件之间存在直接接触。术语“在……上方”将允许插入元件。

如本文所使用的，如果材料(例如介电材料或电极材料)表现出大于或等于30％的结晶度(如通过诸如X射线衍射(XRD)的技术所测量的)，则其将被认为是“结晶的”。无定形材料被认为是非结晶材料。

如本文所使用的，术语“第一”、“第二”和其它序数词将被理解为仅提供区分，而不是强加任何特定的间隔或时间顺序。

如本文所使用的，术语(元素的)“氧化物”将被理解为包括除该元素和氧之外的附加成分，包括但不限于掺杂剂或合金。如本文所用，术语(元素的)“氮化物”将被理解为包括除该元素和氮之外的附加成分，包括但不限于掺杂剂或合金。

本技术应用于三维存储器领域。图1A中示出了三维(3D)存储器的一般化先前示例。特别地，图1A是三维交叉点存储器的一部分的等距视图。该存储器包括第一层存储单元5和第二层存储单元10。在第一层存储单元5和第二层存储单元之间是在X方向上延伸的多条字线15。在第一层存储单元5上方是沿Y方向延伸的多条第一位线20，在第二层存储单元下方是沿Y方向延伸的多条第二位线25。此外，如从图中可以看出，位线-存储单元-字线-存储单元的顺序结构可以沿Z方向重复以实现堆叠配置。在任何情况下，可通过选择性地激活对应于单个存储单元的字线和位线来存取该单元。

在图1B中，示出了图1A中的单元结构的单个部分100。示出了连接到顶部单元叠层150的顶部单元位线110。叠层150由几层组成，在本文中将在该标准叠层150的改进中描述这些层。垂直于顶部单元位线110的是顶部单元写入线130和底部单元写入线140。连接到底部单元写入线140的是底部单元叠层160。平行于顶部单元位线110的是底部单元位线120。底部单元位线120耦合到底部单元叠层160。与单元叠层150类似，单元叠层160也由几层制成。图1A和1B示出了3D X点存储单元的一般结构，在本文中使用该术语来描述改进。图1A示出了沿Z(深度)方向观察的部分。该部分包括在X(水平)方向上延伸的多条字线，例如字线130、140，沿着Y(垂直)方向延伸且对应于存储单元150的顶部单元阵列的多条顶部单元位线，例如位线110、120，以及沿着垂直方向延伸且对应于存储单元160的底部单元阵列的多条底部单元位线。字线、顶部单元位线和底部单元位线通常根据20nm/20nm线/间隔(L/S)图案形成且形成于硅衬底上。此外，存储器可以采用互补金属氧化物半导体(CMOS)技术。

如上所述，相邻单元可能发生串扰问题。本公开内容解决了这个问题和降低存储单元所需电流的问题。提及图2A，其是示例性三维交叉点底部单元叠层的平面图。每个叠层由几层构成。单元叠层在功能和组成上是类似的。对于本文所公开的材料的描述，在各个附图中的共同元件的类似附图标记表示所示和所述元件的类似材料和功能。

在图2A中，示出了实施例的单元结构的单个部分200。示出了连接到底部单元叠层230的底部单元写入线210。垂直于底部单元写入线210的是底部单元位线220。层201是氮化物层。这种材料的示例包括诸如TiN、TiAlN、TaN、BN的金属氮化物、诸如TiON的金属氧化物氮化物、诸如PtSi的金属硅化物、诸如硅或锗(掺杂或未掺杂)的半导体、诸如TiOx(x＜2表示还原)的还原金属氧化物、诸如W、Ni、Co的金属或碳基材料。通常，可通过化学气相沉积(CVD)来完成沉积。在该方法中，使用真空沉积法来制备高质量、高性能的固体材料。在典型的CVD中，水(衬底)暴露于一种或多种挥发性前体，其在衬底表面上反应和/或分解以产生期望的沉积物。层202a、202b和206C是a-C或电极层。电极可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其它混合物)或掺杂的半导体材料，例如硅。根据实施例，电极可以是碳电极或本领域技术人员已知的任何其它电极。层203是相变存储器(PCM)单元。图2A示出了分别处于结晶203A和非晶203b状态的PCM单元203。PCM单元203设置在电极202a与衬垫电极204之间，如图2A中所示。衬垫电极204设置在PCM单元203与电极202b之间。衬垫电极204设置在氮化物层201中或其上。选择器或双向阈值开关(OTS)205也设置在两个电极202b和202c之间。图2B是示出本文所述的各层的缩写的图示。此外，虽然所描述的特征对于多层单元特别有利，但在一些实施例中，这些特征也可有利地应用于单层单元中。

如使用在本文中描述的本技术所认识到的，如图1A和1B中所例示的现有配置在其对存储器区域(或“存储器基板面”)的使用方面是低效的。该配置易受来自相邻单元的串扰的影响，从而导致对存储单元的干扰。此外，随着单元数量的增加，由于对额外存储器的需求增加，功率需求显著增加。所公开的新配置提供改进的存储单元密度和位线密度以及存储单元所需的减小的串扰和功率。新的配置包括衬垫电极204，其相对于其相应叠层中的选择器、PCM单元和/或电极而尺寸减小。例如，可以从图3A和3B到图10所示的过程开始看到这种减小的尺寸和横截面积。由于电极与PCM单元之间的接触面积减小，因此编程电流密度在电极上方的存储器单元柱的中间最高，以形成如图2A中所示的“蘑菇状单元”203b。

图3A示出了底部单元叠层沉积。层301可以是钨基化合物或钴基化合物，并且用作导体等。根据实施例，导体可以由具有导电性质的其它材料制成。层202b和202c是a-C或电极层。选择器或双向阈值开关(OTC)205设置在电极层202b和202c之间。层302可以是取决于实施例的衬底，或者表示底部位线。在图3B中，示出了覆盖电极202b的氮化物层201的沉积。在该图中，进行第一蚀刻以蚀刻穿过氮化物层201并在电极202b上停止以形成氮化物层201A和201B的平行线。根据实施例，例如可以使用过氧化氢或氢氧化铵来完成蚀刻。也可以利用本领域技术人员已知的其它方法。在图3C中，示出了所形成的氮化物层201的平行线的俯视图。

图4A示出了衬垫电极沉积步骤。衬垫电极材料设置在氮化物层201a、201b的平行线之间。进行第二蚀刻以蚀刻衬垫电极材料，从而形成衬垫电极404a、404b、404c。氮化物材料设置在衬垫电极404a、404b和404c之间，以形成氮化物层401a、401b的平行线，并且进行化学机械抛光(CMP)处理，从而平坦化氮化物衬垫牺牲层表面410。图4B是图4A的实施例的俯视图，示出了所得的氮化物层401a、201a、401b、201b和衬垫电极404a、404b、404c的交替平行线。

图5A示出了相变存储器(PCM)和电极沉积步骤。如图所示，产生相变存储器(PCM)层203、电极层202a和氮化物层501硬掩模。电极可以由任何方便的导电材料形成，通常是金属材料(例如，纯金属或金属化合物、合金或其它混合物)或掺杂的半导体材料，例如硅。根据实施例，电极层202a可以是碳电极或本领域技术人员已知的任何其它电极。氮化物层501可以是TiN、TiAlN、TaN、BN、诸如TiON的金属氧化物氮化物、诸如PtSi的金属硅化物、诸如硅或锗(掺杂或未掺杂)的半导体、诸如TiOx(x＜2表示还原)的还原金属氧化物、或诸如W、Ni、Co的金属、或碳基材料。

图5B示出了底部单元双重图案化。进行第一部分蚀刻以蚀刻穿过顶部电极202a、PCM单元203和衬垫电极204，并在电极202b上停止以形成平行线。根据实施例，可以例如使用过氧化氢或氢氧化铵或本领域技术人员已知的其它方法来完成具有第一蚀刻或部分蚀刻的底部单元双重图案化。图5B还示出了氮化物和氧化物封装510、512的沉积，以覆盖叠层1、2和3，从而保护每个叠层中的暴露的电极202a、PCM单元203和衬垫电极204。封装层510可以由氮化硅或其它合适的材料构成。叠层1、2和3可以进一步用包括衬底的氧化物层512封装。

图6A示出了底部单元第二蚀刻，用以蚀刻穿过剩余的电极202b、202c、双向热开关205和导体301，以形成平行的底部单元位线。沉积覆盖叠层1、2和3的封装层601，以保护每个叠层中现在暴露的双向热开关205。在封装之后，间隙填充物620覆盖叠层1、2和3。间隙填充物可通过原子层沉积氧化物、电介质上旋涂(SOD)或可流动化学气相沉积(CVD)氧化物来获得。间隙填充材料的示例包括(但不限于)砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)以及钴基化合物及其任何组合。图6B示出了对叠层1、2和3的氧化物/氮化物化学机械抛光(CMP)处理。CMP处理在碳电极202a上停止，如图6B所示。

图7A示出了字线金属和氮化物金属沉积步骤。如X方向上所示，产生金属层701和氮化物层702。金属层701可以是钨或任何其它导体金属。氮化物层702可以是TiN、TiAlN、TaN、BN、诸如TiON的金属氧化物氮化物、诸如PtSi的金属硅化物、诸如硅或锗(掺杂或未掺杂)的半导体、诸如TiOx(x＜2表示还原)的还原金属氧化物、或诸如W、Ni、Co的金属、或碳基材料。通常，可通过化学气相沉积(CVD)来完成沉积。在该过程中，使用真空沉积法来制备高质量、高性能的固体材料。在典型的CVD中，晶圆(衬底)暴露于一种或多种挥发性前体，其在衬底表面上反应和/或分解以产生期望的沉积物。图7B是从图7A的叠层1沿线7B-7B截取的横截面，示出了图7A中描述的Y方向上的各个层。

图8A和8B示出了底部单元字线双重图案化以形成垂直于位线的平行底部单元写入线，该位线与底部单元顶部碳电极202a接触。如图8B所示，其为图8A在方向8B-8B上的截面图，进行第一部分蚀刻以蚀刻穿过顶部电极202a、PCM单元203、衬垫电极204，并在电极202b上停止以形成平行线。根据实施例，例如可以使用过氧化氢或氢氧化铵，或通过本领域技术人员已知的其它方法来完成蚀刻。

图9A和9B示出了氮化物和氧化物封装910、912的沉积，用以覆盖叠层1、2和3，从而保护每个叠层中的暴露的电极和氮化物凹陷衬垫限制相变存储单元。封装层910可以由氮化硅或其它合适的材料构成。可以进一步用包括衬底的氧化物层912封装叠层1、2和3。然后，利用第二蚀刻进行底部单元写入线蚀刻，以蚀刻穿过剩余电极202b、202c、双向热开关205和导体301，以形成平行的底部单元字线。封装层914沉积覆盖叠层1、2和3，以保护每个叠层中现在暴露的双向热开关205。在封装之后，间隙填充物920覆盖叠层801、802和803。间隙填充物可通过原子层沉积氧化物、电介质上旋涂(SOD)或可流动化学气相沉积(CVD)氧化物来获得。在导体301中完成并停止氧化物化学机械抛光(CMP)。同样根据实施例，导体301可以是钨(W)或其它导电材料。

图10示出了具有凹陷和减小尺寸的本文所描述的新单元结构的存储单元沉积和图案化的第二叠层。显示了顶部部分1010和底部部分1030，两者均具有尺寸上相对于电极202a、202b、202c、PCM 203和选择器205较小的衬垫电极203。顶部单元和底部单元写入线1020分离两个叠层。对叠层1001、1002和1003进行氧化物/氮化物化学机械抛光(CMP)处理。CMP处理在导体301上停止，如图9B所示。

大多数前述可替代示例不是相互排斥的，而是可以以各种组合来实施以实现独特的优点。由于在不脱离权利要求所限定的主题的情况下可以利用上述特征的这些和其他变型和组合，因此应当作为说明而不是作为限制权利要求所限定的主题来理解实施例的上述描述。作为示例，前面的操作不必以上述精确的顺序执行。相反，可以以不同的顺序处理各个步骤，例如颠倒的或同时的。除非另有说明，否则也可以省略步骤。另外，本文所述的示例的提供以及措辞为“诸如”、“包括”等的从句不应被解释为将权利要求的主题限制到具体示例；相反，这些示例旨在仅示出许多可能实施例中的一个。此外，不同附图中的相同附图标记可以标识相同或相似的元件。

尽管本文已参考特定实施例描述了本公开内容，但应理解，这些实施例仅说明本公开内容的原理和应用。因此，应当理解，在不脱离由所附权利要求限定的本公开内容的精神和范围的情况下，可以对说明性实施例进行许多修改，并且可以设计出其它布置。

Claims (12)

1.一种具有衬垫限制单元结构的三维存储器，包括：

彼此垂直并且耦合到至少一个存储单元叠层的字线和位线；

包含在所述存储单元叠层内的选择器、具有顶面和底面的相变存储PCM单元、衬垫电极、第一电极、第二电极和第三电极；

所述PCM单元设置在所述第一电极和所述衬垫电极之间，所述衬垫电极设置在所述PCM单元和所述第二电极之间，以及所述选择器设置在所述第二电极和所述第三电极之间；

所述PCM单元和所述选择器被限制在所述字线和所述位线之间，并且所述PCM与所述选择器串联；

平行于所述字线延伸的字线方向，和平行于所述位线延伸的位线方向；

其中，所述PCM单元和所述选择器相对于所述字线和所述位线自对准；

其中，所述衬垫电极形成在所述位线方向上并与所述PCM单元的底面的中心部分电接触；以及

其中，编程电流密度在所述衬垫电极上方的所述存储单元叠层的中间最高以形成蘑菇状单元。

2.根据权利要求1所述的三维存储器，其中，所述衬垫电极被设置在氮化物衬垫内。

3.根据权利要求1所述的三维存储器，其中，所述PCM单元、所述选择器、所述衬垫电极以及所述第一电极、所述第二电极和所述第三电极各自具有相对于所述字线方向和所述位线方向的尺寸；并且所述衬垫电极尺寸上相对于所述PCM单元和选择器更小，以向所述PCM提供减小的所需电流。

4.根据权利要求1所述的三维存储器，其中，所述选择器是双向阈值开关，并且所述单元叠层还包括封装层以保护所述PCM单元和所述双向阈值开关。

5.根据权利要求1所述的三维存储器，还包括在由所述字线限定的二维区域上方或下方的区域中的附加存储单元。

6.根据权利要求1所述的三维存储器，其中，所述单元叠层还包括氮化物层、钨层、氧化物层、间隙填充层，并且所述第一电极和所述第二电极是碳电极。

7.根据权利要求6所述的三维存储器，其中，所述间隙填充层包含选自以下各项的材料：基于钴的材料、砷化镓(GaAs)、砷化铟镓(InGaAs)、氮化镓(GaN)、氮化铝(AlN)、硫化镉(CdS)、硒化镉(CdSe)、亚碲酸镉(CdTe)、硫化锌(ZnS)、硫化铅(PbS)和硒化铅(PbSe)及其任何组合。

8.一种具有衬垫限制单元结构的三维X点存储器管芯架构，包括：

相变存储单元的多个顶部阵列或区块；

相变存储单元的多个底部阵列或区块；

耦合到所述顶部阵列且耦合到所述底部阵列的多条位线；

多条字线，其包括耦合到所述顶部阵列的顶部单元字线的集合和耦合到所述底部阵列的底部单元字线的集合；

其中，所述存储单元的顶部阵列各自由第一间隔分隔，所述第一间隔由所述顶部阵列中相邻的具有PCM单元的相变存储单元、衬垫电极和选择器限定，并且所述相变存储单元的底部阵列各自由第二间隔分隔，所述第二间隔由所述底部阵列中相邻的具有PCM单元的相变存储单元、衬垫电极和选择器限定。

9.根据权利要求8所述的三维X点存储器管芯架构，其中，所述顶部单元字线和所述底部单元字线耦合到所述三维X点存储器管芯架构。

10.根据权利要求8所述的三维X点存储器管芯架构，其中，与设置在每个相应阵列内的PCM单元和选择器相比，衬垫电极的所述顶部阵列和所述底部阵列具有减小的大小。

11.根据权利要求8所述的三维X点存储器管芯架构，其中，所述选择器是双向阈值开关。

12.一种形成具有衬垫电极单元结构的三维存储器的方法，包括：

形成具有多条平行位线和多条垂直字线的交叉点存储器阵列；

在所述字线和所述位线的交叉点处，形成与双向阈值开关(OTS)选择器件串联的、自对准的相变存储(PCM)单元；以及

通过在电介质台面的侧壁上沉积电极材料并通过化学机械抛光(CMP)平坦化来形成衬垫电极。