CN106783859A - 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 - Google Patents

一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 Download PDF

Info

Publication number
CN106783859A
CN106783859A CN201611039159.XA CN201611039159A CN106783859A CN 106783859 A CN106783859 A CN 106783859A CN 201611039159 A CN201611039159 A CN 201611039159A CN 106783859 A CN106783859 A CN 106783859A
Authority
CN
China
Prior art keywords
polysilicon layer
floating gate
gate region
generation
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611039159.XA
Other languages
English (en)
Inventor
张超然
罗清威
刘杰
李赟
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201611039159.XA priority Critical patent/CN106783859A/zh
Publication of CN106783859A publication Critical patent/CN106783859A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Abstract

本发明涉及一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法，包括：在衬底待生成浮栅区生成隔离；在衬底上沉积生成多晶硅层；多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；对待生成浮栅区多晶硅层进行离子注入，以改变待生成浮栅区多晶硅层的结晶状态；对多晶硅层进行化学机械研磨，直至待生成浮栅区多晶硅层被隔离分离，以形成栅格；去除非生成浮栅区多晶硅层，以形成浮栅。本发明的有益效果是：避免去除此非生成浮栅区多晶硅层的过程中损伤衬底，导致生成的器件无法正常开启或失效；且有效避免了现有生成方式在离子注入进程中，由于非生成浮栅区多晶硅层过薄，如未对此部分采取保护措施，离子注入会影响衬底的可能。

Description

一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法。
背景技术
现有闪存制造工艺在存储区形成浮栅的具体制程为：在存储区已生成浅槽隔离的衬底上沉积生成多晶硅层，再由化学机械研磨的方式去除多晶硅层，直至多晶硅层在存储区被浅槽隔离分离形成栅格，然后对多晶硅层进行离子注入，最后去除外围电路区的多晶硅层，从而在存储区形成浮栅。
但是由于外围电路区浅槽隔离少于存储区浅槽隔离，导致化学机械研磨时，研磨速率存储区低于外围电路区，存储区和外围电路区剩余的多晶硅层的厚度存在台阶差；当存储区多晶硅层厚度满足浮栅要求时，外围电路区多晶硅层过薄；过薄的外围电路区多晶硅层在去除时，容易导致衬底有源区硅的损伤，从而导致闪存器件无法正常开启，甚至失效。
发明内容
本发明目的是提供一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法，解决现有技术中存在的上述问题。
本发明解决上述技术问题的技术方案如下：
一种浮栅生成方法，包括如下步骤：
步骤1，在衬底待生成浮栅区生成隔离；
步骤2，在衬底上沉积生成多晶硅层；所述多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；
步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态；
步骤4，对多晶硅层进行化学机械研磨，直至所述待生成浮栅区多晶硅层被所述隔离分离，以形成栅格；
步骤5，去除所述非生成浮栅区多晶硅层，以形成浮栅。
本发明的有益效果是：将现有浮栅生成方式中的离子注入进程提到化学机械研磨进程之前，并且仅对待生成浮栅区多晶硅层进行离子注入；由于待生成浮栅区多晶硅层的结晶状态被破坏，从而提高化学机械研磨中待生成浮栅区多晶硅层的研磨速率，进而弥补由于待生成浮栅区多晶硅层中存在隔离所降低的研磨速率，保证待生成浮栅区多晶硅层的研磨速率不低于非生成浮栅区多晶硅层的研磨速率；进一步保证待生成浮栅区多晶硅层的厚度满足浮栅要求时，非生成浮栅区多晶硅层具有一定厚度；避免去除此非生成浮栅区多晶硅层的过程中损伤衬底，导致生成的器件无法正常开启或失效；且有效避免了现有生成方式中化学机械研磨后再完成待生成浮栅区多晶硅层离子注入，在离子注入进程中，由于非生成浮栅区多晶硅层过薄，如未对此部分采取保护措施，离子注入会影响衬底的可能。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述步骤3包括，在所述多晶硅层上涂覆光刻胶，光刻去除所述待生成浮栅区多晶硅层上的光刻胶，保留所述非生成浮栅区多晶硅层上的光刻胶，以保留的光刻胶为掩膜对所述多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态。
采用上述进一步方案的有益效果是，将光刻胶与光刻相结合，在非生成浮栅区多晶硅层上生成离子注入过程中所需的掩膜，保证非生成浮栅区多晶硅层不受离子注入的影响，工艺简单可行。
进一步，所述离子注入为垂直于所述多晶硅层上表面的离子注入。
采用上述进一步方案的有益效果是，保证离子注入在待生成浮栅区多晶硅层的均匀性，且不会影响到非生成浮栅区多晶硅层。
进一步，所述步骤3还包括，进行离子注入后，去除所述保留的光刻胶。
采用上述进一步方案的有益效果是，避免光刻胶对化学机械研磨的影响。
进一步，所述化学机械研磨使用SiO2基研磨液或CeO2基研磨液。
本发明的另一技术方案如下：
一种闪存浮栅生成方法，采用上述一种浮栅生成方法，所述隔离为浅槽隔离。
本发明的有益效果是：避免闪存浮栅生成过程中损伤衬底，导致生成的闪存无法正常开启或失效。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，所述离子注入中注入的离子为磷离子。
本发明的另一技术方案如下：
一种闪存制造方法，采用上述一种闪存浮栅生成方法，在待制造闪存的存储区生成浮栅。
本发明的有益效果是：避免在闪存的存储区生成浮栅过程中损伤衬底，导致生成的闪存无法正常开启或失效。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，外围电路区所需的浅槽隔离与所述存储区的浅槽隔离同时生成。
采用上述进一步方案的有益效果是，离子注入进程在化学机械研磨进程之前，未经化学机械研磨的外围电路区多晶硅层，能够防止离子注入对外围电路区衬底和浅槽隔离的影响；故外围电路区所需的浅槽隔离与所述存储区的浅槽隔离可同时生成，简化闪存制造流程。
附图说明
图1为本发明方法流程图；
图2为本发明隔离生成结构示意图；
图3为本发明多晶硅层生成结构示意图；
图4为本发明光刻胶生成结构示意图；
图5为本发明离子注入结构示意图；
图6为本发明化学机械研磨结构示意图；
图7为本发明浮栅生成结构示意图。
附图中，各标号所代表的部件列表如下：
1、衬底，11、待生成浮栅区，12、非生成浮栅区，2、隔离，3、多晶硅层，31、待生成浮栅区多晶硅层，32、非生成浮栅区多晶硅层，4、光刻胶，5、浅槽隔离。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种浮栅生成方法，包括如下步骤：
步骤1，如图2所示，在衬底1待生成浮栅区11生成隔离2；
步骤2，如图3所示，在衬底1上沉积生成多晶硅层3；所述多晶硅层3包括待生成浮栅区多晶硅层31和非生成浮栅区多晶硅层32；
步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层31的结晶状态；
所述步骤3包括，如图4所示，在所述多晶硅层3上涂覆光刻胶4；如图5所示，光刻去除所述待生成浮栅区多晶硅层31上的光刻胶4，保留所述非生成浮栅区多晶硅层32上的光刻胶4，以保留的光刻胶4为掩膜对所述多晶硅层3进行离子注入，以改变所述待生成浮栅区多晶硅层31的结晶状态，其中，如图5中箭头所示，所述离子注入为垂直于所述多晶硅层3上表面的离子注入。
所述步骤3还包括，进行离子注入后，去除所述保留的光刻胶4。
步骤4，如图6所示，对多晶硅层3进行化学机械研磨，直至所述待生成浮栅区多晶硅层31被所述隔离2分离，以形成栅格；其中，所述化学机械研磨使用S iO2基研磨液或CeO2基研磨液。
步骤5，如图7所示，去除所述非生成浮栅区多晶硅层32；剩余的被隔离2分离成栅格的待生成浮栅区多晶硅层31，即为所需生成的浮栅。
一种闪存浮栅生成方法，采用上述一种浮栅生成方法，所述隔离2为浅槽隔离；所述离子注入中注入的离子为磷离子。
如图2所示，一种闪存制造方法，采用上述一种闪存浮栅生成方法，在待制造闪存的存储区即待生成浮栅区11生成浮栅。外围电路区即非生成浮栅区12所需的浅槽隔离5和存储区的浅槽隔离即隔离2同时生成，简化闪存制造流程。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种浮栅生成方法，其特征在于，包括如下步骤：
步骤1，在衬底待生成浮栅区生成隔离；
步骤2，在衬底上沉积生成多晶硅层；所述多晶硅层包括待生成浮栅区多晶硅层和非生成浮栅区多晶硅层；
步骤3，对所述待生成浮栅区多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态；
步骤4，对多晶硅层进行化学机械研磨，直至所述待生成浮栅区多晶硅层被所述隔离分离，以形成栅格；
步骤5，去除所述非生成浮栅区多晶硅层，以形成浮栅。
2.根据权利要求1所述一种浮栅生成方法，其特征在于，所述步骤3包括，在所述多晶硅层上涂覆光刻胶，光刻去除所述待生成浮栅区多晶硅层上的光刻胶，保留所述非生成浮栅区多晶硅层上的光刻胶，以保留的光刻胶为掩膜对所述多晶硅层进行离子注入，以改变所述待生成浮栅区多晶硅层的结晶状态。
3.根据权利要求2所述一种浮栅生成方法，其特征在于，所述离子注入为垂直于所述多晶硅层上表面的离子注入。
4.根据权利要求2所述一种浮栅生成方法，其特征在于，所述步骤3还包括，进行离子注入后，去除所述保留的光刻胶。
5.根据权利要求1至4任一所述一种浮栅生成方法，其特征在于，所述化学机械研磨使用Si O2基研磨液或CeO2基研磨液。
6.一种闪存浮栅生成方法，其特征在于，采用权利要求1至5任一所述一种浮栅生成方法，所述隔离为浅槽隔离。
7.根据权利要求6所述一种闪存浮栅生成方法，其特征在于，所述离子注入中注入的离子为磷离子。
8.一种闪存制造方法，其特征在于，采用权利要求7所述一种闪存浮栅生成方法，在待制造闪存的存储区生成浮栅。
9.根据权利要求8所述一种闪存制造方法，其特征在于，外围电路区所需的浅槽隔离与所述存储区的浅槽隔离同时生成。
CN201611039159.XA 2016-11-21 2016-11-21 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法 Pending CN106783859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611039159.XA CN106783859A (zh) 2016-11-21 2016-11-21 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611039159.XA CN106783859A (zh) 2016-11-21 2016-11-21 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法

Publications (1)

Publication Number Publication Date
CN106783859A true CN106783859A (zh) 2017-05-31

Family

ID=58973886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611039159.XA Pending CN106783859A (zh) 2016-11-21 2016-11-21 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法

Country Status (1)

Country Link
CN (1) CN106783859A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648996A (zh) * 2018-05-03 2018-10-12 武汉新芯集成电路制造有限公司 一种降低浮栅方块电阻的方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282564A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件和鳍式场效应晶体管的形成方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN105575786A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282564A (zh) * 2013-07-03 2015-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件和鳍式场效应晶体管的形成方法
CN104716098A (zh) * 2013-12-12 2015-06-17 中芯国际集成电路制造(上海)有限公司 闪存的制作方法
CN105575786A (zh) * 2014-10-13 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108648996A (zh) * 2018-05-03 2018-10-12 武汉新芯集成电路制造有限公司 一种降低浮栅方块电阻的方法
CN110783339A (zh) * 2019-11-08 2020-02-11 武汉新芯集成电路制造有限公司 闪存器件及其制作方法
CN110783339B (zh) * 2019-11-08 2022-04-05 武汉新芯集成电路制造有限公司 闪存器件及其制作方法

Similar Documents

Publication Publication Date Title
CN104538363B (zh) Sonos闪存存储器的结构及制造方法
CN106783859A (zh) 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
CN111128713B (zh) 一种改善NORD flash单元边界字线多晶硅残留的方法
CN105118775A (zh) 屏蔽栅晶体管形成方法
CN107968050B (zh) 沟道孔的底部刻蚀方法
CN101740510B (zh) 形成厚度均匀的栅氧化层的方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
KR20130008730A (ko) 반도체 소자의 ｓｔｉ 트렌치 형성 방법
CN102569166A (zh) 改善应力的浅槽隔离制造方法以及半导体器件制造方法
CN103187353A (zh) 浅沟槽隔离区的形成方法
CN103035486B (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN103021855B (zh) 分离栅闪存的有源区制造方法
CN104078351A (zh) 半导体结构的制作方法
CN105826268B (zh) 半导体器件的制造方法
CN102254817A (zh) 沟槽制造方法及半导体器件制造方法
CN106128951A (zh) 改善闪存阵列区垫氧层刻蚀过程中硅衬底完整性的方法
CN104465489A (zh) 半导体器件及其形成方法
CN109524406A (zh) 一种嵌入式闪存结构的形成方法
CN104851799A (zh) 一种变掺杂区的形成方法和装置
CN101964328B (zh) 半导体器件的制作方法
CN102856168A (zh) 改善岛状光刻胶剥落的方法
CN103337473B (zh) 保护浅沟槽隔离区的方法
CN110047750B (zh) 一种防止ono刻蚀造成衬底损伤的方法
CN105006432A (zh) 一种减少ono刻蚀中衬底表面损伤的方法
CN105826178A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication