CN102569166A - 改善应力的浅槽隔离制造方法以及半导体器件制造方法 - Google Patents
改善应力的浅槽隔离制造方法以及半导体器件制造方法 Download PDFInfo
- Publication number
- CN102569166A CN102569166A CN2012100619718A CN201210061971A CN102569166A CN 102569166 A CN102569166 A CN 102569166A CN 2012100619718 A CN2012100619718 A CN 2012100619718A CN 201210061971 A CN201210061971 A CN 201210061971A CN 102569166 A CN102569166 A CN 102569166A
- Authority
- CN
- China
- Prior art keywords
- shallow
- hard mask
- silicon nitride
- nitride hard
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明提供了一种改善应力的浅槽隔离制造方法以及半导体器件制造方法。根据本发明的改善应力的浅槽隔离制造方法包括：第一生长步骤，用于在硅片上依次生长垫衬氧化层以及氮化硅硬掩膜层；第二生长步骤，用于在所述氮化硅硬掩膜层上形成光刻胶；有源区光刻步骤，用于形成光刻胶的图案，所述图案与所要形成的浅沟槽相对应；氮化硅硬掩膜层蚀刻步骤，用于对所述氮化硅硬掩膜层进行刻蚀，所述刻蚀停在垫衬氧化层上；光刻胶去除步骤，用于去除所述光刻胶；原位水汽生成氧化步骤，用于在去除了所述光刻胶的结构上形成氧化层；以及浅沟槽蚀刻步骤，用于利用所述氧化层和所述氮化硅硬掩膜层完成浅沟槽的蚀刻，直到实现所期望的浅沟槽深度。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种改善应力的浅槽隔离制造方法以及采用了该改善应力的浅槽隔离制造方法的半导体器件制造方法。
背景技术
随着器件向深亚微米发展，由于传统的区域氧化法(local oxidation ofsilicon，LOCOS)结构存在应力和鸟嘴问题，并存在场氧减薄效应，于是出现了STI(shallow trench isolation浅沟槽隔离)隔离技术，在0.25μm及以下技术节点中，STI隔离技术被广泛采用。
浅沟槽隔离技术的基本流程包括：先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用化学气相沉积(Chemical Vapor Deposition，CVD)在沟槽中淀积二氧化硅，最后通过化学机械研磨(Chemical MechanicalPolishing，CMP)进行平坦化，形成沟槽隔离区和有源区。
但是，在现有的浅槽隔离制造方法中，会在有源区边缘产生应力，从而增大漏电流。
因此，希望提供一种能够减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能的改善应力的浅槽隔离制造方法。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能的改善应力的浅槽隔离制造方法、以及采用了该改善应力的浅槽隔离制造方法的半导体器件制造方法。
根据本发明的第一方面，提供了一种改善应力的浅槽隔离制造方法，该方法包括：第一生长步骤，用于在硅片上依次生长垫衬氧化层以及氮化硅硬掩膜层；第二生长步骤，用于在所述氮化硅硬掩膜层上形成光刻胶；有源区光刻步骤，用于形成光刻胶的图案，所述图案与所要形成的浅沟槽相对应；氮化硅硬掩膜层蚀刻步骤，用于对所述氮化硅硬掩膜层进行刻蚀，所述刻蚀停在垫衬氧化层上；光刻胶去除步骤，用于去除所述光刻胶；原位水汽生成氧化步骤，用于在去除了所述光刻胶的结构上形成氧化层；以及浅沟槽蚀刻步骤，用于利用所述氧化层和所述氮化硅硬掩膜层完成浅沟槽的蚀刻，直到实现所期望的浅沟槽深度。
优选地，在所述原位水汽生成氧化步骤中，在氮化硅硬掩膜层表面、氮化硅硬掩膜层侧壁、垫衬氧化层侧壁以及暴露的硅片表面上均形成了氧化层。
优选地，在所述浅沟槽蚀刻步骤中，对所述氧化层进行了蚀刻。
优选地，在所述浅沟槽蚀刻步骤中，在浅沟槽的上方残留有氧化层。
根据本发明的第二方面，提供了一种采用了根据本发明的第一方面的改善应力的浅槽隔离制造方法的半导体器件制造方法，所述半导体器件中布置有浅沟槽隔离结构。
根据本发明，由于在原位水汽生成氧化步骤中产生了氧化层来促进有缘区边缘的应力会得到充分释放，从而有利地减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的第一生长步骤。
图2示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的第二生长步骤。
图3示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的有源区光刻步骤。
图4示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的氮化硅硬掩膜层蚀刻步骤。
图5示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的光刻胶去除步骤。
图6示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的原位水汽生成氧化步骤。
图7示意性地示出了根据本发明实施例的改善应力的浅槽隔离制造方法的浅沟槽蚀刻步骤。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
现在将参考图1至图6来详细描述根据本发明实施例的改善应力的浅槽隔离制造方法。
如图1至图7所示，根据本发明实施例的改善应力的浅槽隔离制造方法包括：
第一生长步骤，用于在硅片1上依次生长垫衬氧化层(pad oxide)2以及氮化硅硬掩膜层3，所得到的结构如图1所示。即，首先在硅片1生长垫衬氧化层2，随后在生长垫衬氧化层2上生长氮化硅硬掩膜层3。
随后执行第二生长步骤，用于在氮化硅硬掩膜层3上形成光刻胶4，所得到的结构如图2所示。
此后执行有源区光刻步骤，用于形成光刻胶4的图案，该图案与所要形成的浅沟槽相对应，所得到的结构如图3所示。
此后进行氮化硅硬掩膜层蚀刻步骤，用于对氮化硅硬掩膜层3进行刻蚀，所述刻蚀停在垫衬氧化层2上，即，该刻蚀同样对氮化硅硬掩膜层3下的垫衬氧化层2进行刻蚀，所得到的结构如图4所示。
随后，执行光刻胶去除步骤，其中去除了光刻胶4，所得到的结构如图5所示。
然后，执行原位水汽生成(in-situ steam generation，ISSG)氧化步骤，用于在去除了光刻胶4的结构上形成氧化层5，所得到的结构如图6所示。在图6所示的实施例中，可以看出，在氮化硅硬掩膜层3表面、氮化硅硬掩膜层3侧壁、垫衬氧化层2侧壁以及暴露的硅片1表面上均形成了氧化层5。
其中，因为原位水汽生成氧化具有各项同性的特点，所以各表面部分会生长出同样厚度的氧化层5，在此过程中，图6中圆圈所标出的拐角处的有缘区边缘的应力会得到充分释放。
需要说明的是，关于原位水汽生成工艺的具体工艺步骤可以通过现有的任意合适的原位水汽生成工艺来实现，因此在此不再赘述。
最后，执行浅沟槽蚀刻步骤，用于利用氧化层5和氮化硅硬掩膜层3完成浅沟槽6的蚀刻，直到实现所期望的浅沟槽深度，所得到的结构如图7所示。
可以看出，浅沟槽蚀刻步骤对氧化层5进行了蚀刻，从而基本上取出了所有的氧化层5。
但是，如图7所示，在一些具体实施例中，在浅沟槽的上方可能残留有氧化层5，如图7的三角形区域所示。
根据上述改善应力的浅槽隔离制造方法，由于在原位水汽生成氧化步骤中产生了氧化层来促进有缘区边缘的应力会得到充分释放，从而有利地减小传统工艺中有源区边缘的应力，降低漏电流，提高器件性能。
根据本发明的另一实施例，本发明还提供了一种采用了上述改善应力的浅槽隔离制造方法的半导体器件制造方法。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (5)
1.一种改善应力的浅槽隔离制造方法，其特征在于包括：
第一生长步骤，用于在硅片上依次生长垫衬氧化层以及氮化硅硬掩膜层；
第二生长步骤，用于在所述氮化硅硬掩膜层上形成光刻胶；
有源区光刻步骤，用于形成光刻胶的图案，所述图案与所要形成的浅沟槽相对应；
氮化硅硬掩膜层蚀刻步骤，用于对所述氮化硅硬掩膜层进行刻蚀，所述刻蚀停在垫衬氧化层上；
光刻胶去除步骤，用于去除所述光刻胶；
原位水汽生成氧化步骤，用于在去除了所述光刻胶的结构上形成氧化层；以及
浅沟槽蚀刻步骤，用于利用所述氧化层和所述氮化硅硬掩膜层完成浅沟槽的蚀刻，直到实现所期望的浅沟槽深度。
2.根据权利要求1所述的改善应力的浅槽隔离制造方法，其特在在于，在所述原位水汽生成氧化步骤中，在氮化硅硬掩膜层表面、氮化硅硬掩膜层侧壁、垫衬氧化层侧壁以及暴露的硅片表面上均形成了氧化层。
3.根据权利要求1或2所述的改善应力的浅槽隔离制造方法，其特在在于，在所述浅沟槽蚀刻步骤中，对所述氧化层进行了蚀刻。
4.根据权利要求1或2所述的改善应力的浅槽隔离制造方法，其特在在于，在所述浅沟槽蚀刻步骤中，在浅沟槽的上方残留有氧化层。
5.一种半导体器件制造方法，所述半导体器件中形成有浅槽隔离制结构，其特征在于根据权利要求1至4之一所述的改善应力的浅槽隔离制造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100619718A CN102569166A (zh) | 2012-03-09 | 2012-03-09 | 改善应力的浅槽隔离制造方法以及半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100619718A CN102569166A (zh) | 2012-03-09 | 2012-03-09 | 改善应力的浅槽隔离制造方法以及半导体器件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569166A true CN102569166A (zh) | 2012-07-11 |
Family
ID=46414245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100619718A Pending CN102569166A (zh) | 2012-03-09 | 2012-03-09 | 改善应力的浅槽隔离制造方法以及半导体器件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569166A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103663357A (zh) * | 2012-09-18 | 2014-03-26 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| CN104716042A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105914178A (zh) * | 2016-05-11 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
| CN107658341A (zh) * | 2017-09-27 | 2018-02-02 | 上海朕芯微电子科技有限公司 | 一种沟槽型功率mosfet及其制备方法 |
-
2012
- 2012-03-09 CN CN2012100619718A patent/CN102569166A/zh active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103663357A (zh) * | 2012-09-18 | 2014-03-26 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| WO2014044122A1 (zh) * | 2012-09-18 | 2014-03-27 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| CN103663357B (zh) * | 2012-09-18 | 2017-07-07 | 无锡华润上华半导体有限公司 | 硅的刻蚀方法 |
| CN104716042A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105914178A (zh) * | 2016-05-11 | 2016-08-31 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
| CN105914178B (zh) * | 2016-05-11 | 2019-07-26 | 上海华虹宏力半导体制造有限公司 | 浅沟槽隔离结构的制作方法 |
| CN107658341A (zh) * | 2017-09-27 | 2018-02-02 | 上海朕芯微电子科技有限公司 | 一种沟槽型功率mosfet及其制备方法 |
| CN107658341B (zh) * | 2017-09-27 | 2020-09-15 | 上海朕芯微电子科技有限公司 | 一种沟槽型功率mosfet及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7807532B2 (en) | Method and structure for self aligned formation of a gate polysilicon layer | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN104485286B (zh) | 包含中压sgt结构的mosfet及其制作方法 | |
| JPH05144806A (ja) | 陥凹式かつ側壁シール式ポリバツフア形ロコス分離帯を有する半導体デバイスおよびその製造方法 | |
| CN105161450B (zh) | 一种双浅沟槽隔离形成方法 | |
| CN102569166A (zh) | 改善应力的浅槽隔离制造方法以及半导体器件制造方法 | |
| CN101924059A (zh) | 一种场氧化隔离制造方法 | |
| US20120003809A1 (en) | Isolation method in semiconductor device | |
| CN104134628A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN103187353A (zh) | 浅沟槽隔离区的形成方法 | |
| CN104134627A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| CN102254817A (zh) | 沟槽制造方法及半导体器件制造方法 | |
| KR100895810B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN101710575B (zh) | 一种防止深沟绝缘工艺中产生空洞的方法 | |
| CN102569161B (zh) | 半导体器件制造方法 | |
| KR101056244B1 (ko) | 반도체 소자의 제조방법 | |
| KR100869350B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100567070B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20090006661A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| CN102054735A (zh) | 填充高深宽比沟槽隔离区的方法 | |
| KR20100078511A (ko) | 반도체 소자와 이를 위한 제조 방법 | |
| TWI725151B (zh) | 隔離結構及其製造方法 | |
| KR101185852B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| CN104217988A (zh) | 一种深槽隔离结构的制造方法 | |
| CN101853803A (zh) | 减小浅沟道隔离边缘凹坑的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140425 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140425 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |