TWI772484B

TWI772484B - 圖案化方法

Info

Publication number: TWI772484B
Application number: TW107127274A
Authority: TW
Inventors: 蔡晉欽; 葉宇寰; 呂水煙; 翁堂鈞; 王榮昌; 陳彥溥; 古冠軒
Original assignee: 聯華電子股份有限公司
Priority date: 2018-08-06
Filing date: 2018-08-06
Publication date: 2022-08-01
Also published as: TW202008425A

Abstract

一種的圖案化方法在此提出。在此方法中，首先，提供晶圓以及形成於晶圓上的多層膜，其中多層膜包括平坦層與分隔層。平坦層形成於晶圓上，而分隔層形成於平坦層上。接著，依序在分隔層上形成抗反射層與光阻圖案，其中光阻圖案局部暴露抗反射層。接著，以光阻圖案為遮罩，移除部分抗反射層與分隔層，以使分隔層形成第一圖案層，其中第一圖案層局部暴露平坦層。之後，以第一圖案層為遮罩，移除部分平坦層，以局部暴露晶圓。

Description

圖案化方法

本發明是有關於一種半導體製程，且特別是有關於一種圖案化方法。

在現有的半導體製程中，臨界維度（Critical Dimension，CD）是相當重要的製程參數，而臨界維度會與線寬以及半導體元件（例如電晶體）之間的間距（pitch）有關。在半導體元件趨向微型化以及線寬縮小化的趨勢下，臨界維度變的越來越小，甚至目前的臨界維度已經進入微米以下的尺度。在這樣的趨勢下，如何維持或提升臨界維度的品質，是目前備受重視的課題。

本發明提供一種圖案化方法，其適用於微米以下尺度的臨界維度。

在本發明所提供的圖案化方法中，首先，提供晶圓以及形成於晶圓上的多層膜，其中多層膜包括平坦層與分隔層。平坦層形成於晶圓上，而分隔層形成於平坦層上。接著，依序在分隔層上形成抗反射層與光阻圖案，其中光阻圖案局部暴露抗反射層。接著，以光阻圖案為遮罩，移除部分抗反射層與分隔層，以使分隔層形成第一圖案層，其中第一圖案層局部暴露平坦層。之後，以第一圖案層為遮罩，移除部分平坦層，以局部暴露晶圓。

在本發明的一實施例中，上述晶圓包括基板以及多個形成於基板上的元件，其中平坦層覆蓋些元件，而第一圖案層局部暴露各個元件。

在本發明的一實施例中，上述平坦層在部分移除後形成第二圖案層，而圖案化的方法還包括以第二圖案層為遮罩，移除各個元件的一部分。

在本發明的一實施例中，上述圖案化的方法還包括在移除各個元件的一部分之後，移除第二圖案層。

在本發明的一實施例中，上述圖案化的方法還包括當移除各個元件的一部分時，移除第一圖案層。

在本發明的一實施例中，上述抗反射層為含矽有機材料層。

在本發明的一實施例中，上述分隔層的材料為氧化矽、氮化矽或氮氧化矽。

在本發明的一實施例中，上述分隔層是採用原子層沉積法（Atomic Layer Deposition，ALD）而形成。

在本發明的一實施例中，上述分隔層是採用原子層沉積法而形成。

在本發明的一實施例中，上述分隔層是在23℃至30℃的溫度下而形成。

本發明採用由分隔層所形成第一圖案層來移除部分平坦層，以形成第二圖案層，而第一圖案層能幫助第二圖案層正確地暴露晶圓，以提升臨界維度的品質，讓本發明的圖案化方法可以適用於微米以下尺度的臨界維度。

為讓本發明的特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

圖1是本發明一實施例的圖案化方法的流程示意圖，而圖2A至圖2G是本發明其中一實施例執行圖1中的圖案化方法而繪製的一系列剖面示意圖。請參閱圖1與圖2A，在本實施例的圖案化方法中，首先，執行步驟S101，提供晶圓210以及形成於晶圓210上的多層膜220，其中晶圓210可以包括基板211以及多個形成於基板211上的元件212。本實施例的圖案化方法適用於半導體代工的前段製程或後段製程，而晶圓210為半成品，其可以僅完成前段製程（Front End Of Line，FEOL）或正在進行後段製程（Bront End Of Line，BEOL）。

基板211可以是矽基板，而這些元件212可包括主動元件、被動元件以及記憶體其中至少一種，其中主動元件例如是電晶體，而記憶體例如是動態隨機存取記憶體（Dynamic Random Access Memory，DRAM）或快閃記憶體（flash memory）。另外，這些元件212也可包括由電晶體所構成的電子元件，例如邏輯閘（logic gate）。因此，本實施例的圖案化方法可用於製造多種半導體元件，例如動態隨機存取記憶體、快閃記憶體以及邏輯單元（logic unit）。

多層膜220可包括分隔層221與平坦層222。平坦層222形成於晶圓210上，並覆蓋這些元件212，而分隔層221形成於平坦層222上。分隔層221可為絕緣層，其材料可以是氧化矽（例如二氧化矽SiO₂ ）、氮化矽（SiON）或氮氧化矽（SiON），而分隔層221可採用原子層沉積法（ALD）而形成，其中以原子層沉積法所製成的分隔層221可在23℃至30℃的溫度下而形成。所以，分隔層221可在室溫下形成。平坦層222也可以是絕緣層，其材料可為高分子材料，而平坦層222可為有機絕緣層（Organic Dielectric Layer，ODL），並可利用旋轉塗佈（spin coating）來形成。分隔層221的厚度221t可介於35至65埃（angstrom，Å）之間，而平坦層222的厚度222t依元件212的厚度而異，例如元件212的厚度為900埃時，平坦層222的厚度222t可介於1500至2500埃之間。所以，平坦層222明顯比分隔層221厚。

請參閱圖1與圖2B，接著，執行步驟S102，依序在分隔層221上形成抗反射層230與光阻圖案240，其中抗反射層230形成在分隔層221與光阻圖案240之間。抗反射層230可為底層抗反射層（Bottom Anti-Reflective-Coating，BARC），且可以是含矽有機材料層，其例如是Shin-Etsu Chemical Co., Ltd.公司所生產的含矽有機硬遮罩層（Si-containing hard mask BARC，SHB）。光阻圖案240為經過曝光與顯影之後的光阻，並局部暴露抗反射層230。

請參閱圖1、圖2C與圖2D，之後，執行步驟S103，以光阻圖案240為遮罩，移除部分抗反射層230與分隔層221，以使抗反射層230形成圖案化抗反射層231，而分隔層221形成第一圖案層221m。移除部分抗反射層230與分隔層221的方法可以採用乾蝕刻（dry etching）。也就是說，抗反射層230與分隔層221可以用電漿作部分移除。

抗反射層230與分隔層221可採用成分相同或相異的電漿來移除。例如，當抗反射層230為不含矽的有機材料層，而分隔層221為氧化矽層時，抗反射層230與分隔層221可採用成分相異的電漿來移除，其中抗反射層230可採用氧電漿來移除，而分隔層221可採用離子化八氟環丁烷（C₄ F₈ ）與氧氣所形成的電漿來移除。當抗反射層230為含矽的有機材料層（SHB），而分隔層221為氧化矽層時，抗反射層230與分隔層221皆可採用離子化八氟環丁烷與氧氣所形成的電漿來移除，即抗反射層230與分隔層221可採用成分相同的電漿來移除。

在採用乾蝕刻來移除部分抗反射層230與分隔層221的過程中，光阻圖案240也會被電漿灰化（ashing），以至於光阻圖案240的厚度會變薄。以圖2B至圖2D為例，光阻圖案240會變薄而先形成較薄的光阻圖案241。之後，光阻圖案241再變薄，從而形成最薄的光阻圖案242。此外，在移除部分抗反射層230與分隔層221之後，部分平坦層222可被電漿移除，以形成具有多個凹陷222r的平坦層222a，其中這些凹陷222r的邊緣會切齊於圖案化抗反射層231與第一圖案層221m的邊緣，而第一圖案層221m局部暴露平坦層222a。此時，平坦層222a仍覆蓋這些元件212，即這些凹陷222r未暴露出這些元件212。

請參閱圖1、圖2D與圖2E，接著，執行步驟S104，以第一圖案層221m為遮罩，移除部分平坦層222a，其中平坦層222a在被部分移除之後會形成第二圖案層222b，其局部暴露晶圓210。以圖2E為例，第一圖案層221m與第二圖案層222b皆局部暴露各個元件212。移除部分平坦層222a的方法也可採用乾蝕刻，而此乾蝕刻所使用的電漿可以是含硫與氧的電漿，例如是離子化二氧化硫（SO₂ ）與氧氣所形成的電漿。至此，完成對平坦層222a的圖案化。

請參閱圖2E與圖2F，接著，以第二圖案層222b為遮罩，移除各個元件212的一部分，其中移除元件212一部分的方法也可採用乾蝕刻，而被移除的元件212部分可以是一層膜層（layer），例如絕緣層、導電層或半導體層。舉例來說，被移除的元件212一部分可以是最外層的絕緣層，例如氧化矽層或氮化矽層，而在移除元件212的一部分之後，可使原本絕緣層底下的金屬層裸露出來，從而能進行後續金屬線路或插栓（plug）的製作。當移除各個元件212的一部分時，可移除第一圖案層221m，以使第二圖案層222b的頂面裸露出來，不再被第一圖案層221m覆蓋，其中可採用離子化八氟環丁烷與氧氣所形成的電漿來同時移除元件212的一部分與第一圖案層221m。

利用作為遮罩的第一圖案層221m，不僅可形成第二圖案層222b，且也能幫助第二圖案層222b正確地暴露出晶圓210及形成準確的間距P21，以使晶圓210不必要的部分能被去除，並保留晶圓210必要的部分，從而提升臨界維度的品質。此外，間距P21可以介於70奈米至100奈米之間，例如是88奈米。在移除各個元件212的一部分之後，可移除第二圖案層222b，如圖2F與圖2G所示。移除第二圖案層222b的方法可採用溼蝕刻（wet etching），而移除第二圖案層222b之後，對這些元件212與基板211進行清洗，以清潔晶圓210。

圖3A至圖3G是本發明另一實施例執行圖1中的圖案化方法而繪製的一系列剖面示意圖，其中圖3A至圖3G是以快閃記憶體的製程作為實施例，以更具體說明圖1所揭露的圖案化方法的實施態樣。請參閱圖1與圖3A，首先，執行步驟S101，提供晶圓310以及形成於晶圓310上的多層膜320，其中晶圓310包括基板311以及多個形成於基板311上的元件312。

基板311可以是矽基板，而這些元件312可以是快閃記憶體，其中各個元件312包括絕緣層312i、312s、電荷捕捉層（charge-trap layer）312c、選擇閘極（select gate）SG1以及記憶閘極（memory gate）MG1。電荷捕捉層312c、選擇閘極SG1以及記憶閘極MG1皆被絕緣層312i與312s所覆蓋，其中絕緣層312i覆蓋選擇閘極SG1與記憶閘極MG1兩者的頂面，而絕緣層312i與312s兩者構成材料可以是氧化矽或氮化矽。此外，圖3A中的選擇閘極SG1頂面可以選擇性形成有對準金屬矽化物（未繪示）。

多層膜320包括分隔層321與平坦層322。平坦層322形成於晶圓310上，並覆蓋這些元件312，而分隔層321形成於平坦層322上。在本實施例中，分隔層321與前述實施例中的分隔層221兩者厚度、構成材料以及形成方法可彼此相同。此外，晶圓310還包括介電層313，其例如是氧化矽層或氮化矽層，其中介電層313位於這些元件312與基板311之間。

接著，執行步驟S102，依序在分隔層321上形成抗反射層330與光阻圖案340，其中抗反射層330形成在分隔層321與光阻圖案340之間，而光阻圖案340局部暴露抗反射層330。抗反射層330與前述實施例中的抗反射層230兩者構成材料可彼此相同，而光阻圖案340與前述實施例中的光阻圖案240兩者構成材料可彼此相同，但兩者形狀可不相同。

請參閱圖3A、圖3B與圖3C，之後，執行步驟S103，以光阻圖案340為遮罩，移除部分抗反射層330與分隔層321，以使抗反射層330形成圖案化抗反射層331，分隔層321形成第一圖案層321m，其中移除部分抗反射層330與分隔層321的方法可相同於前述實施例中移除部分抗反射層230與分隔層221的方法，這裡不再重複敘述。此外，在採用乾蝕刻來移除部分抗反射層330與分隔層321的過程中，光阻圖案340也會被電漿蝕刻，以至於光阻圖案340的厚度會變薄。以圖3A至圖3C為例，光阻圖案340會變薄而依序形成光阻圖案341與342。

請參閱圖3D，在移除部分抗反射層330與分隔層321之後，部分平坦層322可被電漿移除，以形成具有多個凹陷322r的平坦層322a，其中這些凹陷322r的邊緣會切齊於圖案化抗反射層331與第一圖案層321m的邊緣，而第一圖案層321m局部暴露平坦層322a。此時，平坦層322a仍覆蓋這些元件312，所以這些凹陷322r未暴露出這些元件312。

請參閱圖1、圖3D與圖3E，接著，執行步驟S104，以第一圖案層321m為遮罩，移除部分平坦層322a，其中平坦層322a在被部分移除之後會形成第二圖案層322b，其局部暴露晶圓310。以圖3E為例，第一圖案層321m與第二圖案層322b皆局部暴露各個元件312的絕緣層312i。移除部分平坦層322a的方法也可採用乾蝕刻，而此乾蝕刻所使用的電漿可相同於移除部分平坦層222a所用的電漿。至此，完成對平坦層322a的圖案化。

請參閱圖3E、圖3F與圖3G，接著，以第二圖案層322b為遮罩，移除各個元件312的部分絕緣層312i，其中移除部分絕緣層312i的方法也可採用乾蝕刻。當絕緣層312i為氧化矽層時，上述乾蝕刻可採用用離子化八氟環丁烷與氧氣所形成的電漿。在移除部分絕緣層312i之後，絕緣層312i變成絕緣圖案層312p，其局部暴露出形成於選擇閘極SG1頂面的金屬層。

由於選擇閘極SG1頂面的金屬層被暴露出來，因此後續得以進行金屬自對準矽化製程（metal salicide process）與插栓的製作，以形成對準金屬矽化物（salicide）以及能電連接選擇閘極SG1的插栓。在移除部分絕緣層312i之後，可移除第二圖案層322b，如圖3G所示。須說明的是，在本實施例中，絕緣圖案層312p完全覆蓋記憶閘極MG1，未暴露出記憶閘極MG1，但在其他實施例中，絕緣圖案層312p可以局部覆蓋記憶閘極MG1，並且暴露出記憶閘極MG1的部分頂面。所以，絕緣圖案層312p不限定要完全覆蓋記憶閘極MG1。

綜上所述，由分隔層所形成第一圖案層不僅可作為遮罩來移除部分平坦層，以形成第二圖案層，而且也能幫助第二圖案層正確地暴露晶圓，以使晶圓不必要的部分能被去除，並保留晶圓必要的部分，從而提升臨界維度的品質。如此，本發明的圖案化方法不僅適用於微米以下尺度的臨界維度，而且也滿足半導體元件趨向微型化以及線寬縮小化的趨勢。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，本發明所屬技術領域中具有通常知識者，在不脫離本發明精神和範圍內，當可作些許更動與潤飾，因此本發明保護範圍當視後附的申請專利範圍所界定者為準。

210、310‧‧‧晶圓211、311‧‧‧基板212、312‧‧‧元件220、320‧‧‧多層膜221、321‧‧‧分隔層221m、321m‧‧‧第一圖案層221t、222t‧‧‧厚度222‧‧‧平坦層222b‧‧‧第二圖案層222r、322r‧‧‧凹陷230、330‧‧‧抗反射層231、331‧‧‧圖案化抗反射層240、241、242、340、341、342‧‧‧光阻圖案312c‧‧‧電荷捕捉層312i、312s‧‧‧絕緣層312p‧‧‧絕緣圖案層313‧‧‧介電層MG1‧‧‧記憶閘極P21‧‧‧間距S101~S104‧‧‧步驟SG1‧‧‧選擇閘極

圖1是本發明一實施例的圖案化方法的流程示意圖。圖2A至圖2G是本發明其中一實施例執行圖1中的圖案化方法而繪製的一系列剖面示意圖。圖3A至圖3G是本發明另一實施例執行圖1中的圖案化方法而繪製的一系列剖面示意圖。

S101~S104‧‧‧步驟

Claims

一種圖案化的方法，包括：提供一晶圓以及一形成於該晶圓上的多層膜，該晶圓包括一基板以及多個形成於該基板上的元件，其中該多層膜包括：一平坦層，形成於該晶圓上並覆蓋該些元件；以及一分隔層，形成於該平坦層上；依序在該分隔層上形成一抗反射層與一光阻圖案，其中該光阻圖案局部暴露該抗反射層；以該光阻圖案為遮罩，移除部分該抗反射層與該分隔層，以使該分隔層形成一第一圖案層，其中該第一圖案層局部暴露該平坦層；以及以該第一圖案層為遮罩，移除部分該平坦層，以局部暴露各該元件。
如請求項第1項所述的圖案化的方法，其中該平坦層在被部分移除之後形成一第二圖案層，而該圖案化的方法還包括：以該第二圖案層為遮罩，移除各該元件的一部分。
如請求項第2項所述的圖案化的方法，還包括：在移除各該元件的一部分之後，移除該第二圖案層。
如請求項第2項所述的圖案化的方法，還包括：當移除各該元件的一部分時，移除該第一圖案層。
如請求項第2項所述的圖案化的方法，其中該抗反射層為含矽有機材料層。
如請求項第1項所述的圖案化的方法，其中該分隔層的材料為氧化矽、氮化矽或氮氧化矽。
如請求項第6項所述的圖案化的方法，其中該分隔層是採用原子層沉積法而形成。
如請求項第1項所述的圖案化的方法，其中該分隔層是採用原子層沉積法而形成。
如請求項第1、6、7或8項所述的圖案化的方法，其中該分隔層是在23℃至30℃的溫度下而形成。