CN105719993B - 一种校正电子显微镜电子束与晶圆位置偏差的方法 - Google Patents

一种校正电子显微镜电子束与晶圆位置偏差的方法 Download PDF

Info

Publication number
CN105719993B
CN105719993B CN201610114691.7A CN201610114691A CN105719993B CN 105719993 B CN105719993 B CN 105719993B CN 201610114691 A CN201610114691 A CN 201610114691A CN 105719993 B CN105719993 B CN 105719993B
Authority
CN
China
Prior art keywords
wafer
test chip
electron beam
position deviation
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610114691.7A
Other languages
English (en)
Other versions
CN105719993A (zh
Inventor
倪棋梁
陈宏璘
龙吟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610114691.7A priority Critical patent/CN105719993B/zh
Publication of CN105719993A publication Critical patent/CN105719993A/zh
Application granted granted Critical
Publication of CN105719993B publication Critical patent/CN105719993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Abstract

本发明公开了一种校正电子显微镜电子束与晶圆位置偏差的方法，包括：在晶圆上的不同区域选定测试芯片，以每个测试芯片的起始点位置为坐标原点，在测试芯片旁的切割道上标定出X、Y方向刻度，并在电子显微镜中分别设定坐标系统，使电子显微镜电子枪自动对准各测试芯片的起始点发射电子束进行定位，并根据设定好的坐标系统直接读出各定位点在X、Y方向上的偏移值，对各偏移值进行平均，并将偏移平均值自动更新到偏移量校正值中进行补偿，使得电子显微镜电子束和晶圆之间的相对位置始终保持在较好的状态。

Description

一种校正电子显微镜电子束与晶圆位置偏差的方法
技术领域
本发明涉及集成电路制造的缺陷分析技术领域，更具体地，涉及一种校正电子显微镜电子束与晶圆位置偏差的方法。
背景技术
集成电路的制造工艺十分的复杂，简单地说，就是在衬底材料(如硅衬底)上，运用各种方法形成不同“层”，并在选定的区域掺入离子，以改变半导体材料的导电性能，形成半导体器件的过程。
集成电路的制造工艺是由多种单项工艺组合而成的，简单来说主要的单项工艺通常包含三类：薄膜制备工艺、图形转移工艺和掺杂工艺。为了能够满足芯片复杂功能的运算要求，芯片上电路图形的关键尺寸不断地缩小，先进的集成电路制造工艺光刻技术已经开始采用远紫外光光刻、电子束投影光刻和离子束投影光刻及X射线光刻等。特别是当电路图形关键尺寸进入到20nm以下技术节点，传统意义上的光学检测设备由于分辨率的限制已较难捕捉到一些关键图形的细小缺陷，这对于各种新工艺的开发和芯片良率的提升是个巨大的难题。
对于尺寸极小的缺陷都必须利用电子显微镜的观察才能将缺陷的形貌看清楚，因此电子显微镜的电子束与晶圆之间的位置的准确性对于缺陷的定位就显得非常重要。请参阅图1，图1是电子显微镜腔体的基本结构。从图中可以看到，在电子显微镜腔体10中，晶圆12被放置在载物台11上，发射电子束的电子枪13位于晶圆的上面，并根据晶圆上缺陷的位置进行移动，从而定位到对应的缺陷。
在电子显微镜实际的使用过程中，会根据不同的缺陷材质，选择使用不同的电压进行分析。然而不同分析条件的电子束与晶圆的相对位置会随着时间而发生一定的偏移。请参阅图2和图3，图2和图3分别是电子显微镜的电子束与晶圆之间在坐标系统X、Y方向上的偏移量趋势图。如图2、图3所示，电子束与晶圆之间在X、Y方向的相对位置会随着时间(横坐标，单位：天)发生一定的偏移(纵坐标，单位：μm)，而且在不同的条件下(图示各曲线表示在不同的电压条件下产生的偏移)所发生的偏移量是不固定的。这就有可能使得缺陷的分析出现偏差，如图4a、图4b所示，在相同的电子显微镜视场15下，芯片14上同一个缺陷16在不同时间下分析时，其与电子束17之间出现了位置偏差。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种校正电子显微镜电子束与晶圆位置偏差的方法。
为实现上述目的，本发明的技术方案如下：
一种校正电子显微镜电子束与晶圆位置偏差的方法，包括：
步骤一：利用一晶圆，在晶圆上的不同区域选定测试芯片；
步骤二：以每个测试芯片的起始点位置为坐标原点，在测试芯片旁的切割道上标定出X、Y方向刻度，并在电子显微镜中分别设定坐标系统；
步骤三：将晶圆放入电子显微镜，采用自动方式使其电子枪依次对准各测试芯片的起始点发射电子束进行定位，并通过电子显微镜根据在电子显微镜中设定好的坐标系统直接读出各定位点在X、Y方向上的偏移值；
步骤四：通过电子显微镜分别对X、Y方向上的各偏移值进行平均，并将得到的X、Y方向上的偏移平均值自动更新到偏移量校正值中进行补偿以进行校正。
优选地，步骤一中，分别在晶圆的中心及其四周区域选定测试芯片。
优选地，所述测试芯片的起始点位于其左下角的顶点位置。
优选地，根据不同的精度管控要求，对所述X、Y方向刻度的最小单位进行设定。
优选地，步骤一中，对在晶圆上不同区域选定的测试芯片进行编号，步骤三中，使电子枪按照编号次序依次对准各测试芯片的起始点发射电子束进行定位。
优选地，步骤二中，采用CMOS光刻及刻蚀工艺，在测试芯片旁的切割道上形成X、Y方向刻度图形。
优选地，在生产线上每个量产晶圆上的对应位置选定测试芯片，并采用CMOS光刻及刻蚀工艺，在每个量产晶圆上测试芯片旁的切割道上形成X、Y方向刻度图形；以一定的时间间隔或晶圆数量间隔，对电子显微镜按照步骤三和步骤四进行电子束与晶圆位置偏差的周期性在线校正。
优选地，步骤四中，通过电子显微镜对晶圆上不同区域选定的若干测试芯片X、Y方向上的各偏移值分别进行平均，并将得到的各X、Y方向上的偏移平均值自动更新到偏移量校正值中以按照不同区域进行补偿。
优选地，各所述测试芯片具有相同的电路结构和功能。
从上述技术方案可以看出，本发明通过电子显微镜自动读取电子束与晶圆上各测试芯片起始点之间的位置偏移量，并将计算出的偏移平均值自动更新到电子显微镜的偏移量校正值中进行补偿，使得电子显微镜电子束和晶圆之间的相对位置始终保持在较好的状态。本发明利用芯片切割道形成坐标系统的X、Y方向刻度图形，对芯片不会产生任何不利影响，从而可利用量产晶圆对电子显微镜进行周期性在线校正。
附图说明
图1是电子显微镜腔体的基本结构；
图2和图3分别是电子显微镜的电子束与晶圆之间在X、Y方向上的偏移量趋势图；
图4a和图4b是同一个缺陷在不同时间下分析时出现位置偏差的示意图；
图5是本发明一种校正电子显微镜电子束与晶圆位置偏差的方法流程图；
图6是本发明一较佳实施例中根据图5的方法在晶圆上选定测试芯片的示意图；
图7a和图7b是本发明一较佳实施例中根据图5的方法在测试芯片旁的切割道上形成X、Y方向刻度图形的示意图；
图8是本发明一较佳实施例中根据图5的方法在坐标系统中读取电子束与测试芯片起始点之间位置偏移量的示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图5，图5是本发明一种校正电子显微镜电子束与晶圆位置偏差的方法流程图。如图5所示，本发明的一种校正电子显微镜电子束与晶圆位置偏差的方法，包括：
步骤一：利用一晶圆，在晶圆上的不同区域选定测试芯片。
请参阅图6，其显示在一个晶圆上的芯片分布情况。通常，在量产晶圆18上按行和列规则排布有许多芯片19，可以在晶圆上的不同区域选定测试芯片。例如，可分别在晶圆的中心及其四周的对称区域选定出一共5个测试芯片19’(图示以深色表示)。一般情况下，晶圆上的芯片具有相同的电路结构和功能，因而这些测试芯片也具有相同的电路结构和功能，以方便电子显微镜的电子束找寻测试芯片。
作为一优选的实施方式，可以对选定的5个测试芯片19’按一定次序进行编号，例如可将位于晶圆中心的测试芯片编为1#测试芯片(图示以数字“1”表示，以此类推)，然后可自右侧的一个测试芯片起按照顺时针方向依次编为2-5#测试芯片。对测试芯片进行编号的目的是便于在电子显微镜中建立任务，并每次都按照相同的顺序执行，有利于提高操作的稳定性，并易于查找问题。
步骤二：以每个测试芯片的起始点位置为坐标原点，在测试芯片旁的切割道上标定出X、Y方向刻度，并在电子显微镜中分别设定坐标系统。
请参阅图7a，其显示4个相邻芯片，其中1#测试芯片19’位于图示右上位置。芯片与芯片之间有距离为40-80微米的区域形成切割道20，用于切割完整的芯片进行封装。为方便电子显微镜的电子束找寻检测目标，通常会在芯片上设定一个起始点位置以建立坐标，因此，起始点通常设置在芯片的左下角顶点位置。同样地，本发明也可以每个测试芯片位于其左下角顶点位置的起始点作为坐标原点。然后如图7b所示，其显示图7a中A部的局部放大结构。在测试芯片19’旁的切割道上以测试芯片的起始点21作为坐标原点，分别标定出X、Y方向刻度22，并在电子显微镜中设定坐标系统。对其余4个测试芯片同样标定出X、Y方向刻度，并在电子显微镜中设定对应的坐标系统，从而在电子显微镜中建立起以上述5个测试芯片作为位置监控的5个坐标系统。X、Y方向刻度22的最小单位可根据不同的精度管控要求来进行设定。利用芯片的切割道20形成坐标系统的X、Y方向刻度图形22，对芯片不会产生任何不利影响。
作为一优选的实施方式，可在晶圆的生产过程中，采用CMOS光刻及刻蚀工艺，在其测试芯片19’旁的切割道20上刻蚀形成X、Y方向刻度图形22。
步骤三：将晶圆放入电子显微镜，采用自动方式使其电子枪依次对准各测试芯片的起始点发射电子束进行定位，并通过电子显微镜根据设定好的坐标系统直接读出各定位点在X、Y方向上的偏移值。
当需要对电子显微镜进行校正时，将上述晶圆放入电子显微镜(请参考图1)，启动自动方式。电子显微镜的电子枪将按照程序要求根据测试芯片的编号次序，自动找到如图7a所示的1#测试芯片19’，并对准其起始点21。
接着，电子枪的电子束将对1#测试芯片19’的起始点21进行定位，如图8所示，其示例性地显示在电子显微镜中建立的该测试芯片的坐标系统中的定位位置23。此时，电子显微镜可以根据设定好的坐标系统直接读出定位点23相对起始点21在X、Y方向上的偏移值。依次对其余2-5#测试芯片同样进行定位，并得到对应的(X，Y)偏移值。例如，按照本发明上述的方法，得到1-5#测试芯片的(X，Y)偏移值分别为(1.2，2.1)、(2.2，2.9)、(1.5，2.8)、(2.6，3.2)、(1.8，1.9)。
步骤四：通过电子显微镜分别对X、Y方向上的各偏移值进行平均，并将得到的X、Y方向上的偏移平均值自动更新到偏移量校正值中进行补偿以进行校正。
电子显微镜根据设定好的坐标系统，将自动对读出的例如上述5个定位点在X、Y方向上的偏移值分别进行算术平均计算，最终得到的偏移平均值为(1.9，2.6)。电子显微镜自动将该偏移平均值补偿到设备的偏移量校正值中进行补偿，完成一次校正过程。这样在正常的测试过程中，电子显微镜的电子束和晶圆起始点之间的相对位置就可以保持在接近于零误差的较好状态。
作为优选的实施方式，利用本发明的上述方法，可以对电子显微镜的电子束与晶圆位置偏差进行在线校正。具体方法是，首先，在生产线上每个量产晶圆上的对应位置选定好测试芯片，例如可分别在晶圆的中心及其四周区域选定测试芯片；然后，在晶圆生产过程中，采用CMOS光刻及刻蚀工艺，在每个量产晶圆上测试芯片旁的切割道上形成具有一定刻度值的X、Y方向刻度图形；接着，即可以一定的时间间隔(例如1个班次)或晶圆数量间隔(例如1个生产批次)，对电子显微镜按照上述步骤三和步骤四进行电子束与晶圆位置偏差的周期性在线校正。
此外，在上述的步骤一中，还可以采用其他的标准在晶圆上划分出不同的区域来选定测试芯片；并且，在各个不同的区域中还可分别选择出若干个测试芯片。采用这样的方式，进一步可在步骤四中，通过电子显微镜对晶圆上不同区域选定的若干个测试芯片X、Y方向上的各偏移值分别进行平均，并将得到的各X、Y方向上的偏移平均值自动更新到偏移量校正值中，实现按照不同的区域进行补偿，从而可进一步提高补偿的针对性及精确度。
综上所述，本发明通过电子显微镜自动读取电子束与晶圆上各测试芯片起始点之间的位置偏移量，并将计算出的偏移平均值自动更新到电子显微镜的偏移量校正值中进行补偿，使得电子显微镜电子束和晶圆之间的相对位置始终保持在较好的状态。本发明利用芯片切割道形成坐标系统的X、Y方向刻度图形，对芯片不会产生任何不利影响，从而可利用量产晶圆对电子显微镜进行周期性在线校正。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (9)

1.一种校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，包括：
步骤一：利用一晶圆，在晶圆上的不同区域选定测试芯片；
步骤二：以每个测试芯片的起始点位置为坐标原点，在测试芯片旁的切割道上标定出X、Y方向刻度，并在电子显微镜中分别设定坐标系统；
步骤三：将晶圆放入电子显微镜，采用自动方式使其电子枪依次对准各测试芯片的起始点发射电子束进行定位，并通过电子显微镜根据在电子显微镜中设定好的坐标系统直接读出各定位点在X、Y方向上的偏移值；
步骤四：通过电子显微镜分别对X、Y方向上的各偏移值进行平均，并将得到的X、Y方向上的偏移平均值自动更新到偏移量校正值中进行补偿以进行校正。
2.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，步骤一中，分别在晶圆的中心及其四周区域选定测试芯片。
3.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，所述测试芯片的起始点位于其左下角的顶点位置。
4.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，根据不同的精度管控要求，对所述X、Y方向刻度的最小单位进行设定。
5.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，步骤一中，对在晶圆上不同区域选定的测试芯片进行编号，步骤三中，使电子枪按照编号次序依次对准各测试芯片的起始点发射电子束进行定位。
6.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，步骤二中，采用CMOS光刻及刻蚀工艺，在测试芯片旁的切割道上形成X、Y方向刻度图形。
7.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，在生产线上每个量产晶圆上的对应位置选定测试芯片，并采用CMOS光刻及刻蚀工艺，在每个量产晶圆上测试芯片旁的切割道上形成X、Y方向刻度图形；以一定的时间间隔或晶圆数量间隔，对电子显微镜按照步骤三和步骤四进行电子束与晶圆位置偏差的周期性在线校正。
8.根据权利要求1所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，步骤四中，通过电子显微镜对晶圆上不同区域选定的若干测试芯片X、Y方向上的各偏移值分别进行平均，并将得到的各X、Y方向上的偏移平均值自动更新到偏移量校正值中以按照不同区域进行补偿。
9.根据权利要求1、2、3、5、6、7或8所述的校正电子显微镜电子束与晶圆位置偏差的方法，其特征在于，各所述测试芯片具有相同的电路结构和功能。
CN201610114691.7A 2016-03-01 2016-03-01 一种校正电子显微镜电子束与晶圆位置偏差的方法 Active CN105719993B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610114691.7A CN105719993B (zh) 2016-03-01 2016-03-01 一种校正电子显微镜电子束与晶圆位置偏差的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610114691.7A CN105719993B (zh) 2016-03-01 2016-03-01 一种校正电子显微镜电子束与晶圆位置偏差的方法

Publications (2)

Publication Number Publication Date
CN105719993A CN105719993A (zh) 2016-06-29
CN105719993B true CN105719993B (zh) 2018-05-01

Family

ID=56157224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610114691.7A Active CN105719993B (zh) 2016-03-01 2016-03-01 一种校正电子显微镜电子束与晶圆位置偏差的方法

Country Status (1)

Country Link
CN (1) CN105719993B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106289182A (zh) * 2016-07-14 2017-01-04 济南中维世纪科技有限公司 一种通过云台相机自动校正预置位的方法
CN110034034B (zh) * 2019-03-04 2021-06-15 上海华力集成电路制造有限公司 缺陷观察设备晶圆载台精度偏移的补偿方法
CN111650635B (zh) * 2020-06-11 2022-10-21 中国航发航空科技股份有限公司 一种电子束焊接束流垂直度验证及找正方法
CN111879494B (zh) * 2020-08-10 2022-05-17 中国空气动力研究与发展中心超高速空气动力研究所 基于电子束荧光的低密度风洞流场空间测点位置标定方法
CN112051450B (zh) * 2020-08-31 2023-09-12 华虹半导体(无锡)有限公司 获取晶圆边缘的导通电阻的方法
CN113538586B (zh) * 2021-09-14 2021-11-23 武汉精创电子技术有限公司 晶粒行列定位方法、装置和系统以及计算机可读存储介质
CN114005778B (zh) * 2021-12-24 2022-03-22 湖北三维半导体集成创新中心有限责任公司 键合系统和键合补偿方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712707A (en) * 1995-11-20 1998-01-27 International Business Machines Corporation Edge overlay measurement target for sub-0.5 micron ground rules
CN101378024A (zh) * 2007-08-31 2009-03-04 中芯国际集成电路制造(上海)有限公司 晶圆缺陷的检测方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法
CN104022052A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种缺陷检测和观察设备的位置同步方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176941A (ja) * 1999-12-17 2001-06-29 Seiko Epson Corp 自動欠陥検出装置のウェハ座標認識方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5712707A (en) * 1995-11-20 1998-01-27 International Business Machines Corporation Edge overlay measurement target for sub-0.5 micron ground rules
CN101378024A (zh) * 2007-08-31 2009-03-04 中芯国际集成电路制造(上海)有限公司 晶圆缺陷的检测方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法
CN104022052A (zh) * 2014-04-22 2014-09-03 上海华力微电子有限公司 一种缺陷检测和观察设备的位置同步方法

Also Published As

Publication number Publication date
CN105719993A (zh) 2016-06-29

Similar Documents

Publication Publication Date Title
CN105719993B (zh) 一种校正电子显微镜电子束与晶圆位置偏差的方法
KR101730917B1 (ko) 오버레이 오차 측정 장치 및 컴퓨터 프로그램
US9390885B2 (en) Superposition measuring apparatus, superposition measuring method, and superposition measuring system
US20210296392A1 (en) Flat Panel Array with the Alignment Marks in Active Area
CN108628107A (zh) 套刻误差测量方法及套刻标记
CN103531500A (zh) 晶圆缺陷检测设备的校准方法
KR20060118428A (ko) Ｘ-이니셔티브 레이아웃 설계를 위한 패턴 인식 및 계측구조
CN102902167B (zh) 一种检测光刻机的掩模板遮光板精度的方法
CN102466977B (zh) 用于测量投影物镜畸变的标记结构及方法
CN105740540B (zh) 掩膜版设计中版图的特征图形的查找方法
JP2014099568A (ja) 画像処理装置、自己組織化リソグラフィ技術によるパターン生成方法、及びコンピュータープログラム
JP2011066323A (ja) 露光処理の補正方法
JP2008139688A (ja) 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法
CN104716066B (zh) 一种侦测图形底部光刻胶残留的缺陷检测方法
KR20180033971A (ko) 웨이퍼 좌표계와 직교하지 않는 방향을 따라서 형성된 패턴 층용 오버레이 마크 및 이를 이용한 오버레이 측정방법 및 반도체 디바이스 제조방법
CN103646885B (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
KR100904732B1 (ko) 오정렬 가늠 마크를 이용한 정렬도 측정 방법
US9424636B2 (en) Method for measuring positions of structures on a mask and thereby determining mask manufacturing errors
KR20070092426A (ko) 오버레이 계측방법
CN102034736B (zh) 接触孔的光刻方法
JP2003316441A (ja) 精密位置制御装置及びそれによる精密位置制御方法
CN105446090A (zh) 对准测量方法
US20120202142A1 (en) Manufacturing method of exposure mask, shipment judgment method and manufacturing method of semiconductor device using exposure mask
US9410902B1 (en) Overlay measurement method
CN107643655A (zh) 掩模板关键尺寸的监控方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant