CN104090467B - Opc修正方法 - Google Patents
Opc修正方法 Download PDFInfo
- Publication number
- CN104090467B CN104090467B CN201410331704.7A CN201410331704A CN104090467B CN 104090467 B CN104090467 B CN 104090467B CN 201410331704 A CN201410331704 A CN 201410331704A CN 104090467 B CN104090467 B CN 104090467B
- Authority
- CN
- China
- Prior art keywords
- hole
- metal wire
- merging
- opc
- modification methods
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
本发明提供了一种OPC修正方法,先在金属线及通孔布图上将连接相同两根金属线且间距小于等于通孔最小设计规则的1.5倍的通孔合并,再进行常规的OPC修正。由于合并的是连接相同两根金属线的通孔,即同电位通孔,并不会造成电路的短路,而且合并通孔的做法能在增大工艺窗口的同时,可以降低电路中的电阻,提高电路的响应频率。用合并通孔的方法增大通孔,解决了在后续的常规OPC修正中易导致光刻工艺窗口过小的问题。
Description
技术领域
本发明涉及半导体领域,尤其涉及一种OPC修正方法。
背景技术
在半导体的后端制程中,为了形成金属互连线,需要在相邻两层金属线之间形成通孔以实现金属互连。随着电路密度增加和关键尺寸越来越小,导线和导线间隔及通孔的尺寸越来越小和越来越密,甚至达到次微米以下,导致通孔的光刻工艺窗口过小,影响产品的良率。
与此同时,在掩模上的集成电路图案通过曝光转移到晶片上的光刻胶层时,由于光学近接效应,常常发生变形,图案稀疏区域和图案稠密区域同样尺寸的通孔在图案转移后会产生不同的变形,特别是孤立通孔容易产生盲孔。
为了解决上述问题,通常采用光学临近修正(optical proximity correction,OPC)方法对掩模板上的图案进行修正。OPC常规的通孔修正一般是先将所有的通孔进行整体放大,再用OPC模型对整体放大后的通孔进行修正。
随着集成电路技术节点越来越小,通孔的整体放大尺寸很难控制。若通孔的整体放大不足,孤立通孔的光刻工艺窗口会非常小。若通孔的整体放大过大,虽然孤立通孔的光刻工艺窗口会增大,但是不同电位通孔合并的风险也增大;受干法刻蚀、湿法刻蚀、化学机械研磨等工艺的影响,通孔与上层金属线的接触面积比通孔与下层金属线的接触面积大得多,导致相邻上层金属线之间易发生短路。
发明内容
为解决现有技术中的问题,本发明提供一种OPC修正方法,包括以下步骤:
提供一金属线和通孔布图,所述金属线和通孔布图包括多层金属线以及连接不同层金属线的通孔;
将连接相同两根金属线且间距小于等于通孔最小设计规则的1.5倍的通孔合并;以及
对所述金属线和通孔布图进行OPC修正。
进一步的,所述合并是将两个通孔之间的区域都设为通孔区域以形成合并后的通孔。
进一步的,所述通孔的形状为正方形。
进一步的,所述通孔最小设计规则为通孔的边长。
进一步的,在合并后且对所述金属线和通孔布图进行OPC修正前,还包括以下步骤:
检测合并后的通孔与其连接的上层金属线的相邻金属线的间距,
若此间距小于等于所述上层金属线的最小设计规则的1.5倍时,将所述合并后的通孔向远离所述上层金属线的相邻金属线的方向缩进。
进一步的,所述缩进的距离为通孔最小设计规则的2%-50%。
进一步的,所述上层金属线的最小设计规则与所述通孔最小设计规则相同。
本发明提供的OPC修正方法,先在金属线及通孔布图上将连接相同两根金属线且间距小于等于通孔最小设计规则的1.5倍的通孔合并,再进行常规的OPC修正。由于合并的是连接相同两根金属线的通孔,即同电位通孔,并不会造成电路的短路,而且合并通孔的做法能在增大工艺窗口的同时,可以降低电路中的电阻,提高电路的响应频率。用合并通孔的方法增大通孔,解决了在后续的常规OPC修正中易导致光刻工艺窗口过小的问题。
附图说明
图1为本发明一实施例所述OPC修正方法中初始的金属线和通孔布图。
图2为本发明一实施例所述OPC修正方法中同电位通孔合并后的金属线和通孔布图。
图3为图2中虚线范围内进行填孔后的侧视图。
图4为本发明一实施例所述OPC修正方法中在进行通孔缩进后的金属线和通孔布图。
图5为图4中虚线范围内进行填孔后的侧视图。
具体实施方式
如现有技术所述,常规的OPC修正方法很难确定整体放大的尺寸,因此,发明人考虑到对于一些比较典型的通孔,比如相邻两个同电位通孔可以采用特殊的方法进行预处理,以减小在OPC修正时通孔整体放大不足可能导致的工艺窗口过小的问题。本发明提出的方法是将金属线和通孔布图上的同电位通孔进行合并,再进行OPC修正,以扩大后续的工艺窗口。
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本发明一实施例所述OPC修正方法中初始的金属线和通孔布图。如图1所示,初始的金属线和通孔布图包括多层金属线以及连接不同层金属线的通孔,具体的,包括第一层金属线、第二层金属线和第三层金属线。第一层金属线包括第一层第一金属线11,第一层第二金属线12,第一层第三金属线13;第二层金属线包括与第一层第一金属线11第一层第二金属线12和第一层第二金属线13连接的第二层第一金属线21;第三层金属线包括与第二层第一金属线21连接的第三层第一金属线31。
图1中的通孔包括:连接第一层第一金属线11和第二层第一金属线21的第一通孔100和第二通孔200,连接第一层第二金属线12和第二层第一金属线21的第三通孔300和第四通孔400,连接第二层第一金属线21和第三层第一金属线31的第五通孔500。
需说明的是,图1并非初始的金属线和通孔布图的金属线和通孔部分的完整展示,仅为其一部分,达到展示本发明的目的即可。当然,初始的金属线和通孔布图也可仅包括图1中的一部分金属线和通孔。
本实施例所述的OPC修正方法首先需要在上述图1上找出所有连接相同两根金属线的通孔,即同电位通孔。图1中连接相同两根金属线的通孔包括第一通孔100和第二通孔200,因为他们都是连接相同第一层第一金属线11和第二层第一金属线21的通孔;还包括第三通孔300和第四通孔400,因为他们都是连接相同第一层第二金属线12和第二层第一金属线21的通孔。而第二通孔200和第三通孔300连接相同第二层第一金属线21,却分别连接不同第一层第一金属线11和第一层第二金属线12,因此不属于连接相同两根金属线的通孔(同电位通孔)。
之后,需要对所有的同电位通孔进行选择性合并。经本申请发明人反复研究发现,如果将所有同电位通孔全部合并,对于距离过远的同电位通孔,会出现合并后的通孔过大的情况,不符合布图设计的原理,也会造成后续的填孔材料浪费,短路等问题。因此,本发明对同电位通孔进行选择性合并,使得距离较近的同电位通孔成为单个通孔。在本实施例中,选择距离小于等于通孔最小设计规则的1.5倍的通孔进行合并。
在布图设计中,通孔的形状一般为长方形或正方形,当通孔为长方形时,通孔最小设计规则通常为通孔短边的长度,当所述通孔为正方形时,通孔的最小设计规则即为正方形的边长。在本实施例中,通孔为正方形。
如图1所示,同电位通孔第一通孔100和第二通孔200之间的距离L1小于等于通孔最小设计规则的1.5倍;而第三通孔300与第四通孔400之间的距离L2大于通孔最小设计规则的1.5倍。因此,在本实施例中,需要合并的通孔仅为第一通孔100和第二通孔200。
合并通孔的方式为,将两个所述同电位通孔之间的区域都设为通孔区域。如图2所示,第一通孔100和第二通孔200合并后形成合并后的通孔1000。
通常,依照上述金属线和通孔布图形成通孔的过程中,由于干法刻蚀,湿法刻蚀和化学机械研磨等工艺的影响,最终在产品上形成的通孔的形状不是理想(截面是方形)的形状,即,并非与布图上的形状完全一致,如图3所示(图3为图2中虚线范围内进行填孔后的侧视图),最终形成的孔的截面形状为倒梯形,即上宽下窄的形状,所以,针对这样的倒梯形的孔填充金属,填充后的通孔与上层金属线的接触面积会大于与下层金属线的接触面积,可能导致填充后的通孔与上层金属线相邻的金属线接触,造成短路。在通常OPC修正时,将通孔的尺寸部分缩进可解决上述问题,不过,通常的金属通孔的工艺窗口本就十分狭窄,缩进通孔会进一步限缩工艺窗口,甚至导致盲孔的出现。在本发明中,由于合并了部分同电位通孔,形成了部分大通孔,因此,上述缩进的想法成为现实,扩大的通孔即合并后的通孔1000可以允许部分缩进。
如图2所示,由于合并后的通孔1000和第一层第三金属线13之间的距离L3过小,若进行通孔填充,则会导致图3所示的情况,即合并后的通孔1000经填充后,其上端接触到了其连接的上层金属线(第一层第一金属线11)的相邻金属线(第一层第三金属线13)。此种情况下,电路会发生短路。
为了减小上述风险,在进行了同电位通孔合并以后,作为本发明的优选,还可进行合并后通孔的缩进,以减小在后续工艺中发生上述的短路情况。
关于合并后通孔的缩进方法,如图2所示,首先检测合并后的通孔1000到其连接的上层金属线(第一层第一金属线11)的相邻金属线(第一层第三金属线13)的距离L3,当L3小于等于上层金属线(第一层金属线)的最小设计规则的1.5倍时,将所述合并后的合并后的通孔1000向远离所述相邻金属线(第一层第三金属线13)的方向缩进,形成图4中的缩进通孔1000’。
所述上层金属线的最小设计规则等于所述通孔的最小设计规则,在本实施例中,通孔为正方形,因此上述规则也为通孔的边长。缩进的距离L4可根据具体的工艺,在通孔最小设计规则的2%-50%之间进行选择。
在缩进进行完以后,即可进行OPC修正。
图5为图4中虚线范围内进行填孔后的侧视图,如图5所示,缩进后再进行缩进通孔1000’的填充,虽然缩进通孔1000’与上层金属线(第一层第一金属线11)的接触面积会大于与下层金属线(第二层第一金属线21)的接触面积,但不会接触相邻金属线(第一层第三金属线13),因此防止了电路短路的风险。
本发明提供的OPC修正方法,先在金属线及通孔布图上将连接相同两根金属线且间距小于等于通孔最小设计规则的1.5倍的通孔合并,再进行常规的OPC修正。由于合并的是连接相同两根金属线的通孔,即同电位通孔,并不会造成电路的短路,而且合并通孔的做法能在增大工艺窗口的同时,可以降低电路中的电阻,提高电路的响应频率。用合并通孔的方法增大通孔,解决了在后续的常规OPC修正中易导致光刻工艺窗口过小的问题。
同时,在同电位通孔合并以后,对合并后的通孔进行缩进,可防止通孔形成时与上层金属线的相邻金属线接触,进而导致短路的问题。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包括这些改动和变型在内。
Claims (7)
1.一种OPC修正方法,包括以下步骤:
提供一金属线和通孔布图,所述金属线和通孔布图包括多层金属线以及连接分别位于不同层中的两根金属线的通孔;
将连接相同两根金属线且间距小于等于通孔最小设计规则的1.5倍的通孔合并;以及
对所述金属线和通孔布图进行OPC修正。
2.如权利要求1所述的OPC修正方法,其特征在于:所述合并是将两个通孔之间的区域都设为通孔区域以形成合并后的通孔。
3.如权利要求1所述的OPC修正方法,其特征在于:所述通孔的形状为正方形。
4.如权利要求3所述的OPC修正方法,其特征在于:所述通孔最小设计规则为通孔的边长。
5.如权利要求1所述的OPC修正方法,其特征在于:在合并后且对所述金属线和通孔布图进行OPC修正前,还包括以下步骤:
检测合并后的通孔与其连接的上层金属线位于同层的相邻金属线的间距,若此间距小于等于所述上层金属线的最小设计规则的1.5倍时,将所述合并后的通孔向远离所述上层金属线的相邻金属线的方向缩进。
6.如权利要求5所述的OPC修正方法,其特征在于:所述缩进的距离为通孔最小设计规则的2%-50%。
7.如权利要求5所述的OPC修正方法,其特征在于:所述上层金属线的最小设计规则与所述通孔最小设计规则相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410331704.7A CN104090467B (zh) | 2014-07-11 | 2014-07-11 | Opc修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410331704.7A CN104090467B (zh) | 2014-07-11 | 2014-07-11 | Opc修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104090467A CN104090467A (zh) | 2014-10-08 |
CN104090467B true CN104090467B (zh) | 2018-08-14 |
Family
ID=51638192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410331704.7A Active CN104090467B (zh) | 2014-07-11 | 2014-07-11 | Opc修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104090467B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104808433B (zh) * | 2015-03-20 | 2019-06-28 | 上海华力微电子有限公司 | 相邻两个同电位通孔的光学临近修正方法 |
CN105304558A (zh) * | 2015-10-28 | 2016-02-03 | 上海华力微电子有限公司 | 一种通孔层的光学临近修正方法 |
CN109709762B (zh) * | 2018-12-29 | 2022-05-27 | 上海华力集成电路制造有限公司 | 一种通孔层的opc修正方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1368661A (zh) * | 2001-02-06 | 2002-09-11 | 联华电子股份有限公司 | 以接触孔模型为基础的光学邻近校正法 |
CN101430500A (zh) * | 2007-11-06 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成辅助通孔的opc修正方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002107909A (ja) * | 2000-10-03 | 2002-04-10 | Nec Corp | フォトマスク及びそのマスクパターン設計方法 |
JP4675504B2 (ja) * | 2001-06-20 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | マスクパターンの設計方法 |
JP4398824B2 (ja) * | 2004-09-08 | 2010-01-13 | 株式会社東芝 | パターンデータの補正方法、フォトマスクの製造方法、半導体装置の製造方法及びプログラム |
-
2014
- 2014-07-11 CN CN201410331704.7A patent/CN104090467B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1368661A (zh) * | 2001-02-06 | 2002-09-11 | 联华电子股份有限公司 | 以接触孔模型为基础的光学邻近校正法 |
CN101430500A (zh) * | 2007-11-06 | 2009-05-13 | 中芯国际集成电路制造(上海)有限公司 | 形成辅助通孔的opc修正方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104090467A (zh) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210280572A1 (en) | Integrated circuit having angled conductive feature | |
CN104090467B (zh) | Opc修正方法 | |
CN100449675C (zh) | 位于等离子显示器面板基底上的电极结构 | |
CN104143519A (zh) | 一种产品通孔刻蚀缺陷的检测方法 | |
CN105304558A (zh) | 一种通孔层的光学临近修正方法 | |
CN105374746B (zh) | 一种提升通孔层工艺窗口的方法 | |
CN104703390B (zh) | 电路板及其制作方法 | |
CN205211741U (zh) | 半导体测试结构 | |
US10535646B2 (en) | Systems and methods for a sequential spacer scheme | |
CN104808433B (zh) | 相邻两个同电位通孔的光学临近修正方法 | |
CN104168712B (zh) | 槽型金属化半孔及其制作方法 | |
CN104020638B (zh) | 掩膜板图形的形成方法和光刻及刻蚀方法 | |
US8624398B2 (en) | Semiconductor circuit structure | |
JP2004207353A (ja) | 半導体装置及びその検査方法 | |
CN104465621B (zh) | 双重图形化电学测试结构及监控方法 | |
CN108235599A (zh) | 一种碳油手指间隙小于0.60mmPCB板的制作方法及外层图形资料 | |
CN105845664A (zh) | 一种基于冗余金属的过孔结构及电迁移修正方法 | |
TWI603432B (zh) | 積體電路 | |
CN208834286U (zh) | 一种多点触摸电阻屏 | |
CN109390356B (zh) | 一种阵列基板及其制备方法 | |
CN105826313B (zh) | 布局图案以及包含该布局图案的掩模 | |
TWI565649B (zh) | Needle body structure for power test and its preparation | |
CN108630754B (zh) | 高压元件 | |
JP2006237127A (ja) | 容量素子 | |
CN105513978B (zh) | 导电配线的制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |