CN109709762B - 一种通孔层的opc修正方法 - Google Patents
一种通孔层的opc修正方法 Download PDFInfo
- Publication number
- CN109709762B CN109709762B CN201811630159.6A CN201811630159A CN109709762B CN 109709762 B CN109709762 B CN 109709762B CN 201811630159 A CN201811630159 A CN 201811630159A CN 109709762 B CN109709762 B CN 109709762B
- Authority
- CN
- China
- Prior art keywords
- layer
- hole
- current
- holes
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明提供一种通孔层的OPC修正方法,该方法使通孔层在OPC目标层生成过程中,读入上下层通孔层的原始版图,选出通孔层到非同电位上下层通孔的距离较小的边,在经过常规的OPC操作生成通孔目标层之后,将所述选中的距离较小的边向内退一定的距离,生成最终的通孔目标层。本发明能够降低金属线末端发生短路的风险。
Description
技术领域
本发明涉及半导体制造领域,特别是涉及一种通孔层的OPC修正方法。
背景技术
通常,在半导体制造中,通孔层在做OPC修正时会根据原始版图中各通孔之间的距离调整目标层通孔的大小,调整的规则一般为间距越小通孔向外长大的尺寸越小,间距越大,通孔向外长大的尺寸越大。另外也会判断通孔到其连接的上下层金属线边界的包裹距离,即包裹距离越小,通孔可以向外长大的尺寸越小,包裹距离越大,通孔可以向外长大的距离越大。原始版图的通孔层在经过上述重新定义尺寸的过程并结合全局的尺寸偏移量之后可以生成最终的通孔目标层。后续的OPC步骤会基于目标层来生成最后的掩模板层。
理论上通孔与上下层的通孔之间并不直接相连,所以通常通孔层在生成目标层的过程中并不会引入上下层通孔层作为参考,但是在实际的工艺生产过程中有发现在上下层通孔间距较近的位置发生金属线末端短路的问题,分析其原因可能为上下层通孔之间间距太小,导致同时连接上下层通孔的不同电位的金属线由于通孔的长大效应,使得金属线之间的间距太小,进而发生金属线末端短路的情况。
基于现有技术,通孔层在进行OPC修正时一般会基于通孔之间的间距调整目标层通孔的尺寸,也会基于通孔到与其连接的金属线层边界的距离调整目标层通孔的尺寸。但是没有考虑上下层通孔相对位置的情况。版图中也会有通孔距离上下层通孔较近的情况。且由于通孔层的倒梯形结构特点,可能会引起连接通孔处的上层和下层金属线尺寸增大,可能会出现金属线间距太小,甚至出现金属线发生短路的情况。
因此,需要提出一种OPC修正方法解决上述问题。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种通孔层的OPC修正方法,用于解决现有技术中由于上下层通孔之间间距太小,导致同时连接上下层通孔的不同电位的金属线由于通孔的长大效应,使得金属线之间的间距太小,进而发生金属线末端短路的问题。
为实现上述目的及其他相关目的,本发明提供一种通孔层的OPC修正方法,该方法至少包括:步骤一、提供当前通孔层的版图,并读取该当前通孔层的上层通孔层版图和下层通孔层版图;步骤二、对所述上层通孔层、下层通孔层以及当前通孔层中的所述通孔进行常规OPC修正,所述当前通孔层经修正后生成当前通孔目标层;步骤三、提供一设定值,选中所述当前通孔目标层中通孔分别到非同电位的所述上层通孔层、下层通孔层中通孔距离小于或等于所述设定值的边;步骤四、将步骤三中选中的边向所述通孔内部缩回一段距离,生成最终的目标层。
优选地,步骤一还提供上层金属线层、当前金属线层的版图,所述上层通孔层、上层金属线层、当前通孔层、当前金属线层、下层通孔层自上而下依次层叠。
优选地,所述上下层通孔层中设有若干通孔,所述上下层金属线层中设有若干金属线。
优选地,所述上层通孔层中通孔的下端被所述上层金属线层中的金属线包裹;所述当前通孔层中通孔的上端被所述上层金属线层中的金属线包裹;所述当前通孔层中通孔的下端被所述当前金属线层中的金属线包裹;所述下层通孔层中通孔的上端被所述当前金属线层中的金属线包裹;并且所述上层通孔层中通孔与所述当前通孔层中通孔非同电位;所述当前通孔层中通孔与所述下层通孔层中通孔非同电位。
优选地,所述步骤二中的常规OPC操作包括根据所述通孔之间的间距、上下层金属线层中的金属线分别对当前通孔层中通孔的包裹距离作的偏移。
优选地,步骤三中的所述设定值为设计规则最小间距值。
优选地,步骤四中对选中的边向所述通孔内部缩回一段距离,该缩回的距离取值范围为1nm至10nm。
优选地,所述步骤三中的非同电位,指的是当前通孔层中被选中边的所述通孔与所述上下通孔层中相邻的通孔连接于不同的金属线。
如上所述,本发明的通孔层的OPC修正方法,具有以下有益效果:本发明通过在通孔层的OPC修正过程中引入上下层通孔,并判断通孔与上下层通孔之间的距离,选择出通孔到上下层通孔距离较小的边,将这些边在后续的通孔目标层的生成过程中向通孔内部缩回一定的尺寸,最终起到增大上下层通孔之间的距离,降低金属线末端发生短路的风险。
附图说明
图1显示为本发明的当前通孔层与下层通孔层中通孔间距小于设计规则最小间距的版图示意图;
图2显示为本发明的当前通孔层与下层通孔层中通孔间距等于设计规则最小间距的版图示意图;
图3显示为本发明的当前通孔层与下层通孔层中通孔间距等于设计规则最小间距的立体剖面示意图;
图4显示为本发明的通孔层的OPC修正方法的流程示意图。
元件标号说明
1 下层通孔层通孔
2 当前金属线层的金属线
3 当前通孔层通孔
4 上层金属线层的金属线
5 修正后的当前通孔
E1 修正的边
Vx 当前通孔层通孔
Vx-1 下层通孔层通孔
Mx 当前金属线层的金属线
Mx+1 上层金属线层的金属线
Mx-1 下层金属线层的金属线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图4。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
如图4所示,图4显示为本发明的通孔层的OPC修正方法的流程示意图。本发明提供一种通孔层的OPC修正方法,该方法的具体步骤如下:
步骤一、提供当前通孔层的版图,并读取该当前通孔层的上层通孔层版图和下层通孔层版图;如图1所示,图1显示为本发明的当前通孔层与下层通孔层中通孔间距小于设计规则最小间距的版图示意图。在半导体制造中,各金属层以及通孔层呈相互层叠状态,金属线层间的通孔层中的通孔内部填充有金属,金属线层之间的通孔用来将上层和下层金属线层中的金属线连接起来。因此,不论通孔层还是金属线层都具有其单独的版图。步骤一中首先提供当前通孔层的版图,该版图可以是用读取的方式获得,同时还需要读取与所述当前通孔层相邻的上层通孔层的版图以及与所述当前通孔层相邻的下层通孔层的版图。该三层通孔层当中,每两个通孔层之间都设有金属线层,所述当前通孔层中的通孔内填充金属后用来连接该当前通孔层上表面处的金属线层中的金属线和该当前通孔层下表面处金属线层中的金属线。
如上所述,因此,本实施例中优选地,步骤一还提供上层金属线层、当前金属线层的版图,所述上层通孔层、上层金属线层、当前通孔层、当前金属线层、下层通孔层自上而下依次层叠。进一步地,所述上下层通孔层中设有若干通孔,所述上下上层金属线层中设有若干金属线。如图1所示,上层金属线层中设有上层金属线层的金属线4,当前金属线层中设有当前金属线层的金属线2,上层通孔层中设有通孔,当前通孔层中设有当前通孔层通孔3,下层通孔层中设有下层通孔层通孔1。如果所述上层金属线层不是位于顶部的金属线层,则在所述上层金属线层的上表面还存在上层通孔层,所述上层通孔层中设有的通孔内填充金属后与所述上层金属线层中的金属线所连接。
所述上层通孔层中通孔的下端被所述上层金属线层的金属线包裹,如图1所示,所述当前通孔层通孔3的上端被所述上层金属线层的金属线4包裹;所述当前通孔层通孔的下端被所述当前金属线层的金属线包裹;所述下层通孔层通孔1的上端被所述当前金属线层的金属线2包裹;并且所述上层通孔层中通孔与所述当前通孔层中通孔非同电位;所述当前通孔层通孔3与所述下层通孔层通孔1非同电位。图1中,所述该两个通孔层中的通孔连接与不同的金属线用来达到非同电位的条件,而本身其各自所连接的不同金属线相互之间是非同电位。
当前通孔层版图中设有通孔,位于所述当前通孔层上方的上层通孔层版图设有通孔,位于所述当前通孔层下方的下层通孔层设有通孔。所述下层通孔层通孔1与所述当前金属线层的金属线2连接;所述当前通孔层通孔3与所述当前金属线层的另一根金属线2连接,所述上层金属线层的金属线4位于所述当前通孔层的上方。
步骤二、对所述上层通孔层、下层通孔层以及当前通孔层中的所述通孔进行常规OPC修正,所述当前通孔层经修正后生成当前通孔目标层;由于所述上层通孔层中的通孔的下端被所述当前金属线层中的金属线所包裹,下层通孔层中通孔的上端被所述当前金属线层中的金属线包裹,当前通孔层中通孔的上端被上层金属线层中的金属线包裹以及当前通孔层中通孔的下端被当前金属线层中的金属线包裹,因此,进行常规的OPC修正时,以上所述的各个通孔层中的通孔都是OPC修正的对象。并且考虑到同一通孔层中通孔与通孔之间的距离,所述同一通孔层中通孔在进行常规OPC修正时应考虑到同层通孔之间的间距是否满足设定条件。
因此,而通常情况下,常规OPC操作包括对各通孔所作的便宜和通孔本身大小的调整。本实施例中优选地,步骤二中的常规OPC操作包括根据所述通孔之间的间距、上下层金属线层中的金属线分别对当前通孔层中通孔的包裹距离作的偏移。修正的目的是为了使通孔之间的间距满足最小设定值,以及金属线对通孔的包裹程度需要满足一定的条件。
对所述当前通孔层中的所述通孔进行常规OPC修正后生成当前通孔目标层;由于当前通孔层中的通孔对上下通孔层中相邻通孔之间的位置关系没有具体反应在单独的版图中,因此有可能因为当前通孔层中通孔与上下通孔层中相邻位置的通孔间距太小而引起短路现象,因此,将当前通孔层中的所述通孔进行常规OPC修正后生成当前通孔目标层以待进行本发明后续对该通孔目标层中通孔的进一步修正,以满足不同层相邻通孔之间的间距取值。
所述通孔之间的间距包括同一通孔层中相邻通孔之间的间距,上层金属线层中的金属线对当前通孔层中通孔的包裹距离以及下层金属线层中金属线对当前通孔层中通孔的包裹距离作的偏移满足大于设计规则的最小间距值。
步骤三、提供一设定值,选中所述当前通孔目标层中通孔分别到非同电位的所述上层通孔层、下层通孔层中通孔距离小于或等于所述设定值的边;如图1所示,当前通孔层通孔3与所述非同电位的下层通孔层通孔1的距离小于所述设定的值,选中所述当前通孔层通孔3距离所述非同电位的下层通孔层通孔1距离最近的一条边。
如图2所示,图2显示为本发明的当前通孔层与下层通孔层中通孔间距等于设计规则最小间距的版图示意图。本实施例中进一步地,被选中的边E1距离所述非同电位的下层通孔层通孔1的距离等于设计规则最小间距值。所述步骤三中的非同电位,指的是当前通孔层中被选中边的所述通孔与所述上下通孔层中相邻的通孔连接于不同的金属线,而该不同的金属线本身不是同一电位。当前通孔层中通孔与上下通孔层中通孔距离若小于或等于设计规则最小间距值则在后续将通孔版图制作到光罩上后,在经过曝光等工艺制作成产品金属线后很容易由于通孔之间间距小而发生短路的问题,因此,被选中的所述通孔的边为后续进行修正的边,修正后使得上下层通孔之间的距离增大从而不会发生短路现象。
步骤四、将步骤三中选中的边向所述通孔内部缩回一段距离,生成最终的目标层。如图2所示,对边E1向其当前通孔层通孔3的内部缩回一段距离使得当前通孔层通孔3的边E1与下层通孔层通孔1中距离最近的边之间的距离满足大于设计规则的最小间距值。优选地,该步骤四中对选中的边向所述通孔内部缩回一段距离,该缩回的距离取值范围为1nm至10nm。
图3显示为本发明的当前通孔层与下层通孔层中通孔间距等于设计规则最小间距的立体剖面示意图。可以看出,下层通孔层通孔Vx-1的上端连接于当前金属线层的金属线Mx,当前通孔层通孔Vx的下端连接于另一根当前金属线层的金属线Mx。如果当前通孔层通孔Vx与下层通孔层通孔Vx-1的间距很近,小于设计规则最小间距值,则二者有可能在后续的干刻和填铜工艺中出现金属层末端处由于通孔间距较近引起的短路的风险。
综上所述,本发明通过在通孔层的OPC修正过程中引入上下层通孔,并判断通孔与上下层通孔之间的距离,选择出通孔到上下层通孔距离较小的边,将这些边在后续的通孔目标层的生成过程中向通孔内部缩回一定的尺寸,最终起到增大上下层通孔之间的距离,降低金属线末端发生短路的风险。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种通孔层的OPC修正方法,其特征在于,该方法至少包括:
步骤一、提供当前通孔层的版图,并读取该当前通孔层的上层通孔层版图和下层通孔层版图;
步骤二、对所述上层通孔层、下层通孔层以及当前通孔层中的所述通孔进行常规OPC修正,所述当前通孔层经修正后生成当前通孔目标层;
步骤三、提供一设定值,选中所述当前通孔目标层中通孔到非同电位的所述上层通孔层中通孔距离小于或等于所述设定值的边;选中所述当前通孔目标层中通孔到非同电位的所述下层通孔层中通孔距离小于或等于所述设定值的边;
步骤四、将步骤三中选中的边向所述通孔内部缩回一段距离,生成最终的目标层。
2.根据权利要求1所述的通孔层的OPC修正方法,其特征在于:步骤一还提供上层金属线层、当前金属线层的版图,所述上层通孔层、上层金属线层、当前通孔层、当前金属线层、下层通孔层自上而下依次层叠。
3.根据权利要求2所述的通孔层的OPC修正方法,其特征在于:所述上层通孔层、下层通孔层中设有若干通孔,所述上层金属线层中设有若干金属线。
4.根据权利要求3所述的通孔层的OPC修正方法,其特征在于:所述上层通孔层中通孔的下端被所述上层金属线层中的金属线包裹;所述当前通孔层中通孔的上端被所述上层金属线层中的金属线包裹;所述当前通孔层中通孔的下端被所述当前金属线层中的金属线包裹;所述下层通孔层中通孔的上端被所述当前金属线层中的金属线包裹;并且所述上层通孔层中通孔与所述当前通孔层中通孔非同电位;所述当前通孔层中通孔与所述下层通孔层中通孔非同电位。
5.根据权利要求4所述的通孔层的OPC修正方法,其特征在于:所述步骤二中的常规OPC操作包括根据所述通孔之间的间距、上下层金属线层中的金属线分别对当前通孔层中通孔的包裹距离作偏移。
6.根据权利要求1所述的通孔层的OPC修正方法,其特征在于:步骤三中的所述设定值为设计规则最小间距值。
7.根据权利要求1所述的通孔层的OPC修正方法,其特征在于:步骤四中对选中的边向所述通孔内部缩回一段距离,该缩回的距离取值范围为1nm至10nm。
8.根据权利要求4所述的通孔层的OPC修正方法,其特征在于:所述步骤三中的非同电位,指的是当前通孔层中被选中边的所述通孔与所述上层通孔层、下层通孔层中相邻的通孔连接于不同的金属线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811630159.6A CN109709762B (zh) | 2018-12-29 | 2018-12-29 | 一种通孔层的opc修正方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811630159.6A CN109709762B (zh) | 2018-12-29 | 2018-12-29 | 一种通孔层的opc修正方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109709762A CN109709762A (zh) | 2019-05-03 |
CN109709762B true CN109709762B (zh) | 2022-05-27 |
Family
ID=66259224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811630159.6A Active CN109709762B (zh) | 2018-12-29 | 2018-12-29 | 一种通孔层的opc修正方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109709762B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111965934B (zh) * | 2020-06-22 | 2024-01-23 | 上海华力微电子有限公司 | Opc修正通孔的选择方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100383664C (zh) * | 2002-03-20 | 2008-04-23 | 张国飙 | 低成本光刻技术 |
TWI235282B (en) * | 2003-07-03 | 2005-07-01 | Nanya Technology Corp | Method of correcting optical proximity effect of contact hole |
CN1258695C (zh) * | 2003-07-15 | 2006-06-07 | 南亚科技股份有限公司 | 接触孔洞光学邻近效应修正和掩模及半导体装置制造方法 |
US7404167B2 (en) * | 2005-02-23 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving design window |
CN103186031B (zh) * | 2011-12-30 | 2017-11-07 | 联华电子股份有限公司 | 修正布局图案的方法以及制作光掩膜的方法 |
CN103186033B (zh) * | 2011-12-31 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近修正方法、连接孔的制作方法 |
CN103901713B (zh) * | 2014-03-12 | 2017-01-18 | 北京理工大学 | 一种采用核回归技术的自适应光学邻近效应校正方法 |
CN103869599A (zh) * | 2014-03-24 | 2014-06-18 | 上海华力微电子有限公司 | 针对通孔的光学临近修正方法 |
US9658523B2 (en) * | 2014-03-31 | 2017-05-23 | Stmicroelectronics, Inc. | Interconnect structure having large self-aligned vias |
CN104090467B (zh) * | 2014-07-11 | 2018-08-14 | 上海华力微电子有限公司 | Opc修正方法 |
CN105842977B (zh) * | 2015-01-14 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 用于后光学邻近修正修复的方法 |
CN104898367A (zh) * | 2015-05-15 | 2015-09-09 | 上海集成电路研发中心有限公司 | 一种提高通孔工艺窗口的opc修正方法 |
CN105304558A (zh) * | 2015-10-28 | 2016-02-03 | 上海华力微电子有限公司 | 一种通孔层的光学临近修正方法 |
US10262099B2 (en) * | 2017-02-28 | 2019-04-16 | Globalfoundries Inc. | Methodology for model-based self-aligned via awareness in optical proximity correction |
CN108107670B (zh) * | 2017-12-15 | 2020-11-24 | 上海华力微电子有限公司 | 提高通孔层opc精度的方法 |
-
2018
- 2018-12-29 CN CN201811630159.6A patent/CN109709762B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN109709762A (zh) | 2019-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11544437B2 (en) | System for designing integrated circuit layout and method of making the integrated circuit layout | |
TWI639095B (zh) | 製造具有一或更多層的積體電路之方法及相應的積體電路 | |
US10565348B2 (en) | System for and method of fabricating an integrated circuit | |
US11152303B2 (en) | Different scaling ratio in FEOL / MOL/ BEOL | |
US7278118B2 (en) | Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features | |
US7962878B2 (en) | Method of making an integrated circuit using pre-defined interconnect wiring | |
US8423947B2 (en) | Gridded glyph geometric objects (L3GO) design method | |
US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
DE202016008735U1 (de) | Integrierter Schaltkreis und Masken zur Herstellung eines integrierten Schaltkreises | |
CN109709762B (zh) | 一种通孔层的opc修正方法 | |
TW201508526A (zh) | 進階修正方法 | |
JP2008176303A (ja) | マスク生成方法、マスク形成方法、パターン形成方法および半導体装置 | |
CN108957943A (zh) | 形成布局图案的方法 | |
CN104134657A (zh) | 单元高度为标称最小间距的非整数倍的标准单元 | |
JP3934919B2 (ja) | マスクブランクスの選択方法、露光マスクの形成方法、および半導体装置の製造方法 | |
CN105512438B (zh) | 一种等时延布线方法及装置 | |
CN106444273A (zh) | 一种金属线层小尺寸冗余图形的添加和处理方法 | |
US8930858B1 (en) | Method for optical proximity correction | |
US6925626B2 (en) | Method of routing a redistribution layer trace in an integrated circuit die | |
US9059165B2 (en) | Semiconductor device having mesh-pattern wirings | |
US11552067B2 (en) | Semiconductor cell blocks having non-integer multiple of cell heights | |
KR20140116826A (ko) | 개선된 네트 라우팅을 제공하는 시스템 및 방법 | |
WO2018180010A1 (ja) | 半導体集積回路装置 | |
US20090199153A1 (en) | Exposure condition setting method and program for setting exposure conditions | |
US6974650B2 (en) | Method of correcting a mask layout |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |