CN108630754B - 高压元件 - Google Patents

高压元件 Download PDF

Info

Publication number
CN108630754B
CN108630754B CN201710453213.3A CN201710453213A CN108630754B CN 108630754 B CN108630754 B CN 108630754B CN 201710453213 A CN201710453213 A CN 201710453213A CN 108630754 B CN108630754 B CN 108630754B
Authority
CN
China
Prior art keywords
layer
gate
active layer
isolation protection
protection oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710453213.3A
Other languages
English (en)
Other versions
CN108630754A (zh
Inventor
游焜煌
黄宗义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Richtek Technology Corp
Original Assignee
Richtek Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richtek Technology Corp filed Critical Richtek Technology Corp
Publication of CN108630754A publication Critical patent/CN108630754A/zh
Application granted granted Critical
Publication of CN108630754B publication Critical patent/CN108630754B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种高压元件，包含：一作用层，形成于一基板上，具有一作用层表面；一体区与一阱区，形成于作用层中并连接于作用层表面下方，于两区连接处形成一PN结；一栅极，形成于作用层表面上；一源极与一漏极，源极形成于体区上的作用层中，漏极形成于阱区上的作用层中；一假性栅极，形成于作用层表面上，且介于栅极与漏极之间；一第一隔绝保护氧化层，形成于栅极、阱区、以及假性栅极之上；一第一导体层，形成于第一隔绝保护氧化层上；一第二隔绝保护氧化层，形成于假性栅极以及阱区之上，且不与第一隔绝保护氧化层相连；以及一第二导体层，形成于第二隔绝保护氧化层上。

Description

高压元件
技术领域
本发明涉及一种高压元件，特别涉及通过位于栅极与漏极间的一假性栅极、以及彼此不相连的两组隔绝保护氧化(Resist Protection Oxide)层与导体层，以降低击穿发生可能性的高压元件。
背景技术
参照图1，其中显示根据现有技术的高压元件10，其包含：一基板11；一作用层12，形成于基板11上，其中包含一体区13、与一阱区14；一栅极G，形成于作用层12的表面上；一源极S，形成于体区13上的作用层12中；一漏极D，形成于阱区14上的作用层12中，且于纵向上，堆叠并连接于阱区14与作用层表面121之间；一隔绝保护氧化(Resist ProtectionOxide)层RPO，为一连续结构，形成于栅极G的一部分以及阱区14的一部分上，并延伸至邻接于漏极D；一硅导体层Ls，形成于隔绝保护氧化层RPO上，于基板11的出平面方向上，硅导体层Ls具有与隔绝保护氧化层RPO相同的投影面积。
参照图2，其中显示高压元件10于操作于不导通的状况时于作用层12的电场分布曲线C1。根据电场分布曲线C1，其中出现局部过高电场的情形。因此局部过高电场的影响，高压元件10易出现击穿，进而限制高压元件的电压工作范围。图2中纵坐标与横坐标的数值，为举例说明，仅为显示现有技术中局部过高电场的现象。
以下通过具体实施例详加说明，能够更容易了解本发明的目的、技术内容、特点及其所达成的功效。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种高压元件，可使得该高压元件耐击穿，提高高压元件的电压工作范围。
为了实现上述目的，就其中一个观点言，本发明提供了一种高压元件，其包含：一基板，于一纵向上，具有一上表面；一作用层，形成于基板上，于纵向上，具有相对上表面的一作用层表面，且作用层堆叠并连接于上表面上；一体区，具有一第一导电型，形成于作用层中，且于纵向上，连接于作用层表面下方；一阱区，具有一第二导电型，形成于作用层中，且于纵向上，连接于作用层表面下方，且于一横向上，与体区连接，且体区与阱区形成一PN结；一栅极，形成于作用层表面上，于纵向上，栅极堆叠并连接于作用层表面上，且PN结位于栅极正下方；一源极，具有第二导电型，形成于体区上的作用层中，且于纵向上，堆叠并连接于体区与作用层表面之间；一漏极，具有第二导电型，形成于阱区上的作用层中，且于纵向上，堆叠并连接于阱区与作用层表面之间；一假性栅极，形成于作用层表面上，且于横向上，假性栅极介于栅极与漏极之间；一第一隔绝保护氧化层，具有一第一相连层结构，第一相连层结构形成于栅极的一部分、阱区的一部分、以及假性栅极的一部分上，其中位于阱区的一部分上的第一相连层结构，为介于栅极与假性栅极之间；一第一导体层，形成于第一隔绝保护氧化层上；一第二隔绝保护氧化层，具有一第二相连层结构，第二相连层结构形成于假性栅极的一部分以及阱区的一部分上，第二隔绝保护氧化层不与第一隔绝保护氧化层相连，其中于阱区的一部分上的第二相连层结构，介于假性栅极与漏极之间；以及一第二导体层，形成于第二隔绝保护氧化层上，第二导体层不连接于第一导体层。
一实施例中，第一导体层与栅极电气连接。
一实施例中，该假性栅极，通过与形成栅极的工艺来同步制作；或该第二隔绝保护氧化层，通过与形成第一隔绝保护氧化层的工艺来同步制作；或该第二导体层通过与形成第一导体层的工艺来同步制作。
一实施例中，通过相同的屏蔽蚀刻形成该第一导体层与第二导体层以及蚀刻形成第一隔绝保护氧化层与第二隔绝保护氧化层，以使该第一导体层与第二导体层分别自行对准形成于第一隔绝保护氧化层与第二隔绝保护氧化层上。
一实施例中，于横向上，假性栅极不与栅极相连。
一实施例中，第二导体层电连接于一第一预设电位。一实施例中，假性栅极电连接于一第二预设电位。又一实施例中，第一预设电位或第二预设电位，为一接地电位、浮接、或门极、漏极、与源极其中之一的电位。
一实施例中，源极的一边缘与栅极自行对准，且漏极的一边缘与第二隔绝保护氧化层自行对准。
一实施例中，高压元件又包含一局部氧化区(Local oxidation of silicon，LOCOS)，形成于作用层表面上，栅极的一部分堆叠于局部氧化区上，并第一隔绝保护氧化层的第一相连层结构，形成于栅极的一部分、局部氧化区的一部分、阱区的一部分、以及假性栅极的一部分上，其中位于阱区的一部分上的第一相连层结构，介于栅极与假性栅极之间。
就其中一个观点言，本发明提供了一种高压元件的制作方法，其包含：
提供一基板，基板于一纵向上，具有一上表面；形成一作用层于基板上，于纵向上，具有相对上表面的一作用层表面，且作用层堆叠并连接于上表面上；形成一体区于作用层中，体区具有一第一导电型，且于纵向上，连接于作用层表面下方；形成一阱区于作用层中，阱区具有一第二导电型，且于纵向上连接于作用层表面下方，且于一横向上与体区连接，且体区与阱区形成一PN结；形成一栅极于作用层表面上，于纵向上，栅极堆叠并连接于作用层表面上，且PN结位于栅极正下方；形成一假性栅极于作用层表面上，于横向上，假性栅极距离栅极一段距离；形成一第一隔绝保护氧化层，第一隔绝保护氧化层具有一第一相连层结构，第一相连层结构形成于栅极的一部分、阱区的一部分、以及假性栅极的一部分上；形成一第二隔绝保护氧化层，第二隔绝保护氧化层具有一第二相连层结构，第二相连层结构形成于假性栅极的一部分以及阱区的一部分上，第二隔绝保护氧化层不与第一隔绝保护氧化层相连；形成一第一导体层于第一隔绝保护氧化层上；形成一第二导体层于第二隔绝保护氧化层上，第二导体层不连接于第一导体层；形成一源极于体区上的作用层中，源极具有第二导电型，且于纵向上，堆叠并连接于体区与作用层表面之间；以及形成一漏极于阱区上的作用层中，漏极具有第二导电型，且于纵向上，堆叠并连接于阱区与作用层表面之间；其中，该假性栅极于横向上，位于该漏极与该栅极之间；其中位于该阱区的一部分上的该第一相连层结构，介于该栅极与该假性栅极之间；且其中于该阱区的一部分上的该第二相连层结构，介于该假性栅极与该漏极之间。
附图说明
图1和图2显示根据现有技术的高压元件，以及高压元中电场强度分布的示意图；
图3显示根据本发明一实施例的高压元件的示意图；
图4显示根据现有技术与本发明的高压元件中电场强度分布的示意图；
图5和6图显示根据本发明两实施例的高压元件的示意图；
图7显示根据现有技术与本发明的高压元件中碰撞电离分布的示意图；
图8A和图8B显示根据本发明一实施例的高压元件制作方法的流程图。
图中符号说明
10、20、30、40：高压元件
11、21：基板
12、22：作用层
121、221：作用层表面
13、23：体区
14、24：阱区
211：上表面
d：栅极与漏极间的范围
D：漏极
G：栅极
Gp：假性栅极
LOCOS：局部氧化区
Ls：硅导体层
Ls1：第一导体层
Ls2：第二导体层
RPO：隔绝保护氧化层
RPO1：第一隔绝保护氧化层
RPO2：第二隔绝保护氧化层
S：源极
具体实施方式
涉及本发明的前述及其他技术内容、特点与功效，在以下配合参考附图的一较佳实施例的详细说明中，将可清楚地呈现。以下实施例中所提到的方向用语，例如：上、下、左、右、前或后等，仅是参考附加附图的方向。本发明中的附图均属示意，主要意在表示各装置以及各元件间的功能作用关系，至于形状、厚度与宽度则并未依照比例绘制。
参照图3，其中显示根据本发明一实施例的一种高压元件20，其包含：一基板21，于一纵向上，具有一上表面211；一作用层22，形成于基板21上，于纵向上，具有相对上表面211的一作用层表面221，且作用层22堆叠并连接于上表面211上；一体区23，具有一第一导电型，形成于作用层22中，且于纵向上，连接于作用层22表面下方；一阱区24，具有一第二导电型，形成于作用层22中，且于纵向上，连接于作用层表面221下方，且于一横向上，与体区23连接，且体区23与阱区24形成一PN结；一栅极G，形成于作用层表面221上，于纵向上，栅极G堆叠并连接于作用层表面221上，且PN结位于栅极G正下方；一源极S，具有第二导电型，形成于体区23上的作用层22中，且于纵向上，堆叠并连接于体区23与作用层表面221之间；一漏极D，具有第二导电型，形成于阱区24上的作用层22中，且于纵向上，堆叠并连接于阱区24与作用层表面221之间；一假性栅极Gp，形成于作用层表面221上，且于横向上，假性栅极Gp位于栅极G与漏极D间的范围d内；一第一隔绝保护氧化层RPO1，具有一第一相连层结构，第一相连层结构形成于栅极G的一部分、阱区24的一部分、以及假性栅极Gp的一部分上，其中位于阱区24的一部分上的第一相连层结构，介于栅极G与假性栅极Gp之间；一第一导体层Ls1，例如但不限于硅材质或其他导体材质，形成于第一隔绝保护氧化层RPO1上，第一导体层Ls1例如但不限于与栅极G电气连接；一第二隔绝保护氧化层RPO2，具有一第二相连层结构，第二相连层结构形成于假性栅极Gp的一部分以及阱区24的一部分上，第二隔绝保护氧化层RPO2不与第一隔绝保护氧化层RPO1相连，其中于阱区24的一部分上的第二相连层结构，介于假性栅极Gp与漏极D之间；以及一第二导体层Ls2，例如但不限于硅材质或其他导体材质，形成于第二隔绝保护氧化层RPO2上，第二导体层Ls1不连接于第一导体层Ls2。需说明的是，所谓的高压元件是指，于正常操作时，施加于漏极的电压高于5V；一般而言，高压元件的漏极与栅极间，具有一漂移区，将漏极与栅极分隔，且漂移区的横向长度，根据正常操作时所承受的操作电压而调整。
相较于现有技术中作用层12的局部过高电场，本发明的作用层22于高压元件20操作于不导通的状况下，其电场分布平缓许多。参照图4，其中显示同一操作条件下(例如漏极施予相同电压)，现有技术的高压元件10(仅显示作用层上的元件：栅极G、隔绝保护氧化层RPO，以及导体层Ls，作为横向位置参考)与本发明的高压元件20(仅显示作用层上的元件：栅极G、第一、二隔绝保护氧化层RPO1、RPO2，以及第一、二导体层Ls1、Ls2，作为横向位置参考)的作用层中电场分布。高压元件10的电场分布曲线C1，其局部最高电场明显地高于本发明的高压元件20的电场分布曲线C2的局部最高电场。即根据本发明的高压元件，具有较现有技术更大的电压工作范围，也就是根据本发明的高压元件，其击穿电压相对较高。此外，相较于现有技术，本申请的假性栅极Gp、第一、二隔绝保护氧化层RPO1、RPO2、第一、二导体层Ls1、Ls2于不导通操作时，还具有调整阱区内漂移电子/空穴分布，以降低发生击穿的可能性。此外，图4中纵坐标与横坐标的数值，为举例说明，仅为显示现有技术中局部过高电场的现象，而不是用来限制本发明的实施范围。
前述的纵向，可为基板21的出平面方向，或垂直于基板21底面的方向。前述的横向，垂直于纵向，是指本领域技术人员所称的沟道方向。
前述的第一导电型与第二导电型，于一实施例中，可分别为P型导电型与N型导电型。另一实施例中，可分别为N型导电型与P型导电型。其导电型的选择，可视需要而定。前述的PN结，因其介于体区23的第一导电型与阱区24的第二导电型，为一介于P型导电型与N型导电型间的PN结。此外，PN结位于栅极G正下方，而栅极G正下方的作用层中包含PN结两侧的体区23与阱区24。
前述的第一隔绝保护氧化层RPO1的第一相连层结构，可为形成邻接于栅极G的一部分、阱区24的一部分、以及假性栅极Gp的一部分的上表面的第一相连层结构。前述位于阱区24的一部分上的相连层结构，介于栅极G与假性栅极Gp之间，代表栅极G与假性栅极Gp之间，为第一隔绝保护氧化层RPO1所隔绝。
前述第二隔绝保护氧化层RPO2的第二相连层结构，可为形成邻接于假性栅极Gp的一部分以及阱区24的一部分的上表面的相连层结构。前述位于阱区24的一部分上的第二相连层结构，介于假性栅极Gp与漏极D之间，代表假性栅极Gp与漏极D，为第二隔绝保护氧化层RPO2所隔绝。此外，第二隔绝保护氧化层RPO2不与第一隔绝保护氧化层RPO1相连。
一实施例中，于横向上，假性栅极Gp不与栅极G电气相连，并第二导体层Ls2为浮接。然而，本发明的第二导体层Ls2不限于此，于一实施例中，第二导体层Ls2可与栅极G电气连接。前述的实施例中，使用者例如可依据调整阱区内漂移电子/空穴分布，或电场分布的需要，来决定第二导体层Ls2的电气连结方式。
一实施例中，假性栅极Gp通过与形成栅极G的工艺来同步制作。如此，假性栅极Gp的制作，不需要另一专属工艺，可降低制作复杂度、所耗时间、以及相关成本。
一实施例中，第二导体层Ls2电连接于一第一预设电位。一实施例中，假性栅极Gp电连接于一第二预设电位。一实施例中，第一预设电位或第二预设电位，可对应于接地电位、浮接、或门极、漏极、与源极其中之一的电位。使用者可依据需要，而决定第一、二预设电位的范围或对应电位的方式。一实施例中，第一、二预设电位可介于0～500V之间。
一实施例中，第一导体层Ls1与第二导体层Ls2，分别通过与形成第一隔绝保护氧化层RPO1与第二隔绝保护氧化层RPO2相同的光罩，而形成于第一隔绝保护氧化层RPO1与第二隔绝保护氧化层RPO2上。
一实施例中，第二隔绝保护氧化层RPO2，通过与形成第一隔绝保护氧化层RPO1的工艺来同步制作。即制作第一、二隔绝保护氧化层RPO1、RPO2的光罩，为同一光罩，且第一、二隔绝保护氧化层RPO1、RPO2的沉积、微影与蚀刻，皆在相同步骤下完成。一实施例中，第一导体层Ls1与第二导体层Ls2，分别通过与形成第一、二隔绝保护氧化层RPO1、RPO2相同的屏蔽，而形成于第一、二隔绝保护氧化层RPO1、RPO2上。第一导体层Ls1与第二导体层Ls2的沉积、微影与蚀刻，皆在相同步骤下完成。
一实施例中，第一导体层Ls1与第二导体层Ls2为硅材质，并通过自行对准(Self-Aligned)工艺，形成于第一、二隔绝保护氧化层RPO1、RPO2上，且源极S和漏极D，也以自行对准(Self-Aligned)工艺制作。具体地，一实施例中，在基板21上形成作用层22，又在作用层22中形成体区23和阱区24后，工艺可先以沉积、微影、蚀刻的方式形成栅极G和假性栅极Gp，再沉积氧化层与硅层，然后，以相同的屏蔽(例如以微影定义光阻)，先蚀刻硅层形成第一、二硅材质导体层Ls1、Ls2，再更换蚀刻剂蚀刻氧化层形成第一、二隔绝保护氧化层RPO1、RPO2(如此，第一、二硅材质导体层Ls1、Ls2与第一、二隔绝保护氧化层RPO1、RPO2分别自行对准)，之后，再注入形成源极S和漏极D，如此，源极S和漏极D的一边缘也会与栅极G或第二隔绝保护氧化层RPO2自行对准。当第一、二导体层Ls1、Ls2为硅材质以外材质时，亦可使用自行对准工艺。
参照图5，其显示根据本发明一实施例的高压元件30，其中体区23设置于基板21之上，而阱区24设置于体区23之上，且阱区24位于漏极D与体区23之间。图5中其余元件的说明，请参照图3实施例的说明。
参照图6，其显示根据本发明一实施例的高压元件40，其中包含一局部氧化(Localoxidation of silicon)区LOCOS，形成于作用层表面221上，栅极G的一部分堆叠于局部氧化区LOCOS上。第一隔绝保护氧化层RPO1的第一相连层结构，形成于栅极G的一部分、局部氧化区LOCOS的一部分、阱区24的一部分、以及假性栅极Gp的一部分上，其中位于阱区24的一部分上的第一相连层结构，介于栅极G与假性栅极Gp之间。
一实施例中，前述的局部氧化区LOCOS，可改为浅沟隔离(Shallow trenchisolation)区(未显示)，形成于作用层表面221上。栅极G的一部分堆叠于浅沟隔离区上。第一隔绝保护氧化层RPO1的第一相连层结构，形成于栅极G的一部分、浅沟隔离区的一部分、阱区24的一部分、以及假性栅极Gp的一部分上。
参照图7，其中上下部份，分别显示根据现有技术以及本发明实施例的碰撞电离(Impact ionization)的分布比较，其中梯度线分布的疏密，代表碰撞电离的增加或减少的趋势。此梯度线的疏密，也可对应于高压元件的工作层中电场增强或减弱的分布。上部分显示现有技术中碰撞电离的分布，明显地，接近栅极G右侧的工作层中，梯度线分布的密度十分高，对应于图2、图4曲线C1的局部过高电场，可知此处离子化增加趋势非常高，为产生击穿电压的主要原因之一。下部分显示根据本发明实施例的碰撞电离的分布，其中接近栅极G右侧的工作层中，梯度线分布的密度较现有技术低，此处离子化趋势较现有技术低许多。对应于图4的曲线C2，其中栅极G右侧的工作层中电场，强度也较现有技术下降许多。因此，于同一工作条件下，本发明的高压元件，可具有相较于现有技术更大的工作电压范围，而不致产生击穿电压。
根据模拟分析，相较于现有技术的高压元件的击穿电压，本发明的高压元件的击穿电压可提高至少47％。因此，本发明的高压元件具有相较于现有技术更大的工作电压范围。
图8A和图8B显示根据一个观点，本发明提供了一种高压元件的制作方法的流程图，其中包含：提供一基板，基板于一纵向上，具有一上表面(S1)；形成一作用层于基板上，于纵向上，具有相对上表面的一作用层表面，且作用层堆叠并连接于上表面上(S2)；形成一体区于作用层中，体区具有一第一导电型，且于纵向上，连接于作用层表面下方(S3)；形成一阱区于作用层中，阱区具有一第二导电型，且于纵向上连接于作用层表面下方，且于一横向上与体区连接，且体区与阱区形成一PN结(S4)；形成一栅极于作用层表面上，于纵向上，栅极堆叠并连接于作用层表面上，且PN结位于栅极正下方(S5)；形成一假性栅极于作用层表面上，于横向上，假性栅极距离栅极一段距离(S6)；形成一第一隔绝保护氧化层，第一隔绝保护氧化层具有一第一相连层结构，第一相连层结构形成于栅极的一部分、阱区的一部分、以及假性栅极的一部分上(S7)；形成一第二隔绝保护氧化层，第二隔绝保护氧化层具有一第二相连层结构，第二相连层结构形成于假性栅极的一部分以及阱区的一部分上，第二隔绝保护氧化层不与第一隔绝保护氧化层相连(S8)；形成一第一导体层于第一隔绝保护氧化层上，第一导体层例如可与栅极电气连接(S9)；形成一第二导体层于第二隔绝保护氧化层上，第二导体层不连接于第一导体层(S10)；形成一源极于体区上的作用层中，源极具有第二导电型，且于纵向上，堆叠并连接于体区与作用层表面之间(S11)；以及形成一漏极于阱区上的作用层中，漏极具有第二导电型，且于纵向上，堆叠并连接于阱区与作用层表面之间(S12)；其中，该假性栅极于横向上，位于该漏极与该栅极之间；其中位于阱区的一部分上的第一相连层结构，介于栅极与假性栅极之间；且其中于阱区的一部分上的第二相连层结构，介于假性栅极与漏极之间。上述工艺中，步骤的次序可以调换；在较佳实施例中，步骤S7与S8可以同时完成或调换、步骤S9与S10可以同时完成或调换、步骤S11与S12可以同时完成或调换。
一实施例中，步骤S7～S10是以自行对准工艺来制作，该工艺包含以下步骤：沉积一氧化层；沉积一导体层于该氧化层上；以相同的屏蔽(例如以微影定义光阻)，先蚀刻导体层形成第一、二导体层，再更换蚀刻剂蚀刻氧化层形成第一、二隔绝保护氧化层。
一实施例中，步骤S11～S12是以自行对准工艺来制作，该工艺包含以下步骤：根据该栅极，以及第二隔绝保护氧化层的图案，注入形成源极和漏极，使源极的一边缘与栅极自行对准，并使漏极的一边缘与第二隔绝保护氧化层自行对准。如果不需要使源极和漏极自行对准的话，则步骤S11～S12的次序可以不在步骤S7～S10之后。
以上已针对较佳实施例来说明本发明，但是以上所述，仅为使本领域技术人员易于了解本发明的内容，并非用来限定本发明的权利范围。在本发明的相同精神下，本领域技术人员可以想到各种等效变化。各实施例中图标直接连接的两电路或元件间，可插置不影响主要功能的其他电路或元件，仅需对应修改相关电路或是信号的意义即可。诸如此类，都可根据本发明的教导类推而得，因此，本发明的范围应涵盖上述及其他所有等效变化。前述的各个实施例，并不限于单独应用，亦可以组合应用，例如但不限于将两实施例并用，或是以其中一个实施例的局部电路代换另一实施例的对应电路。

Claims (18)

1.一种高压元件，其特征在于，包含：
一基板，于一纵向上，具有一上表面；
一作用层，形成于该基板上，于该纵向上，具有相对该上表面的一作用层表面，且该作用层堆叠并连接于该上表面上；
一体区，具有一第一导电型，形成于该作用层中，且于该纵向上，连接于该作用层表面下方；
一阱区，具有一第二导电型，形成于该作用层中，且于该纵向上，连接于该作用层表面下方，且于一横向上，与该体区连接，且该体区与该阱区形成一PN结；
一栅极，形成于该作用层表面上，于该纵向上，该栅极堆叠并连接于该作用层表面上，且该PN结位于该栅极正下方；
一源极，具有该第二导电型，形成于该体区上的该作用层中，且于该纵向上，堆叠并连接于该体区与该作用层表面之间；
一漏极，具有该第二导电型，形成于该阱区上的该作用层中，且于该纵向上，堆叠并连接于该阱区与该作用层表面之间；
一假性栅极，形成于该作用层表面上，且于该横向上，该假性栅极介于该栅极与该漏极之间；
一第一隔绝保护氧化层，具有一第一相连层结构，该第一相连层结构形成于该栅极的一部分、该阱区的一部分、以及该假性栅极的一部分上，其中位于该阱区的一部分上的该第一相连层结构，介于该栅极与该假性栅极之间；
一第一导体层，形成于该第一隔绝保护氧化层上；
一第二隔绝保护氧化层，具有一第二相连层结构，该第二相连层结构形成于该假性栅极的一部分以及该阱区的一部分上，该第二隔绝保护氧化层不与该第一隔绝保护氧化层相连，其中于该阱区的一部分的该第二相连层结构，介于该假性栅极与该漏极之间；以及
一第二导体层，形成于该第二隔绝保护氧化层上，该第二导体层不连接于该第一导体层；
其中，该源极的一边缘与该栅极自行对准，且该漏极的一边缘与该第二隔绝保护氧化层自行对准。
2.如权利要求1所述的高压元件，其中，该第一导体层与该栅极电气连接。
3.如权利要求1所述的高压元件，其中，该假性栅极通过与形成该栅极的工艺来同步制作；或该第二隔绝保护氧化层通过与形成该第一隔绝保护氧化层的工艺来同步制作；或该第二导体层通过与形成该第一导体层的工艺来同步制作。
4.如权利要求1所述的高压元件，其中，该第二导体层为浮接。
5.如权利要求1所述的高压元件，其中，通过相同的屏蔽蚀刻形成该第一导体层与该第二导体层以及蚀刻形成该第一隔绝保护氧化层与该第二隔绝保护氧化层，以使该第一导体层与该第二导体层分别自行对准形成于该第一隔绝保护氧化层与该第二隔绝保护氧化层上。
6.如权利要求1所述的高压元件，其中，于该横向上，该假性栅极不与该栅极相连。
7.如权利要求1所述的高压元件，其中，该第二导体层电连接于一第一预设电位，且该假性栅极电连接于一第二预设电位。
8.如权利要求7所述的高压元件，其中，该第一或第二预设电位，为一接地电位、浮接、或该栅极、该漏极、与该源极其中之一的电位。
9.如权利要求1所述的高压元件，其中，又包含一局部氧化区，形成于该作用层表面上，该栅极的一部分堆叠于该局部氧化区上，并且该第一隔绝保护氧化层的该第一相连层结构，形成于该栅极的一部分、该局部氧化区的一部分、该阱区的一部分、以及该假性栅极的一部分上，其中位于该阱区的一部分上的该第一相连层结构，介于该栅极与该假性栅极之间。
10.一种高压元件的制作方法，其特征在于，包含：
提供一基板，该基板于一纵向上，具有一上表面；
形成一作用层于该基板上，于该纵向上，具有相对该上表面的一作用层表面，且该作用层堆叠并连接于该上表面上；
形成一体区于该作用层中，该体区具有一第一导电型，且于该纵向上，连接于该作用层表面下方；
形成一阱区于该作用层中，该阱区具有一第二导电型，且于该纵向上连接于该作用层表面下方，且于一横向上与该体区连接，且该体区与该阱区形成一PN结，该横向垂直于该纵向；
形成一栅极于该作用层表面上，于该纵向上，该栅极堆叠并连接于该作用层表面上，且该PN结位于该栅极正下方；
形成一假性栅极于该作用层表面上，于该横向上，该假性栅极距离该栅极一段距离；
形成一第一隔绝保护氧化层，该第一隔绝保护氧化层具有一第一相连层结构，该第一相连层结构形成于该栅极的一部分、该阱区的一部分、以及该假性栅极的一部分上；
形成一第二隔绝保护氧化层，该第二隔绝保护氧化层具有一第二相连层结构，该第二相连层结构形成于该假性栅极的一部分以及该阱区的一部分上，该第二隔绝保护氧化层不与该第一隔绝保护氧化层相连；
形成一第一导体层于该第一隔绝保护氧化层上；
形成一第二导体层于该第二隔绝保护氧化层上，该第二导体层不连接于该第一导体层；
形成一源极于该体区上的该作用层中，该源极具有该第二导电型，且于该纵向上，堆叠并连接于该体区与该作用层表面之间；以及
形成一漏极于该阱区上的该作用层中，该漏极具有该第二导电型，且于该纵向上，堆叠并连接于该阱区与该作用层表面之间；
其中，该假性栅极于该横向上，位于该漏极与该栅极之间；其中位于该阱区的一部分上的该第一相连层结构，介于该栅极与该假性栅极之间；且其中于该阱区的一部分上的该第二相连层结构，介于该假性栅极与该漏极之间；
其中，根据该栅极，以及该第二隔绝保护氧化层的图案，注入形成该源极和该漏极，使该源极的一边缘与该栅极自行对准，并使该漏极的一边缘与该第二隔绝保护氧化层自行对准。
11.如权利要求10所述的制作方法，其中，该第一导体层与该栅极电气连接。
12.如权利要求10所述的制作方法，其中，该假性栅极通过与形成该栅极的工艺来同步制作；或该第二隔绝保护氧化层通过与形成该第一隔绝保护氧化层的工艺来同步制作；或该第二导体层通过与形成该第一导体层的工艺来同步制作。
13.如权利要求10所述的制作方法，其中，该第二导体层为浮接。
14.如权利要求10所述的制作方法，其中，通过相同的屏蔽蚀刻形成该第一导体层与该第二导体层以及蚀刻形成该第一隔绝保护氧化层与该第二隔绝保护氧化层，以使该第一导体层与该第二导体层分别自行对准形成于该第一隔绝保护氧化层与该第二隔绝保护氧化层上。
15.如权利要求10所述的制作方法，其中，于该横向上，该假性栅极不与该栅极相连。
16.如权利要求10所述的制作方法，其中，该第二导体层电连接于一第一预设电位，且该假性栅极电连接于一第二预设电位。
17.如权利要求16所述的制作方法，其中，该第一或第二预设电位，为一接地电位、浮接、或该栅极、该漏极、与该源极其中之一的电位。
18.如权利要求10所述的制作方法，其中，又包含一局部氧化区，形成于该作用层表面上，该栅极的部分堆叠于该局部氧化区上，并且该第一隔绝保护氧化层的该第一相连层结构，形成于该栅极的一部分、该局部氧化区的一部分、该阱区的一部分、以及该假性栅极的一部分上，其中位于该阱区的一部分上的该第一相连层结构，介于该栅极与该假性栅极之间。
CN201710453213.3A 2017-03-24 2017-06-15 高压元件 Expired - Fee Related CN108630754B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2017101818355 2017-03-24
CN201710181835 2017-03-24

Publications (2)

Publication Number Publication Date
CN108630754A CN108630754A (zh) 2018-10-09
CN108630754B true CN108630754B (zh) 2021-04-27

Family

ID=63705641

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710453213.3A Expired - Fee Related CN108630754B (zh) 2017-03-24 2017-06-15 高压元件

Country Status (1)

Country Link
CN (1) CN108630754B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构
US8552495B2 (en) * 2010-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate for a high voltage transistor device
CN104867971A (zh) * 2014-02-20 2015-08-26 联华电子股份有限公司 半导体元件及其操作方法
CN107180870A (zh) * 2016-03-11 2017-09-19 联发科技股份有限公司 半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120228704A1 (en) * 2011-03-07 2012-09-13 Dong-Hyuk Ju High-Voltage MOSFET with High Breakdown Voltage and Low On-Resistance and Method of Manufacturing the Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101562195A (zh) * 2008-04-15 2009-10-21 台湾积体电路制造股份有限公司 半导体结构
US8552495B2 (en) * 2010-10-22 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy gate for a high voltage transistor device
CN104867971A (zh) * 2014-02-20 2015-08-26 联华电子股份有限公司 半导体元件及其操作方法
CN107180870A (zh) * 2016-03-11 2017-09-19 联发科技股份有限公司 半导体器件

Also Published As

Publication number Publication date
CN108630754A (zh) 2018-10-09

Similar Documents

Publication Publication Date Title
KR102210449B1 (ko) 추가적인 소자를 생성하기 위한 폴리실리콘 층을 갖는 GaN 트랜지스터
US8878283B2 (en) Quasi-vertical gated NPN-PNP ESD protection device
US7250343B2 (en) Power transistor arrangement and method for fabricating it
US8759912B2 (en) High-voltage transistor device
US10326015B2 (en) Switching element and method of manufacturing the same
US20080001189A1 (en) Shielding structures for preventing leakages in high voltage MOS devices
WO2015006133A1 (en) Isolation structure in gallium nitride devices and integrated circuits
US10600908B2 (en) High voltage device and manufacturing method thereof
CN103730449A (zh) 半导体装置用的先进法拉第屏蔽
US9324800B1 (en) Bidirectional MOSFET with suppressed bipolar snapback and method of manufacture
US11631763B2 (en) Termination for trench field plate power MOSFET
CN108630754B (zh) 高压元件
CN111128853B (zh) 沟槽的集成结构及其制造方法
US9812564B1 (en) Split-gate MOSFET
US7205196B2 (en) Manufacturing process and structure of integrated circuit
TWI624071B (zh) 高壓元件
JP6340993B2 (ja) 半導体装置
JP2018011089A (ja) 半導体装置
JP7129408B2 (ja) 半導体装置
JP5070751B2 (ja) 半導体装置およびその製造方法
TWI484635B (zh) 雙擴散金屬氧化物半導體元件及其製造方法
CN103208523B (zh) 高压器件及其制造方法
CN104766800B (zh) 一种低压铝栅器件的加工方法及低压铝栅器件
CN115692502A (zh) 半导体结构及其制造方法
JP2009206396A (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210427