CN103208523B - 高压器件及其制造方法 - Google Patents

高压器件及其制造方法 Download PDF

Info

Publication number
CN103208523B
CN103208523B CN201210230668.6A CN201210230668A CN103208523B CN 103208523 B CN103208523 B CN 103208523B CN 201210230668 A CN201210230668 A CN 201210230668A CN 103208523 B CN103208523 B CN 103208523B
Authority
CN
China
Prior art keywords
region
field plate
source
conductivity type
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210230668.6A
Other languages
English (en)
Other versions
CN103208523A (zh
Inventor
唐纳德R.迪斯尼
欧力杰.米力克
易坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/195,199 external-priority patent/US8759912B2/en
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Publication of CN103208523A publication Critical patent/CN103208523A/zh
Application granted granted Critical
Publication of CN103208523B publication Critical patent/CN103208523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

提出了一种高压晶体管器件及形成高压晶体管器件的方法。根据本发明实施例的高压晶体管器件包括耦接于漏区和源区之间的螺旋阻性场板,以及多个第一场板,位于螺旋阻性场板上方并通过第一介电层与之隔离,其中所述多个第一场板相互隔离,其中的起始第一场板与高压晶体管器件的源电极连接,并且每一个第一场板均覆盖所述螺旋阻性场板中的一段或多段。根据本发明实施例的高压晶体管器件不仅具有较高的稳态击穿电压和较低的导通电阻,而且具有较高的动态击穿电压。

Description

高压器件及其制造方法
相关引用
本发明要求2011年8月1日在美国提交的第13/195,199号专利申请的优先权和权益,并且在此包含了该申请的全部内容。
技术领域
本发明的实施例涉及半导体器件,尤其涉及高压晶体管器件。
背景技术
高压晶体管广泛应用于各种工业电子设备及消费电子设备的集成高压电源管理电路中。这种高压电源管理电路的输入电压可能高到例如1000V,因此,当高压晶体管作为功率晶体管被应用于这种高压电源管理电路中时,其应该具有较高的击穿电压(breakdown voltage)以提高电源管理电路的工作稳定性,其同时应该具有较低的导通电阻(on-resistance)以改进电源管理电路的工作效率。
通常,可以通过增大高压晶体管中位于漏区与源区之间的漂移区的掺杂浓度来降低高压晶体管的导通电阻。然而,漂移区掺杂浓度的增大使其更难于被耗尽,从而会导致高压晶体管的击穿电压降低。因此,希望提供一种高压晶体管器件,其可以不必牺牲击穿电压便具有较低的导通电阻。
另外,应用于高压电源管理电路中的高压晶体管通常需要进行导通/关断的交替转换,其间该高压晶体管可能经受很大并且较快的漏源电压(drain-to-source voltage)变化。例如,当高压金属氧化物半导体晶体管(MOS晶体管)从导通状态切换到关断状态时,其漏极电压可能在非常短的时间内(比如,小于1ms)从一个较低的电压(比如,0V~20V之间)很快升高到较高的电压(比如,高于400V),这很可能会导致该高压MOS晶体管在切换过程中还未建立起具有和其稳态情况下一样高的承受高电压能力的情况下便被击穿了。因而,还希望提供一种高压晶体管器件,其能够在导通/关断的转换过程中经受住这种大而快的瞬态漏源电压变化而不被损坏,即该高压晶体管应该具有较高的动态击穿电压。
发明内容
针对现有技术中的一个或多个问题,本发明的实施例提供一种高压晶体管器件及其制造方法。
在本发明的一个方面,提出了一种高压晶体管器件,包括:半导体层,具有第一导电类型;源区,具有与该第一导电类型相反的第二导电类型,该源区形成于所述半导体层中;漏区,具有所述的第二导电类型,该漏区形成于所述半导体层中,与所述源区相分离;第一隔离层,位于源区和漏区之间的所述半导体层上;第一阱区,具有所述的第二导电类型,形成于所述漏区的外围,向所述源区延伸,但与所述源区相分离;栅区,位于靠近源区一侧的所述第一隔离层上;螺旋阻性场板,位于漏区和栅区之间的所述第一隔离层上,具有第一端和第二端;第一电介层,覆盖所述源区、漏区、第一隔离层、栅区及螺旋阻性场板;源电极,耦接所述源区和所述阻性场板的第一端;漏电极,耦接所述漏区和所述阻性场板的第二端;以及多个第一场板,围绕所述源电极排列于所述第一电介层上,从源电极开始,朝漏电极的方向延伸,其中,所述多个第一场板相互隔离,其中的起始场板与所述源电极连接,并且所述多个第一场板中的每一个均覆盖所述阻性场板中的一段或多段。
根据本发明的实施例,所述第一阱区包括多个具有所述第二导电类型的掺杂区,其中每个掺杂区具有与其余掺杂区不同的掺杂浓度。在一个实施例中,所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。
根据本发明的实施例,所述高压晶体管器件可以进一步包括第二阱区,该第二阱区具有所述第一导电类型,并且形成于所述源区的外围。
根据本发明的实施例,所述高压晶体管器件可以进一步包括体接触区,形成于所述源区附近,具有所述第一导电类型,并且与所述源电极耦接。在另外的实施例中,所述高压晶体管器件可以进一步包括独立于源电极和楼电极的体接触电极,这时,所述体接触区可以耦接所述体接触电极,而不再耦接源电极。
根据本发明的实施例,所述高压晶体管器件可以进一步包括第三阱区,形成于所述第一阱区的下方,具有所述第一导电类型,并具有比所述半导体层更高的掺杂浓度。
根据本发明的实施例,所述螺旋阻性场板的第一端还可以耦接所述栅区,而不再耦接所述源电极及源区。
根据本发明的实施例,所述高压晶体管器件可以进一步包括厚介电层,覆盖所述第一阱区的一部分,将漏区横向地与栅区及源区隔离,其中,所述栅区的一部分可以延伸至所述厚介电层之上;并且所述阻性螺旋场板形成于所述厚介电层之上,而不再是形成于所述第一隔离层上。
根据本发明的实施例,所述高压晶体管器件可以进一步包括第二介电层,覆盖所述第一介电层及所述多个第一场板;及多个第二场板,围绕所述源电极排列于所述第二电介层上,从源电极开始,朝漏电极的方向延伸;其中,所述多个第二场板相互隔离,其中的起始第二场板所述源电极连接,并且每个第二场板分别对应连接位于其下方的第一场板,每个第二场板延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
在本发明的另一方面,提出了一种形成高压晶体管器件的方法,包括:提供具有第一导电类型的半导体层的步骤;在所述半导体层中形成具有第二导电类型的第一阱区的步骤,其中所述第二导电类型与所述第一导电类型相反;在所述第一阱区中形成具有所述第二导电类型的漏区的步骤;在所述半导体层中形成具有所述第二导电类型的源区的步骤;在位于源区和漏区之间的所述半导体层上形成第一隔离层的步骤;在靠近源区一侧的所述第一隔离层上形成栅区的步骤;在位于漏区和栅区之间的所述第一隔离层上形成螺旋阻性场板的步骤,其中所述螺旋阻性场板包括第一端和第二端;形成覆盖所述源区、漏区、第一隔离层、栅区及螺旋阻性场板的第一介电层的步骤;形成源电极和漏电极的步骤,其中源电极耦接所述源区及所述螺旋阻性场板的第一端,漏电极耦接所述漏区及所述螺旋阻性场板的第二端;在所述第一介电层上形成多个第一场板的步骤,其中所述多个第一场板围绕所述源电极排列,从源电极开始,朝漏电极的方向延伸,并且所述多个第一场板相互隔离,其中的起始场板与所述源电极连接,并且每一个第一场板均覆盖所述阻性场板中的一段或多段。
据本发明的实施例,在所述半导体层中形成所述第一阱区的步骤可以包括:在所述半导体层中形成多个具有所述第二导电类型的掺杂区,其中每个掺杂区具有与其余掺杂区不同的掺杂浓度。在一个实施例中,所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括在所述源区周围形成第二阱区的步骤,其中所述第二阱区具有所述的第一导电类型。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括在所述源区附近形成具有所述第一导电类型的体接触区的步骤,其中所述体接触区与所述源电极耦接。在一个实施例中,该方法还可以进一步包括形成体接触电极的步骤;其中,所述体接触电极与所述漏电极及源电极分离,所述体接触区可以与所述体接触电极耦接,而不再与所述源电极耦接。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括在所述第一阱区下方的所述半导体层中形成第三阱区的步骤,其中,所述第三阱区具有所述的第一导电类型,并且其掺杂浓度高于所述半导体层的掺杂浓度。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括形成栅电极的步骤,其中所述栅电极耦接所述栅区,并且所述螺旋阻性场板的第一端耦接所述栅电极,而不再耦接所述源电极。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括在所述第一阱区的一部分上形成厚介电层的步骤,其中所述厚介电层横向地将漏区与栅区及源区隔离,所述栅区的一部分可以延伸至所述厚介电层上,所述螺旋阻性场板形成于所述厚介电层上,而不再是形成于所述第一隔离层上。
根据本发明的实施例,所述形成高压晶体管器件的方法可以进一步包括形成第二介电层以覆盖所述第一介电层及所述多个第一场板的步骤;以及在所述第二介电层上形成多个第二场板的步骤,其中所述多个第二场板围绕所述源电极排列于所述第二电介层上,从源电极开始,朝漏电极的方向延伸,并且所述多个第二场板相互隔离,其中的起始第二场板与所述源电极连接,每个第二场板分别对应连接位于其下方的第一场板,而且每个第二场板延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
利用上述方案,根据本发明实施例的高压晶体管器件不仅具有较高的稳态击穿电压和较低的导通电阻,而且具有较高的动态击穿电压。
具体实施方式
下面将详细说明本发明的一些实施例。在接下来的说明中,一些具体的细节,例如实施例中的具体电路结构和这些电路元件的具体参数,都用于对本发明的实施例提供更好的理解。本技术领域的技术人员可以理解,即使在缺少一些细节或者其他方法、元件、材料等结合的情况下,本发明的实施例也可以被实现。
在本发明的说明书及权利要求书中,若采用了诸如“左、右、内、外、前、后、上、下、顶、之上、底、之下”等一类的词,均只是为了便于描述,而不表示组件/结构的必然或永久的相对位置。本领域的技术人员应该理解这类词在合适的情况下是可以互换的,例如,以使得本发明的实施例可以在不同于本说明书描绘的方向下仍可以运作。此外,“耦接”一词意味着以直接或者间接的电气的或者非电气的方式连接。
根据本发明一个实施例的高压晶体管器件包括:半导体层,具有第一导电类型(例如:为P型);源区,具有与该第一导电类型相反的第二导电类型(例如:为N型),该源区形成于所述半导体层中,并且具有重掺杂浓度(例如:以N+区表示);漏区,具有所述的第二导电类型,该漏区形成于所述半导体层中,与所述源区相分离,并具有重掺杂浓度(例如:以另一个N+区表示);第一隔离层,形成在位于所述源区和所述漏区之间的所述半导体层上;第一阱区,具有所述的第二导电类型,该第一阱区形成于所述漏区的外围,向所述源区延伸,但与所述源区相分离;栅区,位于靠近所述源区一侧的所述第一隔离层之上;螺旋阻性场板,形成在位于所述漏区和所述栅区之间的所述第一隔离层上,该螺旋阻性场板具有第一端和第二端;第一电介层,覆盖所述源区、所述漏区、所述第一隔离层、所述栅区及所述螺旋阻性场板;源电极,耦接所述源区和所述螺旋阻性场板的第一端;漏电极,耦接所述漏区和所述螺旋阻性场板的第二端;栅电极,耦接所述栅区;以及多个第一场板,围绕所述源电极排列于所述第一电介层上,从所述源电极开始,朝所述漏电极的方向延伸;其特征在于,所述多个第一场板相互隔离,其中的起始场板(即:离所述源电极最近的第一场板)与所述源电极连接,并且所述多个第一场板中的每一个均覆盖所述螺旋阻性场板中的一段或多段。
根据本发明的一个实施例所述多个第一场板呈等宽度、等间距的同心圆环。然而,在其它实施例中,每个第一场板的宽度可以不同,每两个相邻第一场板之间的间距也可以不同,并且所述多个第一场板的数目也可以根据需要而调整,以使所述高压晶体管器件的性能在具体应用中最优化。例如,在一个实施例中,所述多个第一场板可能具有不同的宽度,以所述多个第一场板的数目为4个为例,依照离所述源电极由近到远的顺序,该4个第一场板的宽度依次大约为6um、5μm、5μm、3.5μm,每两个相邻场板间的距离大约为0.5μm。在一个实施例中,所述多个第一场板的数目不同于4个,例如,所述多个第一场板在位于所述源电极和所述漏电极之间的所述第一电介层上几乎排列满了,从所述源电极开始,朝所述漏电极的方向延伸,其中的起始第一场板与所述源电极相连接,结束第一场板(即:离所述源电极最远的第一场板)与所述漏电极邻近并且与所述漏电极之间形成容性耦合。在另外的实施例中,所述多个第一场板可以具有非同心圆环的布图排列,例如,可以为多边形或其它不规则形状。比如,在一个具有交叉指状结构的高压晶体管中,所述多个第一场板可以具有交叉指状的布图排列。
根据本发明的一个实施例,可以采用第一介电材料将所述多个第一场板彼此隔离。例如,所述多个第一场板彼此间可以通过一个钝化层来隔离。
根据本发明的一个实施例,所述第一隔离层可以包括二氧化硅层。根据本发明的其它实施例,所述第一隔离层可能包括与器件制造工艺相兼容的其它隔离材料。
根据本发明的一个实施例,所述栅区可以包括掺杂的多晶硅。根据本发明的其它实施例,所述栅区可能包括与器件制造工艺相兼容的其它导电材料(例如:金属、其它半导体、半金属、和/或它们的组合物)。因此,这里的“多晶硅”意味着涵盖了硅及除硅以外的其它类似材料及其组合物。
根据本发明的一个实施例,所述螺旋阻性场板可以包括一个长窄带电阻,其由中等阻抗到高阻抗的多晶硅形成,并且呈螺旋状排布在所述漏区和所述栅区之间。根据本发明的一个实施例,所述螺旋阻性场板的每一段的宽度可以为0.4μm~1.2μm,每一段之间的间距可以为0.4μm~1.2μm。根据本发明的其它实施例,所述螺旋阻性场板可以采用其它常用方法实现。事实上,在其它的实施例中,所述螺旋阻性场板并不一定是螺旋状的,而可以是迂回在所述漏区和所述栅区之间。在一些实施例中,所述螺旋阻性场板可以包含直段,以用来围住带有曲角的矩形区域。因此,“螺旋阻性场板”只是描述性的,并不明示或暗示该场板一定具有螺旋形状。
根据本发明的一个实施例,所述多个第一场板可以包括金属场板。根据本发明的其它实施例,所述多个第一场板可以包括由其它导电材料形成的其它导电性场板。由此可见,根据本发明的各实施例及其变型实施方式,所述螺旋阻性场板可以看作类似于耦接在所述漏区和所述源区之间的一个大电阻。这样,在高压晶体管器件处于关断状态并且所述漏电极施加有高电压的情况下,所述螺旋阻性场板仅允许有很小的泄漏电流从所述漏区流到所述源区。另外,当所述漏电极上施加有高电压时,所述螺旋阻性场板有助于在所述漏区和所述源区之间的所述第一阱区表面上建立起呈线性分布的电压。这种呈线性分布的电压可以使所述第一阱区中建立起均匀的电场分布,从而有效缓减所述第一阱区中强电场区域的形成,使所述高压晶体管器件的击穿电压得到提高。再者,所述螺旋阻性场板有助于所述第一阱区的耗尽。在这种情况下,与不具有螺旋阻性场板的情况相比,所述第一阱区可以具有更高的掺杂浓度,从而使所述高压晶体管器件的导通电阻能够有效地降低,而不会导致其击穿电压的降低。
根据本发明的各实施例及其变型实施方式,所述多个第一场板之间相互形成容性耦合,所述多个第一场板中的每一个与螺旋阻性场板的一段或者多段之间也形成容性耦合。由于所述多个第一场板中的起始场板与所述源电极相连接,因而所述螺旋阻性场板的第一端被容性耦合到所述源电极(即:所述螺旋阻性场板的第一端被容性耦合到源极电位,例如,若所述源电极耦接到地电位,则螺旋阻性场板的第一端被容性耦合到地电位)。
根据本发明的各实施例及其变型实施方式,所述多个第一场板有助于提高所述高压晶体管器件的动态击穿电压,即提高该高压晶体管器件对大而快的瞬态漏源电压变化的承受能力。这是因为:所述多个第一场板不仅相互形成容性耦合,而且还与螺旋阻性场板形成容性耦合,当漏源电压发生快速瞬态变化时,这些场板可以很快相互作用以使所述第一阱区的表面在很短时间内建立起足够的呈线性分布的电压,从而增大所述高压晶体管器的动态击穿电压。
根据本发明的一个实施例,所述高压晶体管器件可以进一步包括第二阱区,该第二阱区具有所述第一导电类型,并且形成于所述源区的外围(例如:该第二阱区可以为围绕所述源区的P型体区)。该第二阱区可以具有比所述半导体层更高的掺杂浓度,从而有助于提高所述高压晶体管器件的阈值电压,并且降低所述第一阱区和所述源区之间泄漏击穿的可能性。
根据本发明的一个实施例,所述高压晶体管器件可以进一步包括体接触区,形成于所述源区附近,具有所述第一导电类型并且掺杂浓度较高(例如:可以为P+体接触区)。在一个实施例中,所述体接触区可以耦接所述源电极。在另外的实施例中,所述高压晶体管器件可以进一步包括独立的体接触电极,这样,所述体接触区可以不耦接源电极,而耦接体接触电极,从而使所述源区可能可以比所述体接触区承受更高的电压。
根据本发明的一个实施例,所述高压晶体管器件可以进一步包括第三阱区,形成于所述第一阱区下方,具有所述第一导电类型,并具有比所述半导体层更高的掺杂浓度。所述第三阱区有助于提高趋向于所述漏区一侧的夹断效果。因此,与没有该第三阱区时相比,所述第一阱区的掺杂浓度可以被进一步增大,从而意味着可以在避免降低该高压晶体管器件的击穿电压的情况下,进一步减小该高压晶体管器件的导通电阻。
根据本发明的一个实施例,所述螺旋阻性场板的第一端可以耦接所述栅区或者所述体接触区,作为将其耦接到所述源区的两种替代连接方式。
根据本发明另一实施例的高压晶体管器件,所述第一阱区可以包括多个具有第二导电类型的掺杂区,其中每个掺杂区可以具有与其余掺杂区不同的掺杂浓度。在一个实施例中,所述多个具有第二导电类型的掺杂区在离所述漏区最近到离所述漏区最远的方向上具有逐步降低的掺杂浓度。例如:离所述漏区最近的掺杂区可能具有比该漏区掺杂浓度稍低的掺杂浓度,离所述漏区较远的掺杂区可能具有比离该漏区较近的掺杂区稍低的掺杂浓度。这样,可以在避免降低高压晶体管器件的击穿电压的情况下,进一步减小高压晶体管器的导通电阻。这是因为:离所述源区侧较近的所述第一阱区具有较低的掺杂浓度,因而可以降低所述源区附近被过早击穿的可能性。
根据本发明的一个示例性实施例,所述第一阱区包括4个具有第二导电类型的掺杂区。作为一个例子,如果所述漏区被重掺杂且掺杂浓度大于1×1019cm-3,则紧挨该漏区的第二导电类型掺杂区具有大约为4×1012cm-3的掺杂浓度,其余距该漏区渐远的3个第二导电类型掺杂区的掺杂浓度依次大约为3×1012cm-3、2×1012cm-3和1×1012cm-3。本领域的技术人员可以理解,所述多个具有第二导电类型的掺杂区的数目、其各自的掺杂浓度以及每个掺杂区的宽度可以根据具体应用需求来确定以使高压晶体管器件的性能得到优化。
根据本发明另一实施例的高压晶体管器件可以进一步包括厚介电层(例如:可以为厚场氧层),覆盖所述第一阱区的一部分,并且将所述漏区横向地与所述栅区及所述源区隔离,其中所述栅区的一部分可以延伸至所述厚介电层之上,并且所述螺旋阻性场板形成于该厚介电层(而不再是所述第一隔离层)之上。在一个示例性的实施例中,该厚介电层可以包括二氧化硅层。
在以上根据本发明各实施例的高压晶体管器件中,所述多个第一场板中的相邻第一场板之间的容性耦合效果取决于相邻第一场板间的间距以及它们的截面积。减小所述多个第一场板中的相邻第一场板之间的间距可以增大相邻第一场板间的电容,从而使所述多个第一场板能够更有效地改善高压晶体管器件的动态击穿电压。然而,所述多个第一场板中相邻第一场板间能达到的最小间距受制造工艺的限制,例如会受到光刻及刻蚀条件的限制。增大所述多个第一场板各自的厚度也可能有助于增大相邻第一场板间的电容,从而使所述多个第一场板更有效。然而,所述多个第一场板各自能达到的厚度也受到制造工艺的限制,例如会受到金属淀积及刻蚀时间等因素的局限。
根据本发明又一实施例的高压晶体管器件可以进一步包括:第二介电层,覆盖所述第一介电层及所述多个第一场板;以及多个第二场板,围绕所述源电极排列于所述第二电介层上,从该源电极开始,朝所述漏电极的方向延伸;其特征在于,所述多个第二场板相互隔离,其中的起始第二场板(即:距离所述源电极最近的第二场板)与所述源电极连接,并且所述多个第二场板中的每一个分别对应连接位于其下方的第一场板,所述多个第二场板中的每一个还可以延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
根据本发明的一个示例性实施例所述多个第二场板的数目为4个,并且所述多个第二场板为等宽度、等间距的,且以同心圆环的方式排布。根据本发明的其它实施例,每个第二场板的宽度可能不同、每两个相邻第二场板之间的间距也可以不同,并且所述多个第二场板的数目也不一定为4个。也就是说,每个第二场板的宽度、每两个相邻第二场板之间的间距以及所述多个第二场板的数目都可以根据需要而调整,以使高压晶体管器件的性能在具体应用中得到优化。例如,在一个实施例中,所述多个第二场板可能具有不同的宽度,以多个第二场板的数目为4个为例,依照离所述源电极由近到远的顺序,该4个第二场板的宽度依次大约为3μm、3μm、2.5μm、3.8μm,每两个相邻第二场板间的距离大约为2um。在一个实施例中,所述多个第二场板的数目不同于4个,例如,所述多个第二场板在位于所述源电极和所述漏电极之间的所述第二电介层上几乎排列满了,从所述源电极开始,朝所述漏电极的方向延伸,其中的起始第二场板与所述源电极相连接,结束第二场板(即:离所述源电极最远的第二场板)与所述漏电极邻近并且与该漏电极之间形成容性耦合。在另外的实施例中,所述多个第二场板可以具有非同心圆环的布图排列,例如,可以为多边形或其它不规则形状。比如,在一个具有交叉指状结构的高压晶体管中,所述多个第二场板可以具有交叉指状的布图排列。在一个示例性的实施例中,所述多个第二场板可以包括金属场板。根据本发明的其它实施例,所述多个第二场板可以包括由其它导电材料形成的其它导电性场板。
根据本发明的一个实施例,可以采用第二介电材料将所述多个第二场板彼此隔离。例如,由所述第一介电层将所述多个第一场板彼此隔离,而所述多个第二场板彼此间可以通过一个钝化层来隔离。
根据本发明的各实施例及其变型实施方式,所述多个第二场板可以为调节所述多个第一场板及所述多个第二场板相互间的电容提供更大的灵活性,从而有助于进一步增大根据本发明实施例的高压晶体管器件的动态击穿电压。例如,可以简单地通过增大每个第二场板延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方的距离来增大所述多个第一场板及所述多个第二场板相互间的电容。因此,所述多个第二场板可以为优化所述螺旋阻性场板、所述多个第一场板及所述多个第二场板相互间的容性耦合效果提供更大的灵活性,从而有助于提高根据本发明实施例的高压晶体管器件的动态击穿电压。
根据本发明各实施例及其变形实施方式的高压晶体管器件的有益效果不应该被认为仅仅局限于以上所述的。根据本发明各实施例的这些及其它有益效果可以通过阅读本发明的详细说明被更好地理解。
接下来,本公开提供根据本发明一个实施例的形成高压晶体管器件的方法的部分阶段流程。该方法包括:步骤1,提供具有第一导电类型的半导体层;步骤2,在半导体层中形成具有第二导电类型的第一阱区,其中所述第二导电类型与所述第一导电类型相反;步骤3,在第一阱区中形成具有所述第二导电类型的漏区,并且在半导体层中形成具有所述第二导电类型的源区,其中所述漏区和源区可能具有较高的掺杂浓度;步骤4,在位于源区和漏区之间的半导体层之上形成第一隔离层;步骤5,在靠近源区一侧的第一隔离层上形成栅区;步骤6,在位于漏区和栅区之间的第一隔离层上形成螺旋阻性场板,其中所述螺旋阻性场板包括第一端和第二端;步骤7,在步骤6的基础上形成第一介电层,以覆盖所述源区、漏区、第一隔离层、栅区及螺旋阻性场板;步骤8,形成源电极和漏电极,其中源电极耦接所述源区及所述螺旋阻性场板的第一端,漏电极耦接所述漏区及所述螺旋阻性场板的第二端;步骤9,在所述第一介电层上形成多个第一场板,其中所述多个第一场板围绕所述源电极排列,从源电极开始,朝漏电极的方向延伸,并且所述多个第一场板相互隔离,其中的起始场板与所述源电极连接,每一个第一场板均覆盖所述阻性场板中的一段或多段。
根据本发明的一个实施例,形成所述螺旋阻性场板与所述栅区可以共享同一层以便节省工艺步骤及成本。例如,在步骤5,可以先在第一隔离层上形成轻掺杂或者未掺杂的多晶硅层,然后在该多晶硅层中注入第一剂量的N型和/或P型杂质(例如,注入剂量大概在1×1014cm-3到1×1015cm-3的硼)以获得合适的薄膜电阻(例如,1kohms/square到10kohms/square),使其可以用于形成所述螺旋阻性场板。紧接着,可以对掺杂后的多晶硅层进行掩膜并刻蚀以形成所述螺旋阻性场板及所述栅区,之后在栅区中注入具有更高浓度的第二剂量的N型和/或P型杂质,例如采用与源区/漏区相同的离子注入。
根据本发明的一个实施例,形成第一阱区的步骤2可以包括:形成多个具有第二导电类型的掺杂区的步骤,其中,每个掺杂区可以具有与其余掺杂区不同的掺杂浓度。在一个实施例中,所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。根据本发明的一个实施例,形成所述多个具有第二导电类型的掺杂区可以采用一个或者两个掩膜层。例如,在一个示例性的实施例中,应用第一掩膜层来形成所述多个具有第二导电类型的掺杂区,其中所述第一掩膜层包括多个具有不同尺寸的开孔,因而在随后的离子注入过程中,尺寸相对较大的开孔可以允许更多的杂质注入半导体层中。因此,位于尺寸相对较大的开孔下方的半导体层比位于尺寸相对较小的开孔下方的半导体层具有更高的掺杂浓度。在一个实施例中,离子注入过程结束后还可以进一步采用扩散步骤(例如:进行高温退火)以使具有浓度梯度的横向掺杂区结构更规整。在一个实施例中,还可以进一步采用具有一个开孔的第二掩膜层来为整个所述的多个具有第二导电类型的掺杂区引入背景掺杂浓度,以进一步整体上提高这些掺杂区的掺杂浓度。
根据本发明的一个实施例,在步骤3还可以进一步包括在源区周围形成第二阱区的步骤,其中该第二阱区具有所述的第一导电类型。
根据本发明的一个实施例,在步骤3还可以进一步包括:在源区附近形成体接触区的步骤,其中该体接触区具有所述第一导电类型并具有较高的掺杂浓度。在一个实施例中,所述体接触区与所述源电极耦接。在另外的实施例中,在步骤8还可以包括形成独立的体接触电极的步骤,这样所述体接触区与体接触电极耦接,而不再与源电极耦接。
根据本发明的一个实施例,在步骤2还可以包括在第一阱区下面的半导体层中形成具有第一导电类型的第三阱区,该第三阱区的掺杂浓度高于半导体层的掺杂浓度
根据本发明的一个实施例,在步骤8还可以包括形成栅电极的步骤,该栅电极与所述栅区耦接。在一个实施例中,所述螺旋阻性场板的第一端耦接所述栅电极,而不再耦接所述源电极。
根据本发明的一个实施例,在步骤4还可以包括在所述第一阱区的一部分上形成厚介电层的步骤,其中所述厚介电层横向地将漏区与栅区及源区隔离,并且所述栅区的一部分可以延伸至所述厚介电层上。在这种情况下,步骤6中的所述螺旋阻性场板将形成于所述厚介电层上,而不再是形成于所述第一隔离层上。
根据本发明的一个实施例,形成高压晶体管器件的方法还包括:步骤10,形成第二介电层以覆盖所述第一介电层及所述多个第一场板;步骤11,在所述第二介电层上形成多个第二场板,其中所述多个第二场板围绕所述源电极排列于所述第二电介层上,从源电极开始,朝漏电极的方向延伸,并且所述多个第二场板相互隔离,其中的起始第二场板与所述源电极连接,每个第二场板分别对应连接位于其下方的第一场板,而且每个第二场板还可以延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
以上对根据本发明各实施例及其变形实施方式形成高压晶体管器件的方法及步骤的描述仅为示例性的,并不用于对本发明的进行限定。另外,一些公知的制造步骤、工艺、材料及所用杂质等并未给出或者并未详细描述,以使本发明清楚、简明且便于理解。发明所属技术领域的技术人员应该理解,以上各实施例中描述的方法及步骤可能可以采用不同的顺序实现,并不仅仅局限于所描述的实施例。
虽然本说明书中以N沟道高压晶体管器件为例对根据本发明各实施例的高压晶体管器件及其制造方法进行了示意与描述,但这并不意味着对本发明的限定,本领域的技术人员应该理解这里给出的结构及原理同样适用于P沟道高压晶体管器件及其它类型的半导体材料及半导体器件。
因此,上述本发明的说明书和实施方式仅仅以示例性的方式对本发明实施例的高压晶体管器件及其制造方法进行了说明,并不用于限定本发明的范围。对于公开的实施例进行变化和修改都是可能的,其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本发明所公开的实施例的其他变化和修改并不超出本发明的精神和保护范围。

Claims (20)

1.一种高压晶体管器件,包括:
半导体层,具有第一导电类型;
源区,具有与该第一导电类型相反的第二导电类型,该源区形成于所述半导体层中;
漏区,具有所述的第二导电类型,该漏区形成于所述半导体层中,与所述源区相分离;
第一隔离层,位于源区和漏区之间的所述半导体层上;
第一阱区,具有所述的第二导电类型,形成于所述漏区的外围,向所述源区延伸,但与所述源区相分离;
栅区,位于靠近源区一侧的所述第一隔离层上;
螺旋阻性场板,位于漏区和栅区之间的所述第一隔离层上,具有第一端和第二端;
第一电介层,覆盖所述源区、漏区、第一隔离层、栅区及螺旋阻性场板;
源电极,耦接所述源区和所述阻性场板的第一端;
漏电极,耦接所述漏区和所述阻性场板的第二端;以及
多个第一场板,围绕所述源电极排列于所述第一电介层上,从源电极开始,朝漏电极的方向延伸,其中,所述多个第一场板相互隔离,其中的起始第一场板与所述源电极连接,并且所述多个第一场板中的每一个均覆盖所述螺旋阻性场板中的一段或多段。
2.如权利要求1所述的高压晶体管器件,其特征在于,所述第一阱区包括多个具有所述第二导电类型的掺杂区,其中每个掺杂区具有与其余掺杂区不同的掺杂浓度。
3.如权利要求1所述的高压晶体管器件,其特征在于,所述第一阱区包括多个具有所述第二导电类型的掺杂区,其中所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。
4.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
第二阱区,具有所述第一导电类型,并且形成于所述源区的外围。
5.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
体接触区,形成于所述源区附近,具有所述第一导电类型,并且与所述源电极耦接。
6.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
体接触区,形成于所述源区附近,具有所述第一导电类型;
体接触电极,与所述源电极和漏电极分离,其中所述体接触区与所述体接触电极耦接。
7.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
第三阱区,形成于所述第一阱区的下方,具有所述第一导电类型,并具有比所述半导体层更高的掺杂浓度。
8.如权利要求1所述的高压晶体管器件,其特征在于,所述螺旋阻性场板的第一端与所述栅区耦接,而不再与所述源电极和源区耦接。
9.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
厚介电层,覆盖所述第一阱区的一部分,将漏区横向地与栅区及源区隔离;其中,
所述栅区的一部分延伸至所述厚介电层之上;并且
所述阻性螺旋场板形成于所述厚介电层之上,而不再是形成于所述第一隔离层上。
10.如权利要求1所述的高压晶体管器件,其特征在于进一步包括:
第二介电层,覆盖所述第一介电层及所述多个第一场板;及
多个第二场板,围绕所述源电极排列于所述第二电介层上,从源电极开始,朝漏电极的方向延伸;
其中,所述多个第二场板相互隔离,其中的起始第二场板所述源电极连接,并且每个第二场板分别对应连接位于其下方的第一场板,每个第二场板延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
11.一种形成高压晶体管器件的方法,包括:
提供具有第一导电类型的半导体层的步骤;
在所述半导体层中形成具有第二导电类型的第一阱区的步骤,其中所述第二导电类型与所述第一导电类型相反;
在所述第一阱区中形成具有所述第二导电类型的漏区的步骤;
在所述半导体层中形成具有所述第二导电类型的源区的步骤;
在位于源区和漏区之间的所述半导体层上形成第一隔离层的步骤;
在靠近源区一侧的所述第一隔离层上形成栅区的步骤;
在位于漏区和栅区之间的所述第一隔离层上形成螺旋阻性场板的步骤,其中所述螺旋阻性场板包括第一端和第二端;
形成覆盖所述源区、漏区、第一隔离层、栅区及螺旋阻性场板的第一介电层的步骤;
形成源电极和漏电极的步骤,其中源电极耦接所述源区及所述螺旋阻性场板的第一端,漏电极耦接所述漏区及所述螺旋阻性场板的第二端;
在所述第一介电层上形成多个第一场板的步骤,其中所述多个第一场板围绕所述源电极排列,从源电极开始,朝漏电极的方向延伸,并且所述多个第一场板相互隔离,其中的起始场板与所述源电极连接,并且每一个第一场板均覆盖所述阻性场板中的一段或多段。
12.如权利要求11所述的方法,其特征在于,在所述半导体层中形成所述第一阱区的步骤包括:
在所述半导体层中形成多个具有所述第二导电类型的掺杂区,其中每个掺杂区具有与其余掺杂区不同的掺杂浓度。
13.如权利要求11所述的方法,其特征在于,在所述半导体层中形成所述第一阱区的步骤包括:
在所述半导体层中形成多个具有所述第二导电类型的掺杂区,其中所述多个具有第二导电类型的掺杂区在离漏区最近到离漏区最远的方向上具有逐步降低的掺杂浓度。
14.如权利要求11所述的方法,其特征在于,进一步包括在所述源区周围形成第二阱区的步骤,其中所述第二阱区具有所述的第一导电类型。
15.如权利要求11所述的方法,其特征在于,进一步包括在所述源区附近形成具有所述第一导电类型的体接触区的步骤,其中所述体接触区与所述源电极耦接。
16.如权利要求11所述的方法,其特征在于,进一步包括:
在所述源区附近形成具有所述第一导电类型的体接触区的步骤;以及
形成体接触电极的步骤;其中,所述体接触电极与所述漏电极及源电极分离,所述体接触区与所述体接触电极耦接。
17.如权利要求11所述的方法,其特征在于,进一步包括:
在所述第一阱区下方的所述半导体层中形成第三阱区的步骤,其中,所述第三阱区具有所述的第一导电类型,并且其掺杂浓度高于所述半导体层的掺杂浓度。
18.如权利要求11所述的方法,其特征在于,进一步包括:
形成栅电极的步骤,其中所述栅电极耦接所述栅区,并且所述螺旋阻性场板的第一端耦接所述栅电极,而不再耦接所述源电极。
19.如权利要求11所述的方法,其特征在于,进一步包括:
在所述第一阱区的一部分上形成厚介电层的步骤;其中
所述厚介电层横向地将漏区与栅区及源区隔离;
所述栅区的一部分延伸至所述厚介电层上;
所述螺旋阻性场板形成于所述厚介电层上,而不再是形成于所述第一隔离层上。
20.如权利要求11所述的方法,其特征在于,进一步包括:
形成第二介电层以覆盖所述第一介电层及所述多个第一场板的步骤;以及
在所述第二介电层上形成多个第二场板的步骤,其中
所述多个第二场板围绕所述源电极排列于所述第二电介层上,从源电极开始,朝漏电极的方向延伸,并且所述多个第二场板相互隔离,其中的起始第二场板与所述源电极连接,每个第二场板分别对应连接位于其下方的第一场板,而且每个第二场板延伸至与对应连接于该第二场板的第一场板相邻的第一场板上方。
CN201210230668.6A 2011-08-01 2012-07-05 高压器件及其制造方法 Active CN103208523B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/195,199 2011-08-01
US13/195,199 US8759912B2 (en) 2011-08-01 2011-08-01 High-voltage transistor device

Publications (2)

Publication Number Publication Date
CN103208523A CN103208523A (zh) 2013-07-17
CN103208523B true CN103208523B (zh) 2016-11-30

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102034875A (zh) * 2009-09-18 2011-04-27 成都芯源系统有限公司 一种结型场效应晶体管
US7964485B1 (en) * 2009-10-23 2011-06-21 National Semiconductor Corporation Method of forming a region of graded doping concentration in a semiconductor device and related apparatus
CN203325912U (zh) * 2011-08-01 2013-12-04 成都芯源系统有限公司 高压器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603185B1 (en) * 1999-02-01 2003-08-05 Fuji Electric Co., Ltd. Voltage withstanding structure for a semiconductor device
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102034875A (zh) * 2009-09-18 2011-04-27 成都芯源系统有限公司 一种结型场效应晶体管
US7964485B1 (en) * 2009-10-23 2011-06-21 National Semiconductor Corporation Method of forming a region of graded doping concentration in a semiconductor device and related apparatus
CN203325912U (zh) * 2011-08-01 2013-12-04 成都芯源系统有限公司 高压器件

Similar Documents

Publication Publication Date Title
CN203325912U (zh) 高压器件
TWI647843B (zh) 半導體裝置
US9418993B2 (en) Device and method for a LDMOS design for a FinFET integrated circuit
TWI476922B (zh) 橫向雙擴散金屬氧化物半導體(ldmos)裝置
US9041102B2 (en) Power transistor and associated method for manufacturing
US8686503B2 (en) Lateral high-voltage transistor and associated method for manufacturing
CN202816953U (zh) 横向高压晶体管
TWI358082B (en) Device for electrostatic discharge protection and
CN106992173B (zh) 包括场效应晶体管的半导体器件
KR101450437B1 (ko) Ldmos 소자와 그 제조 방법
KR20110035938A (ko) 게이트 커패시턴스가 감소된 고전압 트랜지스터 구조
JP2011109100A (ja) 非対称スペーサをゲートとして備えるldmosトランジスタ
US9287394B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN107275401B (zh) 半导体装置和半导体装置的制造方法
US9035386B2 (en) Semiconductor structure and method for manufacturing the same
US8928078B2 (en) Double diffused metal oxide semiconductor device and manufacturing method thereof
US10680059B2 (en) High voltage metal oxide semiconductor device and manufacturing method thereof
CN103208523B (zh) 高压器件及其制造方法
CN108352325B (zh) 场效应晶体管和半导体器件
US20140159110A1 (en) Semiconductor device and operating method for the same
JP6490679B2 (ja) 複数の注入層をもつ高電圧電界効果トランジスタ
TW201338160A (zh) 半導體結構及其製程
US20120248533A1 (en) Field plate and circuit therewith
US9257555B1 (en) Semiconductor structure
TW201505157A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant