CN115692502A - 半导体结构及其制造方法 - Google Patents

Abstract

本发明提供的一种半导体结构及其制造方法中，由于第三阱区形成在第一深阱区内，且朝向第二深阱区方向延伸超出第一深阱区。如此则使得第一深阱区和第三阱区横向交接处的杂质浓度降低，进而提高器件的初始击穿电压，从而进一步的提高器件的击穿电压。而第一深阱区和第二深阱区之间的间隔距离不变，如此则保证原有的击穿电压和导通电阻不损失，同时使器件的击穿电压和导通电阻能够同时满足需求，以提升器件的性能。

Description

半导体结构及其制造方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构及其制造方法。

背景技术

LDMOS由于具有耐高压、大电流驱动能力、极低功耗以及可与CMOS集成等优点，目前在电源管理电路中被广泛采用。中高压LDMOS击穿电压及导通电阻是器件重要的电学指标。

中高压隔离型NLDMOS器件漂移区采用N型深阱实现较高击穿电压，N 型深阱为分段结构，N型深阱经过热推进会扩散至整个漂移区。P阱实现对N 型深阱的耗尽，左侧N型深阱通常与P阱的边界对齐而使得工艺简单。此外，对于NLDMOS器件来说，其击穿电压和导通电压通常为衡量NLDMOS器件性能的重要标准。而现有技术中，通常会利用调节N型深阱间隔距离S来调节器件击穿电压和导通电阻，但这种办法通常会顾此失彼，无法保证击穿电压和导通电阻同时满足需求。

发明内容

本发明的目的在于提供一种半导体结构及其制造方法，以解决现有技术中NLDMOS器件击穿电压和导通电阻不能同时满足要求，而导致的NLDMOS器件品质较低的问题。

为解决上述问题，本发明提供一种半导体结构，包括：

衬底，所述衬底中形成有间隔设置的第一深阱区、第二深阱区以及第三阱区，所述第三阱区形成在所述第一深阱区内，且朝向所述第二深阱区方向延伸超出所述第一深阱区；

场氧化层，所述场氧化层包括第一场氧结构和第二场氧结构，所述第一场氧结构位于所述第一深阱区，所述第二场氧结构至少部分位于所述第二深阱区；

栅多晶硅层，所述栅多晶硅层形成在所述第三阱区和所述第二场氧结构上。

可选的，所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区且不伸入所述第二深阱区。

可选的，所述半导体结构为隔离型NLDMOS器件。

为解决上述问题，本发明还提供一种半导体结构的制造方法，包括：

提供衬底；

对所述衬底执行第一离子注入工艺，以在所述衬底中形成间隔设置的第一深阱区和第二深阱区；

在所述衬底上形成场氧化层，其中，所述场氧化层包括第一场氧结构和第二场氧结构，所述第一场氧结构位于所述第一深阱区，所述第二场氧结构至少部分位于所述第二深阱区；

执行第二离子注入工艺，以在所述第一深阱区形成第三阱区，且使所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区；

在所述第三阱区和所述第二场氧结构上形成栅多晶硅层。

可选的，所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区且不伸入所述第二深阱区。

可选的，所述第一离子注入工艺注入的离子为N型离子，所述第二离子注入的离子为P型离子。

可选的，在形成所述栅多晶硅层之后所述方法还包括：

执行第三离子注入工艺，以在所述衬底中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成在所述第三阱区且位于所述第一场氧结构和所述栅多晶硅层之间，所述第二重掺杂区形成在第二深阱区且位于所述第二场氧结构远离所述栅多晶硅层的一侧；

执行第四离子注入工艺，以在所述衬底中形成第三重掺杂区，所述第三重掺杂区形成在所述第一深阱区且位于所述第一场氧结构远离所述多晶硅栅的一侧。

可选的，所述第三离子注入工艺注入的离子为N型离子，所述第四离子注入工艺注入的离子为P型离子。

可选的，在执行所述第四离子注入工艺之后，所述方法包括：形成金属插塞层，所述金属插塞层包括多个金属插塞，其中所述第一重掺杂区、所述第二重掺杂区以及所述第三重掺杂区分别对应设有一个所述金属插塞；

在所述金属插塞层上形成金属电极层，所述金属电极层包括多个金属电极，所述金属电极和所述金属插塞一一对应电连接。

可选的，在形成所述多晶硅栅层之前，所述方法还包括：在所述衬底上形成栅氧化层，并使所述栅氧化层至少位于在所述多晶硅栅层下。

本发明的一种半导体结构及其制造方法中，由于第三阱区形成在第一深阱区内，且朝向第二深阱区方向延伸超出第一深阱区。如此则使得第一深阱区和第三阱区横向交接处的杂质浓度降低，进而提高器件的初始击穿电压，从而进一步的提高器件的击穿电压。而第一深阱区和第二深阱区之间的间隔距离不变，如此则保证原有的击穿电压和导通电阻不损失，同时使器件的击穿电压和导通电阻能够同时满足需求，以提升器件的性能。

附图说明

图1是本发明一实施例的半导体结构的结构示意图；

图2是本发明一实施例中的半导体结构的制造方法的流程图；

图3～图7是本发明一实施例中的半导体结构的制造方法的过程示意图。

其中，附图标记如下：

1-衬底；

11-第一深阱区； 12-第二深阱区；

12-第三阱区； 14-第一重掺杂区；

15-第二重掺杂区； 16-第三重掺杂区；

2-场氧层；

21-第一场氧结构； 22-第二场氧结构；

3-栅氧化层；

4-栅多晶硅层；

5-金属插塞层； 51-金属插塞；

6-金属电极层； 61-金属电极。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种半导体结构及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

图1是本发明一实施例的半导体结构的结构示意图。如图1所示，本实施例公开一种半导体结构，所述半导体结构包括：衬底1、场氧化层2和栅多晶硅层4，其中，所述衬底1中形成有间隔设置的第一深阱区11、第二深阱区12以及第三阱区13，所述第三阱区13形成在所述第一深阱区11内，且朝向所述第二深阱区12方向延伸超出所述第一深阱区11。所述场氧化层2包括第一场氧结构21和第二场氧结构22，所述第一场氧结构21位于所述第一深阱区11，所述第二场氧结构22至少部分位于所述第二深阱区12。以及所述栅多晶硅层4形成在所述第三阱区13和所述第二场氧结构22上。其中，在本实施例中，所述第一深阱区11和所述第二深阱区12注入的离子为N型离子，所述第三阱区13注入的离子为P型离子。即，所述第一深阱区11和所述第二深阱区12均为N型阱，所述第三阱区为P型阱。所述第一深阱区11和所述第二深阱区12之间存在间距S。

在本实施例中，由于所述第三阱区13形成在所述第一深阱区11内，且朝向所述第二深阱区12方向延伸超出所述第一深阱区11。如此则使得所述第一深阱区11和所述第三阱区13横向交接处的杂质浓度降低，进而提高器件的初始击穿电压，从而进一步的提高器件的击穿电压。而所述第一深阱区11和所述第二深阱区12之间的间隔距离不变，如此则保证原有的击穿电压和导通电阻不损失，进而使器件的击穿电压和导通电阻能够同时满足需求，以提升器件的性能。

进一步的，在本实施例中，所述第三阱区13朝向所述第二深阱区12方向延伸超出所述第一深阱区11且不伸入所述第二深阱区12。

此外，继续参图1所示，在本实施例中，在所述衬底1上还形成有栅介质层3，所述栅介质层3形成在所述栅多晶硅层4下方。其中，形成所述栅介质层 3的材料为氧化硅。

进一步的，继续参图1所示，所述衬底1中还形成有第一重掺杂区14和第二重掺杂区15，其中，所述第一重掺杂区14形成在所述第三阱区13且位于所述第一场氧结构21和所述栅多晶硅层4之间，所述第二重掺杂区15形成在第二深阱区12且位于所述第二场氧结构22远离所述栅多晶硅层4的一侧。其中，所述第一重掺杂区14和所述第二重掺杂区15注入的离子为N型离子。此外，所述第一重掺杂区14形成NLDMOS的源极，所述第二重掺杂区15形成NLDMOS的漏极。此外，在本实施例中，所述第三阱区13靠近所述第二重掺杂区15的边界与所述第二重掺杂区15之间的所述第二深阱区15构成漂移区。

在本实施例中，所述衬底1中形成有第三重掺杂区16，所述第三重掺杂区 16形成在所述第一深阱区11且位于所述第一场氧结构21远离所述多晶硅栅4 的一侧。在本实施例中，所述第三重掺杂区16构成所述NLDMOS的体接触区。

进一步的，继续参图1所示，在所述衬底1上形成有金属插塞层5，所述金属插塞层5包括多个金属插塞51，其中所述第一重掺杂区14、所述第二重掺杂区15以及所述第三重掺杂区16分别对应设有一个所述金属插塞51。在所述金属插塞层5上形成金属电极层6，所述金属电极层6包括多个金属电极61，所述金属电极61和所述金属插塞51一一对应电连接。其中，形成所述金属插塞层5和所述金属电极6的材料为铜。

图2是本发明一实施例中的半导体结构的制造方法的流程图；图3～图7是本发明一实施例中的半导体结构的制造方法的过程示意图。下面结合图2到图7 说明本实施例的半导体结构的制造方法。

在步骤S10中，参图2并结合图3所示，提供衬底1。

其中，在本实施例中，形成衬底1的材料可以包括半导体材料、导体材料或者它们的任意组合；以及，所述衬底1可以为单层结构，也可以为多层结构。例如，所述衬底1可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料；也可以包括诸如，例如Si/SiGe、 Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。

在步骤S20中，继续参图2和图3所示，对所述衬底1执行第一离子注入工艺，以在所述衬底1中形成间隔设置的第一深阱区11和第二深阱区12。

在本实施例中，形成所示第一深阱区11和所述第二深阱区12的方法包括：首先，在所述衬底1上形成第一掩膜层(图未示)，所述第一掩膜层(图未示) 具有第一开口(图未示)。之后，以所述第一掩膜层(图未示)为掩膜，对所述衬底1执行第一离子注入工艺，所述第一离子注入工艺注入的离子渗入所述第一开口(图未示)下方的所述衬底1内以形成所述第一深阱区11和所述第二深阱区12。此外，在本实施例中，在形成所述第一深阱区11和所述第二深阱区 12之后，所述方法还包括：去除所述第一掩膜层(图未示)。

此外，在本实施例中，在执行所述第一离子注入工艺之后，所述方法还包括：执行热推工艺以使所述第一深阱区11和所述第二深阱区12整体连通并形成N型深阱。在本实施例中，所述第一离子注入工艺注入的离子为N型离子，所述第一深阱区11和所述第二深阱区12为N型深阱区。所述第一深阱区11和所述第二深阱区12之间存在间距S。

在步骤S30中，继续参图2并结合图4所示，在所述衬底1上形成场氧化层2，其中，所述场氧化层2包括第一场氧结构21和第二场氧结构22，所述第一场氧结构21位于所述第一深阱区11，所述第二场氧结构22至少部分位于所述第二深阱区12。其中，在本实施例中，形成所述场氧层2的方法为：在所述衬底1上形成第二掩膜层，刻蚀打开场氧区，进而生长场氧层2。

在步骤S40中，参图5所示，执行第二离子注入工艺，以在所述第一深阱区11形成第三阱区13，且使所述第三阱区13朝向所述第二深阱区12方向延伸超出所述第一深阱区11。在本实施例中，所述第二离子注入的离子为P型离子。即，所述第三阱区为P型阱。在本实施例中，所述第三阱区13朝向所述第二深阱区12方向延伸超出所述第一深阱区11且不伸入所述第二深阱区12。

在本实施例中，由于所述第三阱区13形成在所述第一深阱区11内，且朝向所述第二深阱区12方向延伸超出所述第一深阱区11。如此则使得所述第一深阱区11和所述第三阱区13横向交接处的杂质浓度降低，进而提高器件的初始击穿电压，从而进一步的提高器件的击穿电压。而所述第一深阱区11和所述第二深阱区12之间的间隔距离不变，如此则保证原有的击穿电压和导通电阻不损失，进而使器件的击穿电压和导通电阻能够同时满足需求，以提升器件的性能。

在步骤S50中，如图6所示，在所述第三阱区13和所述第二场氧结构22 上形成栅多晶硅层4。在本实施例中，通过物理气象沉积法沉积多晶硅材料以形成所述多晶硅层4。此外，在本实施例中，在形成所述多晶硅层4之前，所述方法还包括：在所述衬底1上形成有栅介质层3，并使所述栅氧化层至少位于在所述多晶硅栅层下。其中，形成所述栅介质层3的材料为氧化硅。

进一步的，参图7所示，在形成所述栅多晶硅层4之后所述方法还包括如下第一步骤和第二步骤。

在第一步骤中，执行第三离子注入工艺，以在所述衬底1中形成第一重掺杂区14和第二重掺杂区15，所述第一重掺杂区14形成在所述第三阱区13且位于所述第一场氧结构21和所述栅多晶硅层4之间，所述第二重掺杂区15形成在第二深阱区12且位于所述第二场氧结构22远离所述栅多晶硅层4的一侧。

其中，所述第一重掺杂区14和所述第二重掺杂区15注入的离子为N型离子。此外，所述第一重掺杂区14形成NLDMOS的源极，所述第二重掺杂区15 形成NLDMOS的漏极。此外，在本实施例中，所述第三阱区13靠近所述第二重掺杂区15的边界与所述第二重掺杂区15之间的所述第二深阱区15构成漂移区。

在第二步骤中，执行第四离子注入工艺，以在所述衬底1中形成第三重掺杂区16，所述第三重掺杂区16形成在所述第一深阱区11且位于所述第一场氧结构21远离所述多晶硅栅4的一侧。在本实施例中，所述第三重掺杂区16构成所述NLDMOS的体接触区。

进一步的，继续参图7所示，在执行所述第四离子注入工艺之后，所述方法还包括如下步骤。

首先，形成金属插塞层5，所述金属插塞层5包括多个金属插塞51，其中所述第一重掺杂区14、所述第二重掺杂区15以及所述第三重掺杂区16分别对应设有一个所述金属插塞51。

其次，在所述金属插塞层5上形成金属电极层6，所述金属电极层6包括多个金属电极61，所述金属电极61和所述金属插塞51一一对应电连接。在本实施例中，形成所述金属插塞层5和所述金属电极6的材料为铜。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底中形成有间隔设置的第一深阱区、第二深阱区以及第三阱区，所述第三阱区形成在所述第一深阱区内，且朝向所述第二深阱区方向延伸超出所述第一深阱区；

场氧化层，所述场氧化层包括第一场氧结构和第二场氧结构，所述第一场氧结构位于所述第一深阱区，所述第二场氧结构至少部分位于所述第二深阱区；

栅多晶硅层，所述栅多晶硅层形成在所述第三阱区和所述第二场氧结构上。

2.如权利要求1所述的半导体结构，其特征在于，所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区且不伸入所述第二深阱区。

3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构为隔离型NLDMOS器件。

4.一种半导体结构的制造方法，其特征在于，包括：

提供衬底；

对所述衬底执行第一离子注入工艺，以在所述衬底中形成间隔设置的第一深阱区和第二深阱区；

在所述衬底上形成场氧化层，其中，所述场氧化层包括第一场氧结构和第二场氧结构，所述第一场氧结构位于所述第一深阱区，所述第二场氧结构至少部分位于所述第二深阱区；

执行第二离子注入工艺，以在所述第一深阱区形成第三阱区，且使所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区；

在所述第三阱区和所述第二场氧结构上形成栅多晶硅层。

5.如权利要求4所述的一种半导体结构的制造方法，其特征在于，所述第三阱区朝向所述第二深阱区方向延伸超出所述第一深阱区且不伸入所述第二深阱区。

6.如权利要求4所述的一种半导体结构的制造方法，其特征在于，所述第一离子注入工艺注入的离子为N型离子，所述第二离子注入的离子为P型离子。

7.如权利要求4所述的一种半导体结构的制造方法，其特征在于，在形成所述栅多晶硅层之后所述方法还包括：

执行第三离子注入工艺，以在所述衬底中形成第一重掺杂区和第二重掺杂区，所述第一重掺杂区形成在所述第三阱区且位于所述第一场氧结构和所述栅多晶硅层之间，所述第二重掺杂区形成在第二深阱区且位于所述第二场氧结构远离所述栅多晶硅层的一侧；

执行第四离子注入工艺，以在所述衬底中形成第三重掺杂区，所述第三重掺杂区形成在所述第一深阱区且位于所述第一场氧结构远离所述多晶硅栅的一侧。

8.如权利要求7所述的一种半导体结构的制造方法，其特征在于，所述第三离子注入工艺注入的离子为N型离子，所述第四离子注入工艺注入的离子为P型离子。

9.如权利要求7所述的一种半导体结构的制造方法，其特征在于，在执行所述第四离子注入工艺之后，所述方法包括：

形成金属插塞层，所述金属插塞层包括多个金属插塞，其中所述第一重掺杂区、所述第二重掺杂区以及所述第三重掺杂区分别对应设有一个所述金属插塞；

在所述金属插塞层上形成金属电极层，所述金属电极层包括多个金属电极，所述金属电极和所述金属插塞一一对应电连接。

10.如权利要求4所述的一种半导体结构的制造方法，其特征在于，在形成所述多晶硅栅层之前，所述方法还包括：在所述衬底上形成栅氧化层，并使所述栅氧化层至少位于在所述多晶硅栅层下。

Images