KR20190032467A - 화상 해석 장치 및 하전 입자선 장치 - Google Patents

화상 해석 장치 및 하전 입자선 장치 Download PDF

Info

Publication number
KR20190032467A
KR20190032467A KR1020197004979A KR20197004979A KR20190032467A KR 20190032467 A KR20190032467 A KR 20190032467A KR 1020197004979 A KR1020197004979 A KR 1020197004979A KR 20197004979 A KR20197004979 A KR 20197004979A KR 20190032467 A KR20190032467 A KR 20190032467A
Authority
KR
South Korea
Prior art keywords
pattern
signal
calculating
edge
image
Prior art date
Application number
KR1020197004979A
Other languages
English (en)
Other versions
KR102143803B1 (ko
Inventor
아츠코 야마구치
가즈히사 하스미
히토시 나마이
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20190032467A publication Critical patent/KR20190032467A/ko
Application granted granted Critical
Publication of KR102143803B1 publication Critical patent/KR102143803B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B15/00—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons
    • G01B15/04—Measuring arrangements characterised by the use of electromagnetic waves or particle radiation, e.g. by the use of microwaves, X-rays, gamma rays or electrons for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/02—Details
    • H01J37/22—Optical or photographic arrangements associated with the tube
    • H01J37/222—Image processing arrangements associated with the tube
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26—Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28—Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
    • G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30141—Printed circuit board [PCB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/245—Detection characterised by the variable being measured
    • H01J2237/24592—Inspection and quality control of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H01J2237/2815—Depth profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2814—Measurement of surface topography
    • H01J2237/2816—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치를 제공하기 위하여, 하층 및 상층 패턴이 교차하는 영역과, 하층 패턴이 형성되어 있지 않은 영역을 포함하는 해석 범위를 산출하는 연산부(721)와, 복수의 신호 프로파일을 평균화하는 연산부(722)와, 신호 강도의 최대값과 최소값을 산출하는 연산부(723)와, 최대값 및 최소값을 이용해서 문턱값 레벨차를 산출하는 연산부(724)와, 신호 프로파일 상에서 상층 패턴의 에지를 산출하는 연산부(725)를 갖는 화상 해석 장치로 한다.

Description

화상 해석 장치 및 하전 입자선 장치
본 발명은, 화상 해석 장치 및 하전 입자선 장치에 관한 것이다.
반도체 디바이스의 고집적화, 고기능화는 이때까지, 패턴 치수의 미세화라는 형태로 진행되어 왔지만, 최근에는 새로운 구조의 것이 출현하고 있다. 특히 로직 디바이스에 있어서는 플레이너형으로부터 FinFET(Fin Field Effect Transistor)이라 하는 입체 구조의 트랜지스터가 주류로 되고 있다. FinFET의 전형적인 구조는 도 1에 나타내는 바와 같이, 핀(Fin)이라 하는 라인 패턴(120)의 위에, 핀과 직교하는 게이트 패턴(110)이 씌워지는 형태로 된다. 또, 도 1은 핀과 게이트의 관계를 나타내기 위해서 이들을 조감도로 묘사하고 있다. 또한, 핀도 게이트도 하나밖에 묘사하고 있지 않지만, 실제로는 모두 복수, 병행으로 형성되어 있는 경우가 많다.
핀도 게이트도 통상은 라인 패턴으로 되기 때문에, 혼란을 피할 목적으로 도 1에 나타낸 바와 같이, X, Y, Z축을 정의하고, 도 1과 같이 핀의 돌출부로 되어 있는 부분의 밑을 여기에서는 기판(100), 핀이 있는 부분을 제1 층(140), 핀의 위의 게이트가 있는 영역을 제2 층(130)으로, Z 영역을 3개로 나눈다. 또한, 핀을 제1 라인(120)으로 기재한다. 제1 층(140)에는, 핀에 더하여 핀으로 분단되는 게이트 패턴도 존재한다. 또한, 게이트 패턴(이것은 제1 층, 제2 층 양쪽에 걸쳐서 존재한다)을 제2 라인(110)이라 한다. 부호 121은 핀과 핀 사이의 영역을 나타낸다.
반도체 디바이스에서는 게이트 길이, 즉, 핀에 접하여 있는 부분에서의 게이트에 상당하는 제2 라인(110)의 폭이 중요한 성능 지표로 된다. 게이트 길이를 알기 위해서는, 제1 층 내에서 핀에 접하는 게이트의 라인폭과 제1 층, 제2 층의 경계에서 핀에 접하는 게이트의 라인폭이 필요하다.
종래의 반도체 프로세스에 있어서의 검사에서는, 비파괴 고(高)스루풋이 중요하고, 웨이퍼를 그대로 투입할 수 있는 톱다운의 전자현미경을 이용한다. 특히 안정된 계측 기능을 갖는 것은 CD-SEM(Critical Dimension Scanning Electron Microscope)이라 한다. 종래의 플레이너형 트랜지스터의 경우, 게이트 패턴의 CD-SEM 관찰 화상으로부터, 게이트 라인의 좌우의 에지에 상당하는 윤곽을 추출하고, 평균적인 라인폭(게이트 치수), 라인 에지 러프니스(Line-Edge Roughness, LER)나 국소 라인폭의 변동(Line width Roughness, LWR)을 산출하고, 이들을 패턴의 완성도의 지표로서 이용하여, 공정을 관리해 왔다.
FinFET의 제조 프로세스에 있어서의 관리에서도, 이 CD-SEM을 이용하는 방법이 바람직하지만, 게이트의 라인이 핀 표면에 접하여 있는 부분은 톱으로부터 보았을 때, 뒤얽힌 구조의 안쪽에 있기 때문에, 정확하게 게이트 길이를 계측하는 것은 곤란하다. 그러나 톱다운 관찰 화상으로부터 게이트의 완성도에 상당하는 지표값을 추출하여 모니터링하는 것은, 실제의 게이트 길이 계측의 대체 방법으로서 유효하다. FinFET의 게이트의 검사의 경우, 평균적인 게이트 치수, 핀이 있는 부분(이하, On-Fin이라 한다)과 없는 부분(마찬가지로, Off-Fin이라 한다)의 게이트 치수의 차, 게이트 라인의 러프니스 지표(LER 혹은 LWR)를, 공정 관리용의 지표의 예로서 들 수 있다. 이상 정리하면, FinFET의 불량을 저감하기 위해서는, 게이트 가공 후의 검사에 있어서, 이들 세 지표를 톱다운 CD-SEM 화상으로부터 정밀도 좋게 추출하고, 패턴 완성도의 지표로서 이용하는 것이 유효하다.
이들 지표를 산출하기 위해서는, On-Fin, Off-Fin, 양쪽의 영역에 있어서, 게이트의 치수를 구할 필요가 있지만, 그를 위해서는 패턴의 윤곽을 추출할 필요가 있다. 이와 같이 서로 다른 하층의 위에 겹치는 패턴의 톱다운 관찰 화상 평가 방법의 하나로서는, 특허문헌 1을 들 수 있다.
또, 도형의 윤곽은 연속적인 곡선이지만, 실제로 화상으로부터 취출되는 윤곽은 꺾은선이고, 정보로서는 이산적인 에지점의 위치 좌표로 된다. 이하, 이 이산적인 에지점의 위치 좌표를 에지라 한다. 주사형 전자현미경 화상으로부터, 그 화상 내에 있는 라인 패턴의 에지를 취출하는 일반적인 방법(즉, 플레이너형 트랜지스터의 게이트 패턴 치수 계측에 있어서 이용되어 온 방법)을 기술한다.
편의상, 화상에 X, Y 좌표를 설정하고, 게이트의 라인은 종방향(Y방향)으로 뻗어 있는 것으로 한다. 이와 같은 화상에 대해서, Y를 고정한 휘도의 X방향 분포를 신호 프로파일로 정의한다. 보통은, 신호 프로파일 상의 일정한 강도의 X좌표를, 에지로 하는 것이다. 그러나 화상은 종방향으로 완만한 휘도 분포를 갖는 경우가 있다. 예를 들면 Y좌표가 큰 신호일수록 밝은 것 등의 경우이다. 상단 하단이 어두워지는 경우도 있다. 이와 같은 케이스에서도 타당한 에지 위치를 검출하기 위하여, 신호의 최소값 혹은 베이스 라인이라 하는 암부(暗部)의 평균값(이하, 이들 2개를 베이스 강도라 한다)과 최대값 사이를 일정비로 내분하는 점을 에지로 하는, 문턱값법이 보급되었다. 또한, 신호 프로파일의 기울기가 가장 급준하게 되는 점을 에지로 정의하는 방법이 사용되는 경우도 있다. 이것을 여기에서는 슬로프법이라 한다.
국제공개 제2011/001635호
발명자 등이 검토한 결과, 상기에 기술한 종래의 에지 정의를, FinFET과 같이 대상 패턴의 밑에 패턴이 존재하는 경우에 적용했을 경우, 문제가 발생하는 것을 알 수 있었다. 이하, FinFET을 예로서 이 문제에 대하여 상세히 설명한다.
도 2는, 게이트가 핀 상에 형성된 단계에서의 게이트와 핀의 교점의 톱다운 관찰 화상을 간략화한 모식도, 횡방향의 좌표를 같게 하는 단면도, 도 3은 도 2 중의 On-Fin 및 Off-Fin 영역의 간략화된 신호 프로파일의, 좌측 에지 근방(111)의 확대도이다. 그래프 중에, 관찰한 샘플의 어느 곳으로부터의 신호에 상당하는지를 기입했다. 도 2 중 A로 나타낸 직선은, On-Fin 영역에 있어서의 신호 프로파일, B는 Off-Fin 영역의 신호 프로파일을 취득한 화상 내의 위치이고, 도 3의 신호명 「A」, 「B」에 대응하고 있다.
CD-SEM에서 취득한 화상에서는, 패턴의 요철이 있으면 신호 전자가 방출되기 때문에, 라인 패턴의 좌우의 에지 근방(111, 112)에서 신호 강도가 높아진다(도 3 참조). 즉, 1개의 라인 패턴에 대해서 직교하는 방향으로 신호 프로파일을 취하면, 좌우 에지에 대응하는 2개의 신호 피크가 나타난다. 관찰 화상의 모식도에서는 이 신호 강도가 높은 부분을 하얗게, 낮은 부분을 까맣게, 2치화해서 나타내고 있다. 단, 핀의 폭이 10㎚ 이하로 되면 좌우 에지의 신호 피크가 가까워져서 하나로 되는 경우가 많기 때문에, 핀으로부터의 신호는 1개의 핀에 있어서 신호 피크를 하나로 하고 있다. 또, 핀의 영역과 게이트의 에지 영역을 마찬가지로 백색으로 나타내고는 있지만, 도 3의 신호 프로파일에 나타낸 바와 같이 실제로는 게이트의 에지로부터의 신호 강도의 쪽이 크다.
본절(本節)에 있어서의 설명에서는, On-Fin, Off-Fin 어느 영역에서도, 제2 층 내에 있어서의 게이트 패턴 자신은 같은 삼차원 형상을 갖는 것으로 가정했다. 도 3에 나타낸 바와 같이 게이트가 없는 영역에서는 핀의 유무에 의해 신호 강도가 바뀌지만, 게이트가 있는 영역(도면 중의 피크 근방 및 피크로부터 우측)에서는 같은 신호 강도 분포가 얻어진다. 이들 신호에 대해서, 우선 종래의 문턱값법을 적용한 경우에 대하여 설명한다.
신호 프로파일 상에서, 베이스 강도를 기준으로 한 신호 피크값까지의 강도차(이하, 신호 높이라 한다)의 T%의 강도로 되는 위치를 에지로 한다. 이 T를 이하 문턱값 비율이라 한다. 또한, 에지의 신호 강도를 문턱값 비율과 구별해서 문턱값 레벨이라 한다. 도 3에는, 종래의 방법을 적용한 예를 나타내고 있다. 여기에서는 베이스 강도를 신호 강도의 최소값으로 정의했다. 또한, T=50(%)으로 했다. 이 방법에서는, 핀으로부터의 신호 강도가 높은 On-Fin 신호 프로파일에서는, 같은 문턱값 비율이어도 문턱값 레벨이 높아진다. 그 때문에, 에지점은 Off-Fin 상의 쪽이 보다 외측에 위치하게 된다. 즉, 현실에서는 게이트의 치수가 같아도, 신호로부터 얻어진 치수 측정의 결과에서는 On-Fin의 게이트 치수의 쪽이 Off-Fin의 치수보다도 작아진다. 이것은 베이스 강도가 On-Fin과 Off-Fin에서 서로 다르기 때문이다.
다음으로, 문턱값법이 아닌 신호 상에 있어서 기울기가 최대로 되는 위치를 에지로 정의한 경우에 대하여 설명한다. Off-Fin이며 또한 게이트가 없는 영역은 핀과 게이트로 둘러싸이기 때문에, 신호가 극히 어두워진다. 그 때문에 Off-Fin 신호의 기울기는 신호의 중복(中腹) 혹은 중복으로부터 약간 밑에서 최대로 된다. 이 때문에 역시 기울기 최대의 점의 위치는 On-Fin 신호 프로파일과 Off-Fin 신호 프로파일에서는 서로 다르고, 문턱값을 이용한 경우와 같은 결과로 된다.
이것은 즉, On-Fin 게이트 치수와 Off-Fin 게이트 치수의 차나 대소 관계의 절대값을 올바르게 파악할 수 없게 되어, 가공이 목표한 바와 같이 되었는지의 여부를 알 수 없다. 절대값을 사용하지 않고, 치수차를 단순한 지표로 해서 모니터링하는 경우여도, 핀으로부터의 신호의 명도가 변동하면(실제로, 프로세스가 불안정한 경우는 핀 형상이 변동하기 때문에, 명도도 변동한다) 베이스 강도가 변동하고, CD차도 신뢰할 수 없어진다. LER이나 LWR의 경우는, 이 알고리즘에 기인하는 외관 상의 값이 실제의 LER이나 LWR의 바이어스(게다가 큰 바이어스)로 되기 때문에, 러프니스의 실제의 변동을 보기 어렵게 해버린다는 문제가 발생한다.
상기한 문제는, 이때까지 잘 알려져 있는 방법 혹은 용이하게 생각나는 방법으로는 해결할 수 없다. 예를 들면, 문턱값 레벨을 신호 높이의 T%와 베이스 강도의 합으로 하지 않고, 유저가 설정한 신호 강도의 절대값으로 정의하는 경우를 생각한다. 일반적으로 전자현미경 화상은 완만한 관찰 대상의 대전 등에 의해, 극히 낮은 주파수에서 신호 강도가 바이어스되는 경우가 많다. 그 때문에 신호 높이는 일정한 채로, 베이스 강도만이 화상 내의 신호의 위치에 따라서 변화하고, 도 4와 같이 된다. 도 4 중의 A, B는 도 3과 같고, 각각, 핀의 위에 있는 게이트 라인 패턴의 좌측 에지, 핀이 없는 곳의 게이트 라인 패턴의 좌측 에지의 근처의 신호 강도 분포를 나타내고 있다. 핀은 X방향, 게이트 라인은 지면(紙面)에 수직인 Y방향을 따라 신장하여 있다. 또, On-Fin, Off-Fin의 게이트의 부분의 치수는 동등하다고 가정했다. 도 3과 서로 다른 점은 1점뿐이며, 그것은 On-Fin의 신호를 취득한 영역의 쪽이, 핀 부분의 대전에 의해, 신호 강도가 바이어스되어 있다는 점이다. 이 상황에서, 상기한 방법을 취하면 같은 Off-Fin 신호 상의 게이트 치수여도 화상의 상단과 하단에서 수 ㎚의 차가 나버리는 경우가 있다.
혹은, 신호 프로파일의 피크 위치를 에지로 정의하면 된다는 생각도 할 수 있다. 이것은 종래 문턱값법에서 T=100(%)으로 하는 것에 상당한다. 그러나 대부분의 경우 신호 프로파일은 피크 근방에서 강도 변화가 완만하기 때문에, T=100으로 하면 노이즈의 영향을 강하게 받는다. 그 때문에, 실제의 에지 위치 추출이 곤란해진다.
또, 배경의 란에서 언급한 바와 같이, 이 과제와 유사한, 서로 다른 재료나 구조로 이루어지는 하지(下地) 영역의 위에 계측 대상 패턴이 있을 때의 정확한 계측 방법에 대하여 기술한 예로서, 특허문헌 1이 있다. 그러나 이 방법은 이번 예에 적용하기에는 이하 2개의 이유로부터 적합하지 않다. 첫째로, 상기 문헌의 방법은 하지(기판 및 제1 층이 노출하여 있는 부분)의 경계 상에서는 패턴 윤곽을 추출하는 것을 상정하고 있지 않다. 경계 부근에서는 서로 다른 영역에 속하는 에지점의 위치가 크게 어긋날 가능성이 있다. 그 때문에, On-Fin 게이트 치수, Off-Fin 게이트 치수는 산출할 수 있지만 LWR이나 LER 평가에 필요한 에지점 추출에는 부적합하다. 둘째로, 화상을 배경에 따라서 구분하는 처리가 필요하고, 배경의 변동의 공간 주파수가 높을 경우, 예를 들면 밀집하여 있는 핀의 위의 게이트 등의 경우에는, 화상의 정확한 구분만으로 팽대한 시간이 필요해져, 현실적인 해답으로 되기는 어렵다. 또한, 본질적인 문제점은 아니지만, 조작자 자신이 구분한 각각의 영역에서의 에지 정의(촬상 조건 혹은 화상 처리 조건)를 결정할 필요가 있고, 구분된 부분 영역의 수만큼, 조작자가 패턴 혹은 화상으로부터 최적의 에지 정의를 결정하는 공정이 필요해진다.
본 발명의 목적은, 하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치 및 하전 입자선 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위한 일 실시형태로서, 제1 패턴 및 상기 제1 패턴의 상부에 배치되고 상기 제1 패턴과 교차하는 제2 패턴을 갖는 시료에 하전 입자선을 조사함에 의해 상기 시료로부터 얻어진 신호 데이터를 이용해서 상기 시료를 평가하는 화상 해석 장치로서,
상기 화상 해석 장치는,
상기 제1 패턴과 상기 제2 패턴이 교차하는 개소를 포함하는 제1 영역과, 상기 제1 패턴이 형성되어 있지 않은 개소에 배치된 제2 패턴을 포함하는 제2 영역을 포함하고, 처리를 행할 대상으로 하는 상기 신호 데이터의 해석 범위를 산출하는 제1 연산부와,
상기 해석 범위에 있어서 얻어진 복수의 신호 프로파일을 평균화하는 제2 연산부와,
상기 평균화된 신호 프로파일에 있어서의 신호 강도의 최대값과 최소값을 산출하는 제3 연산부와,
상기 최대값 및 상기 최소값을 이용해서 상기 최대값으로부터 낮아지는 일정한 강도인 문턱값 레벨차를 산출하는 제4 연산부와,
상기 문턱값 레벨차를 이용해서 상기 신호 프로파일에 있어서 상기 제2 패턴의 에지를 산출하는 제5 연산부
를 갖는 것을 특징으로 하는 화상 해석 장치로 한다.
또한, 다른 실시형태로서, 하전 입자선원과, 제1 패턴 및 상기 제1 패턴의 상부에 배치되고 상기 제1 패턴과 교차하는 제2 패턴을 갖는 시료를 재치(載置)하는 시료대와, 상기 하전 입자선원으로부터 방출된 하전 입자를 하전 입자선으로서 상기 시료에 조사하기 위한 하전 입자선 광학계와, 상기 하전 입자선을 상기 시료에 조사함에 의해 상기 시료로부터 얻어지는 신호 데이터를 이용해서 상기 시료를 평가하는 화상 해석 장치를 구비한 하전 입자선 장치로서,
상기 화상 해석 장치는,
상기 제1 패턴과 상기 제2 패턴이 교차하는 개소를 포함하는 제1 영역과, 상기 제1 패턴이 형성되어 있지 않은 개소에 배치된 제2 패턴을 포함하는 제2 영역을 포함하고, 처리를 행할 대상으로 하는 상기 신호 데이터의 해석 범위를 산출하는 제1 연산부와,
상기 해석 범위에 있어서 얻어진 복수의 신호 프로파일을 평균화하는 제2 연산부와,
상기 평균화된 신호 프로파일에 있어서의 신호 강도의 최대값과 최소값을 산출하는 제3 연산부와,
상기 최대값 및 상기 최소값을 이용해서 상기 최대값으로부터 낮아지는 일정한 강도인 문턱값 레벨차를 산출하는 제4 연산부와,
상기 문턱값 레벨차를 이용해서 상기 신호 프로파일에 있어서 상기 제2 패턴의 에지를 산출하는 제5 연산부
를 갖는 것을 특징으로 하는 하전 입자선 장치로 한다.
본 발명에 따르면, 하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치 및 하전 입자선 장치를 제공할 수 있다.
도 1은 FinFET 디바이스의 제조 공정에 있어서, 핀의 위에 게이트를 형성한 단계에서의 핀과 게이트의 교점 근방의 조감도.
도 2는 FinFET 디바이스의 제조 공정에 있어서, 핀의 위에 게이트를 형성한 단계에서의 도면이며, 위쪽 도면 좌측이 전자현미경에 의한 톱다운 관찰상을 간략화한 모식도, 위쪽 도면 우측이 라인 C에 있어서의 단면도, 중간 도면이 라인 A에 있어서의 단면도, 아래쪽 도면이 라인 B에 있어서의 단면도.
도 3은 도 2에 나타내는 화상을 구성하고 있는 신호 프로파일의 모식도.
도 4는 전자현미경 관찰에 의한 샘플의 대전을 고려한, 핀 상 및 핀 상에 없는 게이트 패턴을 스캔했을 때의 신호 프로파일의 모식도.
도 5는 본 발명의 에지의 결정에 이용하는 문턱값 레벨차의 산출 방법 중, 제1 방법을 설명하는 모식도.
도 6은 본 발명의 에지의 결정에 이용하는 문턱값 레벨차의 산출 방법 중, 제2 방법을 설명하는 모식도.
도 7a는 본 발명의 각 실시예에 따른 주사 전자현미경의 개략 전체 구성 모식 조감도(일부 단면도, 일부 블록도).
도 7b는 도 7a에 나타내는 주사 전자현미경에 있어서의 화상 해석 장치의 연산부의 구성을 나타낸 모식도.
도 8은 본 발명의 제1 실시예에 있어서 얻어진 전자현미경 화상을 간략화한 모식도.
도 9는 본 발명의 제1 실시예에 있어서의 화상 처리의 조작을 나타낸 플로차트.
도 10은 본 발명의 제1 실시예에서 조작 중에 모니터 상에 나타난 화상 처리 조건 설정 윈도우의 모식도.
도 11은 본 발명의 제1 실시예에 있어서, 화상 상에 설정한 해석 영역 및 기준 프로파일 산출 영역을 나타내는 모식도.
도 12는 본 발명의 제1 실시예에 있어서의 화상 처리 중의 에지 검출 및 측정의 공정을 상세히 기술한 플로차트.
도 13은 본 발명의 제2 실시예에 있어서 얻어진 전자현미경 화상을 간략화한 모식도.
도 14는 본 발명의 제2 실시예에서 조작 중에 모니터 상에 나타난 화상 처리 조건 설정 윈도우의 모식도.
도 15는 본 발명의 제2 실시예에 있어서, 화상 상에 설정한 해석 영역 및 기준 프로파일 산출 영역을 나타내는 모식도.
도 16은 본 발명의 제3 실시예에 있어서 얻어진 시료의 톱다운 전자현미경 화상의 일부를 간략화한 모식도(아래쪽 도면)와, 개략 시료 단면도(위쪽 도면).
도 17은 도 16의 톱다운 전자현미경 화상에 있어서 ΔI(T)를 계산하기 위한 신호 영역을 나타낸 모식도.
발명자 등은, 예를 들면, 반도체 디바이스 패턴으로서 핀 패턴의 위에 그것과 교차하는 방향으로 형성된 게이트 패턴, 혹은 반도체 패턴 이외여도 이와 같이 패턴의 에지가 교차하도록 형성되는 구조의 제조 공정의 관리를 행하기 위해서, 상층 패턴의 에지를, 핀 혹은 하층 패턴의 영향을 받지 않도록 추출하는 방법에 대하여 검토했다. 그때, 서로 다른 하지(핀 혹은 하층 패턴)여도 조작자가 설정하는 에지의 정의는 동일, 즉, 조작자가 여러 번 에지 정의의 최적화 작업을 실시할 필요가 없도록 배려했다. 그 결과, 패턴 에지 근방의 신호 프로파일 상에서, 신호 피크값으로부터 일정한 강도만큼 낮아진 점을 에지로 정의하고, 화상으로부터 추출하면 되는 것을 알 수 있었다. 이 피크값으로부터 낮아지는 일정한 강도(이하, 문턱값 레벨차라 한다)는, 기준으로 되는 신호 프로파일(이하 기준 프로파일이라 한다)의 베이스 강도와 피크값의 차분(신호 높이)을 100%로 했을 때에, 조작자가 설정한 문턱값 비율 T%에 대해서 100-T%로 되는 강도값으로 정의하여 계산함에 의해, 용이하게 구할 수 있다.
상기한 에지의 추출 플로의 기본인, 에지의 정의를, 도 4를 이용해서 설명한다. 문턱값 레벨차를 ΔI(T)로 기재한다. 상기에 기술한 바와 같이 이 값은, 신호 높이에 (100-T)/100을 곱한 값이므로, 조작자가 설정한 문턱값 비율 T의 함수로 된다.
신호 A, B 각각의 피크값으로부터, 별도 정해진 ΔI(T)만큼 작은 신호 강도를 부여하는 X좌표를 에지로 정의한다. 즉, 신호 프로파일을 I(y; x), 해석 영역 내에 있어서의 I의 최대값을 I_max(y)로 한다면, 에지 위치 x_e는 이하의 식으로부터 산출된다.
[식 1]
Figure pct00001
도 4로부터 알 수 있는 바와 같이, 원래의 게이트의 형상이 같으면 피크 근방의 신호 형상도 대전에 의한 바이어스를 제외하고 같으므로, A, B의 에지점은 같은 위치(X좌표)로 된다. 바이어스가 없는 경우도 물론, 동등하게 된다. 또, 이 에지 정의를 사용할 경우, ΔI(T)가 On-Fin 신호 A의 신호 높이보다 작은 것이 필요 요건이다.
다음으로, ΔI(T)의 산출 방법을 설명한다. 이 방법에는 몇 가지 바리에이션이 있다. 제1 방법은, 기준 프로파일을 실제의 신호 프로파일로부터 산출하는 것이다. 예를 들면 도 2에 있어서, 직선 A 부근의 신호 프로파일을 수개(그 수는 통상 조작자가 설정한다) 평균화하여, 노이즈를 저감한 신호 프로파일을 작성할 수 있다. 이 신호와 조작자가 설정한 T의 값으로부터 ΔI(T)를 산출하는 과정을 도 5에 나타낸다. 또, 이 예에서는 기준 프로파일의 베이스 강도를 신호 좌측 에지 부근의 최소값으로 정의했다. 우측 에지도 마찬가지로 산출할 수 있다. 이용하는 식은 이하와 같다.
[식 2]
Figure pct00002
여기에서 식(2) 중의 I_max, I_base는 각각, 기준 프로파일에 있어서의 대상으로 하고 있는 에지(좌측 또는 우측) 근방의 최대 강도와 베이스 강도이고, 이들의 차는 기준 프로파일에 있어서의 신호 높이이다. 식(1)에 있어서의, 에지를 내고 싶은 신호 프로파일의 최대값, 베이스 강도, 신호 높이와는 다르므로 주의를 요한다.
또, 기준 프로파일은 On-Fin 상의 신호 프로파일을 이용하는 것도, Off-Fin 상의 신호 프로파일을 이용하는 것도 가능하다. Off-Fin 영역이 화상 Y방향으로 넓은, 즉, 핀의 피치가 큰 경우는 Off-Fin 상의 것을 이용하면 된다. 이것은, 평균화하기 위한 신호 프로파일의 개수를 많게 할 수 있기 때문이다. 한편, ΔI(T)가 On-Fin 신호 프로파일의 신호 높이(Off-Fin 신호 프로파일의 높이보다 작다)보다 크게 되어 있는 것에 알아채지 못하여, 계측 실패를 빈번히 일으키는 것을 방지하고 싶은 경우는, On-Fin 신호를 이용하면 된다.
ΔI(T)는 다른 방법으로도 결정할 수 있다. 제2 방법을 기술한다. 도 6은, 관찰 영역에 있는 핀의 일부와 게이트의 교점의 확대 화상의 모식도이다. 본래는 신호 강도가 높을수록 밝은 그레이 스케일이지만, 여기에서는 간단하게 하기 위해 흑백으로 표시하고 있다. 부호 601은 핀과 핀 사이의 영역(121)의 신호 강도가 작은 부분에서 특히 신호 강도가 균일한 영역이다. 부호 602는 핀(120) 부분에 대응하고 있는 영역 중, 특히 신호 강도가 크게 균일한 부분을 가리키고 있다. 예를 들면 부호 602와 도면 중의 핀(120)에 대응하는 하얀 부분의 차이는, 실제로는 핀 부분의 신호 강도에도 강약이 있지만, 부호 120의 하얀 부분은 어느 정도의 신호 강도의 부분을 (2치화에 의해)나타내고 있는 것에 대해서, 부호 602는 특히 균일한 신호 강도로 되어 있는 영역을 가리키고 있는 점이다. 마찬가지로, 부호 603은 게이트 패턴의 좌측 에지 근방(111)에서 신호 강도가 거의 최대값으로 되어 있는 부분을 가리키고 있다. 부호 601, 부호 602, 부호 603의 영역 내에 있어서 신호 강도의 평균값을 구하고, 순서대로, I_base_off, I_base_on, I_peak로 한다. Off-Fin 상의 신호 프로파일을 기준 프로파일로 하고 싶은 경우는, 식(2)에 있어서 I_base를 I_base_off로 하고, I_max를 I_peak로 한다. On-Fin 상의 신호 프로파일을 기준으로 하고 싶은 경우는, I_base를 I_base_on으로 하면 된다. 이상의 수순에 의해, 식(2)으로부터 ΔI(T)가 얻어진다.
이상 정리하면, ΔI(T)의 산출 방법은, On-Fin 신호 프로파일과 Off-Fin 신호 프로파일의 어느 것을 기준으로 하거나, 실제의 신호 프로파일로부터 산출하거나, 화상 내의 떨어진 개소의 신호 강도를 평균화해서 베이스 강도나 신호 최대값을 산출하는 것을 설정함에 의해 전부 4가지 방법이 있는 것을 알 수 있다.
Off-Fin 신호를 기준으로 하는 것의 메리트는, 핀이 없는 경우의 측정 결과와 가까운 값이 나오는 것이다. 양산 현장에서는 종래 사용하고 있던 방법과의 연속성이 있는 편이, 과거의 로트와의 비교가 간단하며 사용하기 쉽다. 그러나 한편, T가 낮은 경우나 핀으로부터의 신호가 강한 경우는 ΔI(T)가 On-Fin 신호의 신호 높이에 가까워져, 에지 검출 실패가 많아진다. 그와 같은 경우는 On-Fin 신호를 기준으로 하면 된다.
실제의 신호 프로파일을 이용하는 것의 메리트는 Off-Fin 신호를 기준으로 할 때와 마찬가지로, 과거의 데이터와의 계속성이다. 그러나, 핀의 피치가 좁아지고, 기준 프로파일 작성 시에 충분히 평균화할 수 없는 경우는 노이즈에 의해 ΔI(T)의 값의 신뢰성이 현저하게 저하한다. 그와 같은 경우는 제2 방법, 즉, 화상 내의 떨어진 개소로부터 각각 I_max나 I_base에 상당하는 신호 강도를 구하는 방법을 취하면 된다. 전술의 화상 내의 떨어진 개소는, Y축을 따라서 좁아도 X축을 따른 방향으로 넓힐 수 있기 때문에, 평균화에 이용하는 데이터의 수가 늘고, 노이즈를 저감해서 신뢰성이 높은 ΔI(T)를 구할 수 있다.
또, 상기한 FinFET의 경우의 설명에서는, 핀이 극히 가늘기 때문에 핀의 패턴 톱도 에지와 마찬가지로 신호 전자를 많이 내고 있다고 가정하고 있었다. 그러나 핀의 좌우의 에지와 톱을 분리할 수 있는 경우에도 마찬가지로 본 방법을 적용할 수 있다. 또한, FinFET 이외에도 하층에 어떠한 패턴 윤곽이 있는 경우에도 적용할 수 있다.
본 발명에 따르면, 치수 계측 대상으로 되는 미세 패턴의 윤곽에, 하지의 패턴이 교차하는 구조를 톱다운 관찰해서 얻어지는 화상으로부터, 하지의 패턴의 영향을 받지 않고 계측 대상으로 되는 패턴의 윤곽을 이산적인 에지점의 집합으로서 추출할 수 있다. 취출한 윤곽의 데이터로부터, 에지 러프니스 지표나, 하지가 있는 곳과 없는 곳의 치수차 등의 지표를 구하고, 패턴 형성 공정을 관리할 수 있다. 대상 패턴은 FinFET 디바이스의 게이트 라인 패턴의 경우가 대표적이지만, 반드시 라인 패턴에 한정되지는 않으며, 또한, 반도체 이외의 입체적인 패턴이어도 된다.
이하 본 발명을 실시예에 의해 구체적으로 설명한다. 동일 부호는 동일 구성 요소를 나타낸다. 또, 실시예에서는 주사 전자현미경(SEM)을 예로서 설명하지만, 전자선을 이용한 장치뿐만 아니라 이온선을 이용한 장치에도 적용할 수 있다.
(실시예 1)
본 발명의 제1 실시예를 이하에 기술한다. 본 실시예에서는 본 발명에 따른 에지 추출 알고리즘을 이용해서, FinFET의 더미 게이트 패턴의 On-Fin 부분과 Off-Fin 부분의 치수차를 평가한 예를 설명한다.
평가 대상으로 되는 웨이퍼(샘플)(707)는 도 7a에 나타내는 SEM에 투입되고 스테이지(708) 상에 고정되었다. 케이싱(701) 내에 배치된 전자총(702)으로부터 방출되는 전자(703)를, 렌즈(704), 편향기(705), 렌즈(706)를 통해서 수속하고, 또한 주사하면서, 웨이퍼(707)로부터 방출되는 신호 전자(이차전자)(709)를 검출기(710)에서 검지함으로써, 웨이퍼 상의 타겟으로 되는 패턴의 톱다운 화상을 얻었다.
본 실시예에서 해석한 화상의 예의 모식도를 도 8에 나타낸다. 화상은 전자현미경 신호의 강약을 그레이 스케일로 변환한 것이며, 농담으로 나타나 있지만, 여기에서는 모식적으로 특히 밝은 부분을 백색으로, 어두운 부분을 흑색으로 나타내고 있다. 또한, 이 도면에 있어서는 화상의 외곽을 나타내는 선은 실제로는 없지만, 화상 내의 흑선 부분은 신호 강도가 특히 낮고 폭이 좁은 영역에 대응하고 있다. 또, 실제로는 X축이나 Y축, 각 부호는 모니터에는 표시되지 않는다. 여기에서는 후술의 도 12에 나타내는 공정을 설명하기 위하여 기재했다.
화상은, 시스템의 단말(712)에 의해서 입력된 커맨드에 의해 기억 영역(713)에 일단 보존되었다. 그 후 조작자는 본 실시예에 따른 해석 프로그램을 동작시켰다. 또, 부호 711은 제어계이다.
또한 조작자는 화상 해석 장치(720)에 의해, 도 9에 나타내는 처리를 행했다. 또, 화상 해석 장치(720)의 내부에 있는, 화상으로부터 얻어진 데이터의 처리를 실시하는 연산부의 구성을 도 7b에 나타낸다. 여기에는, 모니터나 데이터 기억 영역과의 주고받기를 행하는 부분은 포함되어 있지 않다. 도 7b에 나타낸 각 연산은, 공정 S106에서 이용된다.
우선 공정 S101을 실행하여 FinFET 해석 소프트웨어가 원하는 화상을 호출하고, 화상 해석 장치(720)에 도입되어 있는 모니터에 표시시켰다. 다음으로 출력시키고 싶은 항목으로서 On/Off-Fin CD를 선택하고(공정 S102), 계속해서, 문턱값 레벨차 계산 방법을 설정했다(공정 S103). 문턱값 레벨차의 계산 방법의 지정 항목은, 2점 있다. 우선은, 기준을 취하는 방식(전술의 제1 방법인 실신호 이용과 제2 방법인 화상 내의 몇 가지 영역으로부터의 계산)이다. 간단하게, 실신호와 가상 신호(다른 영역으로부터 산출한 값을 이용해서 실신호의 경우와 마찬가지의 계산을 행하기 때문에, 여기에서는 가상 신호라 한다)로 모니터에는 표시되어 있고, 이들로부터 선택하도록 되어 있다. 여기에서는 실신호를 선택했다. 두번째는, 베이스 강도를 취하는 방식이다. 실신호의 경우는 어느 영역 내의 최소값, 혹은 평균값(베이스라인)으로부터 선택할 수 있다. 여기에서는 최소값을 선택했다. 다음으로, 해석 영역의 설정에 들어갔다. On-Fin 영역은 3개소, Off-Fin 영역은 2개소로 설정했다. 이 모습을 도 10에 나타낸다.
이 단계에서, 모니터 상에는, On-Fin 영역을 설정하는 3개의 사각형과 Off-Fin 영역을 설정하는 2개의 사각형과, 기준 프로파일을 산출하는 사각형이 표시되므로, 공정 S104로 진행하고 마우스를 사용해서 그들을 원하는 위치에 놓았다. 이때의 화상의 모습을 도 11에 나타낸다. 여기에서, 도 11에서는 설정한 영역을 알 수 있도록, 도 8에 나타낸 화상의 패턴의 윤곽만을 기재하고 있다. 실제로는 도 8에 나타낸 화상이 농담으로 나타나 있다. 또한, On-Fin 영역은 통상의 테두리선의 사각형, Off-Fin 영역은 파선 테두리의 사각형, 기준 프로파일 산출 영역은 굵은선 테두리의 사각형으로 나타냈다. 실제의 표시 화면 상에서는 테두리선의 색을 바꿔서 구별하고 있다. 또, 여기에서는, 과거에 Off-Fin 영역의 게이트 치수만을 관리해 왔다는 경위가 있었기 때문에, 기준 프로파일은 Off-Fin 영역에 설정했다. 부호 1101 내지 부호 1103은 설정된 On-Fin 영역, 부호 1104, 1105는 Off-Fin 영역, 부호 1106은 기준 프로파일을 산출하는 영역이다.
다음으로 공정 S105로 진행하고, 에지를 정의하기 위한 몇 가지 파라미터를 설정했다. 이 경우는, 신호의 x방향의 평활화 파라미터 S와 문턱값 비율 T이다. 화상에는 노이즈가 적었으므로 S=3으로 하고, T는 이때까지 이용해 온 것과 같은 값 70%를 설정했다.
다음으로, 설정한 조건으로 측정을 실행하는 표시를 클릭했더니 공정 S106이 실행되었다.
이 공정에서는, 도 7b에 나타내는 연산부에 의해 도 12에 나타내는 내용의 처리가 행해지고 있다. 우선, 연산부(721)가, 다음으로 처리를 행할 화상 데이터 영역으로서 기준 프로파일 영역(1106)을 선택하고, 그것에 따라 기준 프로파일 영역(1106)에 있는 모든 신호 프로파일, 즉, 신호 강도의 X방향 의존성 데이터를 연산부(722)가 평균화하여, 기준 프로파일을 작성한다(공정 S201). 다음으로 공정 S202로 진행하고, 연산부(721)가 이 기준 영역의 좌측 에지에 상당하는 좌측 절반의 영역을 다음으로 처리를 행할 화상 데이터 영역으로 결정하고, 그 영역에서 연산부(723)가 신호 강도의 최소값, 최대값을 산출하면, 연산부(724)가 각각을 식(2)의 I_base, I_max에 대입하고, 조작자가 설정한 T의 값을 이용해서 ΔI(T)를 산출한다. 또한, 우측 에지에 관해서도 마찬가지로, 연산부(721)가 데이터 영역을 결정하고 연산부(723, 724)가 우측 에지의 ΔI(T)를 산출한다. 다음으로 공정 S203으로 진행하고, 지정된 해석 영역(1101, 1102, 1103, 1104, 1105) 각각에 있어서 신호 프로파일 상에서 좌우 에지를 각각 식(1)에 따라서 검출한다. 또, 좌측 에지의 경우의 방식은 도 4에 도해되어 있다. 우측 에지에 대해서도 마찬가지로 행한다. 이들 연산은, 에지를 탐색하기 위한 영역의 결정을 연산부(721)가 행하고, 그 결과에 의거한 에지 위치 산출을 연산부(725)가 행한다. 마지막으로 공정 S204로 진행한다. 여기에서는 공정 S102에서 CD(라인폭)를 출력 지표로서 지정해 두었기 때문에, 각 해석 영역에 있어서의 라인폭의 평균값이 산출되고, On-Fin 영역, Off-Fin 영역의 평균 라인 폭이 구해진다. 이 지표 계산은 연산부(726)가 실시한다.
On-Fin CD는 28.5㎚, Off-Fin CD는 26.0㎚로 표시되었다(공정 S107). 또, 이 일련의 스텝은 레시피를 작성함으로써, 복수의 화상에 대해서 행하여 결과를 하나의 파일로 정리할 수 있다. 그래서 레시피에 의해서 같은 칩 내를 촬상한 합계 15매의 화상에 대해서도 계측했지만, On-Fin CD와 Off-Fin CD에서는 전자의 쪽이 2.5㎚ 큰 것을 알 수 있었다. Fin 상에 게이트를 형성하기 위한 층을 퇴적시키고, 그 위에 리소그래피로 레지스트 패턴을 형성하고, 그것을 마스크로서 게이트 패턴을 에칭에 의해 만들지만, 게이트의 층이 평탄하지 않고 Fin 위만 두껍게 되어 있을 가능성이 지적되고, 단면 계측했더니, 확실히 Fin 상에서 게이트 형성용의 막이 두껍게 되어 있었다. 이때까지의 계측 방법에서는 On-Fin CD와 Off-Fin CD는 동등했기 때문에 이 문제를 알아챌 수 없었지만, 본 SEM을 도입함으로써 이 문제가 명백해졌다. 이것을 개선함으로써, 불량 발생률을 10% 정도로부터, 5%까지 낮출 수 있었다.
이상, 본 실시예에 따르면, 하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치 및 하전 입자선 장치를 제공할 수 있다. 또한, 하층 패턴의 유무에 상관없이, 정확한 상층 패턴의 치수를 산출할 수 있다.
(실시예 2)
본 발명의 제2 실시예를 이하에 기술한다. 또, 제1 실시예에 기재되고 본 실시예에 미기재의 사항은 특단의 사정이 없는 한 본 실시예에도 적용할 수 있다. 본 실시예에서는, 핀이 밀집하는 FinFET의 더미 게이트 패턴의 LWR을 산출한 예를 설명한다.
제1 실시예와 마찬가지로, 대상으로 되는 웨이퍼는 도 7a에 나타내는 SEM에 투입되었다. 제1 실시예와 마찬가지의 프로세스를 거쳐 웨이퍼 상의 타겟으로 되는 패턴의 톱다운 화상이 얻어졌다. 본 실시예에서 해석한 화상의 예의 모식도를 도 13에 나타낸다. 세로, 가로 모두 512화소로 이루어져 있다. 화상은 전자현미경 신호의 강약을 그레이 스케일로 변환한 것이며, 농담으로 나타나 있지만, 여기에서는 모식적으로 특히 밝은 부분을 백색으로, 어두운 부분을 흑색으로 나타내고 있다. 실시예 1과 마찬가지로 편의상 X 및 Y축을 정의했다.
화상은, 시스템의 단말(712)에 의해서 입력된 커맨드에 의해 기억 영역(713)에 일단 보존되었다. 그 후 조작자는 본 실시예에 따른 해석 프로그램을 동작시켰다.
또한 조작자는 화상 해석 장치(720)에 의해, 도 9에 나타내는 처리를 행했다. 우선 공정 S101을 실행하여 FinFET 해석 소프트웨어가 원하는 화상을 호출하고, 화상 해석 장치(720)에 도입되어 있는 모니터에 표시시켰다. 다음으로 출력시키고 싶은 항목으로서 LWR을 선택하고(공정 S102), 계속해서, 계산 방법 설정의 윈도우(도 14)에서 각종 조건을 설정했다(공정 S103). 여기에서는, 가상 신호를 이용하는 방법으로, 베이스 강도로서는 On-Fin 영역의 평균값(베이스 라인)을 선택했다.
다음으로, 공정 S104의 해석 영역의 설정으로 진행했다. 화상의 위에 해석 영역(1501)을 나타내는 사각형이 표시되므로, 그것을 마우스로 움직여서 원하는 위치에 놓았다. 이 모습을 도 15에 나타낸다. 여기에서는 도 11과 마찬가지로 도 13의 패턴의 윤곽을 얇은 선으로, 해석 영역을 굵은 선으로 나타냈다. 이 단계에서 프로그램은 자동적으로, 해석 영역의 좌우의 단부의 n화소분을 I_base 계산을 위한 기준 프로파일 작성 영역, 해석 영역 전체를 I_max 계산을 위한 기준 프로파일 작성 영역으로 했다. 또 n의 값은 여기에서는 미리 10으로 설정되어 있었다. 해석 영역의 폭의 화소수에 따라서, 이 값은 변경할 수 있다.
다음으로 공정 S105로 진행하고, 에지를 정의하기 위한 몇 가지 파라미터를 설정했다. 이 경우는, 신호의 x방향의 평활화 파라미터 S와 문턱값 비율 T이다. 화상에는 노이즈가 적었으므로 S=3으로 하고, T=50%로 했다.
다음으로, 설정한 조건으로 측정을 실행하는 표시를 클릭했더니 공정 S106이 실행되었다.
이 공정에서도 제1 실시예와 마찬가지로, 도 12에 나타내는 내용의 처리가 행해지고 있다. 우선 공정 S201이 실시되었다. 좌측 에지에 대하여 기술한다. 기준 프로파일 영역으로 된 해석 영역 중에서, 게이트 패턴을 포함하지 않는 좌단의 10픽셀의 영역 내이며, 또한 신호 강도가 큰 부분(즉, On-Fin 영역)의 데이터를 평균화하여, 베이스 강도 I_base로 했다. 또한, 해석 영역의 신호 프로파일을 모두 평균하여, 좌측 에지 근방의 최대값을 I_max로 했다. 우측 에지에 대해서도 마찬가지의 처리를 행하여, 우측 에지의 경우의 I_base와 I_max를 산출했다. 다음으로 공정 S202로 진행하고, 식(2)에 따라서 ΔI(T)를 산출하고, 계속해서 공정 S203으로 진행하고, 제1 실시예와 마찬가지로 좌우의 에지 위치를 산출했다. 그들의 데이터를 이용해서 공정 S204에서, LWR을 산출했다.
공정 S107로 진행하고, 평가한 영역의 LWR은 2.3㎚로 표시되었다. 한편, 종래법을 적용했을 때에는 4.2㎚였다.
이 방법으로 웨이퍼의 완성도를 관리했더니, 종래법에서는 검지할 수 없었던 LWR의 장기적인 변화를 알 수 있게 되고, 에칭 가스 유량이 서서히 당초의 설정으로부터 어긋남에 의해 LWR이 증가하는 모습을 검지할 수 있게 되었다. 이 효과로서, 공정 재실행에 들어가는 웨이퍼의 매수를 2% 저감할 수 있었다.
이상, 본 실시예에 따르면, 하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치 및 하전 입자선 장치를 제공할 수 있다. 또한, 하층 패턴의 유무에 상관없이, 정확한 상층 패턴의 LWR을 산출할 수 있다.
(실시예 3)
본 발명의 제3 실시예를 이하에 기술한다. 또, 제1 또는 제2 실시예에 기재되고 본 실시예에 미기재의 사항은 특단의 사정이 없는 한 본 실시예에도 적용할 수 있다. 본 실시예에서는, 금속 영역과 SiO2의 영역에 걸쳐서 존재하는 실리콘의 라인 패턴의 LER을 산출한 예를 설명한다.
도 16에, 대상으로 되는 시료의 톱다운 전자현미경 화상의 일부를 간략화한 모식도(아래쪽 도면)와, 개략 시료 단면도(위쪽 도면)를 나타낸다. 제1 및 제2 실시예와 마찬가지로, 본래 그레이 스케일로 나타나 있는 것을 2치화해서 나타내고 있다. 화상은 일변이 1000화소(1000㎚)였다. 제1 실시예와 마찬가지로 편의상 X 및 Y축을 정의했다. 또한, 파선 A에 있어서의 단면과 파선 B에 있어서의 단면은, 구조적으로는 같다. 한편, 신호 프로파일은 도 4와 같이 되어 있다. 영역(1601)은 실리콘산화막(SiO2)이 형성된 영역(하지층), 영역(1602)은 구리층(Cu)이 형성된 영역(하지층), 영역(1603)은 표면이 SiO2로 덮인 실리콘층의 영역(라인 패턴)이다. 또, 영역(1604)은 실리콘 패턴의 측벽 근방으로부터 신호가 강하게 나오는 영역, 즉, 패턴의 에지 근방을 나타내고 있다.
이 화상에 대해서 제2 실시예와 같은 수순으로 프로그램을 동작시켰다. 해석 영역은, 화상에 대해서 도 17의 파선 테두리(1705)와 같이 놓았다. 파선 테두리(1705)는 일변이 600㎚인 정방형이다.
프로그램은 제2 실시예와 같은 수순에 의해, 파선 테두리(1705) 내의 영역(1602)에 상당하는 부분의, 또한 신호 강도가 높은 부분과 균일한 부분의 평균 신호 강도를 산출하여, I_base로 했다. 또한 파선 테두리(1705) 내의 영역(1604)에 있어서의 각 신호 프로파일(Y좌표를 고정했을 때의 신호 강도의 X방향의 분포)의 최대값을 평균한 값을 I_max로 했다. 또한, 유저가 지정한 T의 값이 50%였기 때문에 이들의 값과 식(2)로부터 ΔI(T)를 산출하고, 해석 영역(1705) 내의 모든 신호 프로파일에 대해서 식(1)을 적용해서 에지점의 집합을 산출하고, 에지점의 X좌표의 분포의 표준 편차 σ에 3을 곱한 값을 LER로서 모니터 상에 출력했다. 값은 2.1㎚였다. 한편, 종래법으로 구한 값은 3.3㎚였다.
이 패턴을 이용해서 디바이스를 만드는 공정에서, 상기 방법을 이용해서 LER을 관리했더니, 이때까지 LER이 크기 때문에 리워크에 들어가게 했던 웨이퍼가 양품이었던 것이 판명되었다. 이에 의해, 생산 효율이 0.5% 향상했다.
이상, 본 실시예에 따르면, 하층 패턴에 교차해서 형성된 상층 패턴의 에지를 하층 패턴의 영향을 받지 않도록 용이하게 추출 가능한 화상 해석 장치 및 하전 입자선 장치를 제공할 수 있다. 또한, 하층 패턴의 재료에 상관없이, 정확한 상층 패턴의 LWR을 산출할 수 있다.
100 : 기판 110 : 게이트 패턴(제2 라인)
111 : 좌측 에지 근방 112 : 우측 에지 근방
120 : 라인 패턴(Fin, 제1 라인) 121 : 핀과 핀 사이의 영역
130 : 제2 층 140 : 제1 층
601 : 핀과 핀 사이의 영역 602 : 핀의 톱 근방
603 : 게이트 패턴의 좌측 에지 근방
701 : 케이싱 702 : 전자총
703 : 전자선 704 : 렌즈
705 : 편향기 706 : 렌즈
707 : 샘플 708 : 샘플 스테이지
709 : 샘플로부터 발생한 이차전자
710 : 검출기 711 : 제어계
712 : 샘플 관찰 장치 및 해석 시스템의 단말
713 : 데이터 기억 장치 720 : 화상 해석 장치
721 : 처리하는 데이터의 범위를 결정하는 연산부
722 : 지정된 복수의 신호 프로파일을 평균화하는 연산부
723 : 신호 강도의 최대값과 최소값을 산출하는 연산부
724 : 문턱값 레벨차 ΔI(T)의 값을 산출하는 연산부
725 : 신호 프로파일 상에서 에지점을 산출하는 연산부
726 : 복수의 에지점 위치 좌표로부터 지정된 지표의 값을 산출하는 연산부
1101 : 해석 영역에 설정된 On-Fin 영역
1102 : 해석 영역에 설정된 On-Fin 영역
1103 : 해석 영역에 설정된 On-Fin 영역
1104 : 해석 영역에 설정된 Off-Fin 영역
1105 : 해석 영역에 설정된 Off-Fin 영역
1106 : 기준 프로파일을 산출하는 영역
1501 : 해석 영역
1601 : 하지층의 SiO2가 노출하여 있는 영역
1602 : 하지층의 Cu가 노출하여 있는 영역
1603 : 라인 패턴
1604 : 라인 패턴의 에지 근방
1705 : 해석 영역
S101 : 해석 대상의 화상 파일명을 지정해서 호출하는 공정
S102 : 출력값의 종류를 선택하는 공정
S103 : 문턱값 레벨차 ΔI(T)를 계산하는 방법을 지정하는 공정
S104 : 해석하는 영역, ΔI(T)를 계산하기 위한 기준 프로파일을 산출하는 영역을 설정하는 공정
S105 : 에지를 정의하는 파라미터를 설정하는 공정
S106 : 정해진 파라미터값에 따라서, 해석 영역의 에지를 추출하고, 출력값을 계산하는 공정
S107 : 결과를 모니터 상 혹은 파일로서 기억 영역에 출력하는 공정
S201 : 기준 프로파일을 산출하는 공정
S202 : 문턱값 레벨차 ΔI(T)를 산출하는 공정
S203 : 해석 영역에서 에지 위치를 산출하는 공정
S204 : 에지 위치 좌표로부터 지표의 값을 산출하는 공정.

Claims (15)

  1. 하전 입자선원과, 제1 패턴 및 상기 제1 패턴의 상부에 배치되고 상기 제1 패턴과 교차하는 제2 패턴을 갖는 시료를 재치(載置)하는 시료대와, 상기 하전 입자선원으로부터 방출된 하전 입자를 하전 입자선으로서 상기 시료에 조사하기 위한 하전 입자선 광학계와, 상기 하전 입자선을 상기 시료에 조사함에 의해 상기 시료로부터 얻어지는 신호 데이터를 이용해서 상기 시료를 평가하는 화상 해석 장치를 구비한 하전 입자선 장치로서,
    상기 화상 해석 장치는,
    상기 제1 패턴과 상기 제2 패턴이 교차하는 개소를 포함하는 제1 영역과, 상기 제1 패턴이 형성되어 있지 않은 개소에 배치된 제2 패턴을 포함하는 제2 영역을 포함하고, 처리를 행할 대상으로 하는 상기 신호 데이터의 해석 범위를 산출하는 제1 연산부와,
    상기 해석 범위에 있어서 얻어진 복수의 신호 프로파일을 평균화하는 제2 연산부와,
    상기 평균화된 신호 프로파일에 있어서의 신호 강도의 최대값과 최소값을 산출하는 제3 연산부와,
    상기 최대값 및 상기 최소값을 이용해서 상기 최대값으로부터 낮아지는 일정한 강도인 문턱값 레벨차를 산출하는 제4 연산부와,
    상기 문턱값 레벨차를 이용해서 상기 신호 프로파일에 있어서 상기 제2 패턴의 에지를 산출하는 제5 연산부
    를 갖는 것을 특징으로 하는 하전 입자선 장치.
  2. 제1항에 있어서,
    상기 문턱값 레벨차는,
    {(상기 최대값)-(상기 최소값)}×{(100-T)/100}
    단, T : 상기 최소값을 기준으로 한 상기 최대값까지의 강도차
    로 나타나는 것을 특징으로 하는 하전 입자선 장치.
  3. 제1항에 있어서,
    상기 화상 해석 장치는, 또한, 산출된 상기 에지의 위치의 좌표로부터 지정된 지표의 값을 산출하는 제6 연산부를 갖는 것을 특징으로 하는 하전 입자선 장치.
  4. 제3항에 있어서,
    상기 제2 패턴은 라인 형상을 갖고, 상기 지정된 지표는, 상기 제2 패턴의 라인폭, 상기 제2 패턴의 에지 러프니스 및 상기 제2 패턴의 라인폭의 변동의 적어도 하나인 것을 특징으로 하는 하전 입자선 장치.
  5. 제1항에 있어서,
    상기 제1 패턴은, 볼록 패턴인 것을 특징으로 하는 하전 입자선 장치.
  6. 제1항에 있어서,
    상기 제1 패턴은, 절연막 내에 메워 넣어진 도체층의 패턴인 것을 특징으로 하는 하전 입자선 장치.
  7. 제1항에 있어서,
    상기 신호 프로파일은, 상기 제1 영역에 있어서 얻어진 실(實)신호에 의거하는 것을 특징으로 하는 하전 입자선 장치.
  8. 제1항에 있어서,
    상기 신호 프로파일은, 상기 제1 영역에 있어서 얻어지는 다른 영역으로부터 산출한 가상 신호에 의거하는 것을 특징으로 하는 하전 입자선 장치.
  9. 제2항에 있어서,
    상기 신호 프로파일은, 상기 제2 영역에 있어서 얻어진 실신호에 의거하는 것을 특징으로 하는 하전 입자선 장치.
  10. 제1항에 있어서,
    상기 신호 프로파일은, 상기 제2 영역에 있어서 얻어지는 다른 영역으로부터 산출한 가상 신호에 의거하는 것을 특징으로 하는 하전 입자선 장치.
  11. 제1 패턴 및 상기 제1 패턴의 상부에 배치되고 상기 제1 패턴과 교차하는 제2 패턴을 갖는 시료에 하전 입자선을 조사함에 의해 상기 시료로부터 얻어진 신호 데이터를 이용해서 상기 시료를 평가하는 화상 해석 장치로서,
    상기 화상 해석 장치는,
    상기 제1 패턴과 상기 제2 패턴이 교차하는 개소를 포함하는 제1 영역과, 상기 제1 패턴이 형성되어 있지 않은 개소에 배치된 제2 패턴을 포함하는 제2 영역을 포함하고, 처리를 행할 대상으로 하는 상기 신호 데이터의 해석 범위를 산출하는 제1 연산부와,
    상기 해석 범위에 있어서 얻어진 복수의 신호 프로파일을 평균화하는 제2 연산부와,
    상기 평균화된 신호 프로파일에 있어서의 신호 강도의 최대값과 최소값을 산출하는 제3 연산부와,
    상기 최대값 및 상기 최소값을 이용해서 상기 최대값으로부터 낮아지는 일정한 강도인 문턱값 레벨차를 산출하는 제4 연산부와,
    상기 문턱값 레벨차를 이용해서 상기 신호 프로파일에 있어서 상기 제2 패턴의 에지를 산출하는 제5 연산부
    를 갖는 것을 특징으로 하는 화상 해석 장치.
  12. 제11항에 있어서,
    상기 문턱값 레벨차는,
    {(상기 최대값)-(상기 최소값)}×{(100-T)/100}
    단, T : 상기 최소값을 기준으로 한 상기 최대값까지의 강도차
    로 나타나는 것을 특징으로 하는 화상 해석 장치.
  13. 제11항에 있어서,
    상기 화상 해석 장치는, 또한, 산출된 상기 에지의 위치의 좌표로부터 지정된 지표의 값을 산출하는 제6 연산부를 갖는 것을 특징으로 하는 화상 해석 장치.
  14. 제13항에 있어서,
    상기 제2 패턴은 라인 형상을 갖고, 상기 지정된 지표는, 상기 제2 패턴의 라인폭, 상기 제2 패턴의 에지 러프니스 및 상기 제2 패턴의 라인폭의 변동의 적어도 하나인 것을 특징으로 하는 화상 해석 장치.
  15. 제11항에 있어서,
    상기 제1 패턴은, 볼록 패턴인 것을 특징으로 하는 화상 해석 장치.
KR1020197004979A 2016-09-01 2016-09-01 화상 해석 장치 및 하전 입자선 장치 KR102143803B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/075706 WO2018042600A1 (ja) 2016-09-01 2016-09-01 画像解析装置および荷電粒子線装置

Publications (2)

Publication Number Publication Date
KR20190032467A true KR20190032467A (ko) 2019-03-27
KR102143803B1 KR102143803B1 (ko) 2020-08-12

Family

ID=61300240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197004979A KR102143803B1 (ko) 2016-09-01 2016-09-01 화상 해석 장치 및 하전 입자선 장치

Country Status (4)

Country Link
US (1) US10724856B2 (ko)
KR (1) KR102143803B1 (ko)
TW (1) TWI652446B (ko)
WO (1) WO2018042600A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11802763B2 (en) * 2016-09-01 2023-10-31 Hitachi High-Tech Corporation Pattern measurement device and computer program
CN114792638A (zh) * 2022-04-27 2022-07-26 长鑫存储技术有限公司 半导体缺陷的判断方法、计算机设备以及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001635A1 (ja) 2009-06-30 2011-01-06 株式会社日立ハイテクノロジーズ 半導体検査装置及びそれを用いた半導体検査方法
JP2013185852A (ja) * 2012-03-06 2013-09-19 Horon:Kk 電子ビーム画像取得装置および電子ビーム画像取得方法
KR20140101420A (ko) * 2012-02-08 2014-08-19 가부시키가이샤 히다치 하이테크놀로지즈 패턴 평가 방법 및 패턴 평가 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4801427B2 (ja) 2005-01-04 2011-10-26 株式会社日立ハイテクノロジーズ パターン形状評価方法
JP2011107167A (ja) 2005-01-04 2011-06-02 Hitachi High-Technologies Corp パターン形状評価装置
JP4943304B2 (ja) * 2006-12-05 2012-05-30 株式会社 Ｎｇｒ パターン検査装置および方法
JP5216274B2 (ja) * 2007-08-17 2013-06-19 株式会社日立ハイテクノロジーズ パターン評価方法及びその装置
JP2009076863A (ja) 2007-08-27 2009-04-09 Renesas Technology Corp 半導体装置の製造方法
JP5433522B2 (ja) * 2010-07-28 2014-03-05 株式会社日立ハイテクノロジーズ 電子顕微鏡を用いたパターン寸法計測方法、パターン寸法計測システム並びに電子顕微鏡装置の経時変化のモニタ方法
JP6002480B2 (ja) * 2012-07-06 2016-10-05 株式会社日立ハイテクノロジーズ オーバーレイ誤差測定装置、及びパターン測定をコンピューターに実行させるコンピュータープログラム
JP2014130077A (ja) * 2012-12-28 2014-07-10 Hitachi High-Technologies Corp パターン形状評価方法、半導体装置の製造方法及びパターン形状評価装置
US10184790B2 (en) 2014-06-30 2019-01-22 Hitachi High-Technologies Corporation Pattern measurement method and pattern measurement device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001635A1 (ja) 2009-06-30 2011-01-06 株式会社日立ハイテクノロジーズ 半導体検査装置及びそれを用いた半導体検査方法
JP5400882B2 (ja) * 2009-06-30 2014-01-29 株式会社日立ハイテクノロジーズ 半導体検査装置及びそれを用いた半導体検査方法
KR20140101420A (ko) * 2012-02-08 2014-08-19 가부시키가이샤 히다치 하이테크놀로지즈 패턴 평가 방법 및 패턴 평가 장치
JP2013185852A (ja) * 2012-03-06 2013-09-19 Horon:Kk 電子ビーム画像取得装置および電子ビーム画像取得方法

Also Published As

Publication number Publication date
KR102143803B1 (ko) 2020-08-12
TWI652446B (zh) 2019-03-01
US20190204247A1 (en) 2019-07-04
TW201823671A (zh) 2018-07-01
WO2018042600A1 (ja) 2018-03-08
US10724856B2 (en) 2020-07-28

Similar Documents

Publication Publication Date Title
JP5081590B2 (ja) 欠陥観察分類方法及びその装置
US7459712B2 (en) Method and apparatus of measuring pattern dimension and controlling semiconductor device process having an error revising unit
US9189843B2 (en) Pattern inspection apparatus and method
US7369703B2 (en) Method and apparatus for circuit pattern inspection
JP4778778B2 (ja) 半導体デバイスのモニタリング方法およびモニタリング装置
US7483560B2 (en) Method for measuring three dimensional shape of a fine pattern
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
JP4801427B2 (ja) パターン形状評価方法
TWI517210B (zh) Pattern evaluation method and pattern evaluation device
US9123504B2 (en) Semiconductor inspection device and semiconductor inspection method using the same
JP2011191296A (ja) パターン検査装置および方法
US20130279793A1 (en) Image processing apparatus and computer program
US9658063B2 (en) Method and device for line pattern shape evaluation
US20150009319A1 (en) Semiconductor Measurement Apparatus and Computer Program
KR102143803B1 (ko) 화상 해석 장치 및 하전 입자선 장치
US9261360B2 (en) Charged particle beam microscope
JP2011107167A (ja) パターン形状評価装置
JP2005207802A (ja) レジストパターン検査方法及びその検査装置
JP4546500B2 (ja) パターン計測方法及びパターン計測装置、並びにパターン工程制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant