CN114792638A - 半导体缺陷的判断方法、计算机设备以及可读存储介质 - Google Patents

半导体缺陷的判断方法、计算机设备以及可读存储介质 Download PDF

Info

Publication number
CN114792638A
CN114792638A CN202210452724.4A CN202210452724A CN114792638A CN 114792638 A CN114792638 A CN 114792638A CN 202210452724 A CN202210452724 A CN 202210452724A CN 114792638 A CN114792638 A CN 114792638A
Authority
CN
China
Prior art keywords
region
width
bit line
semiconductor structure
defects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210452724.4A
Other languages
English (en)
Inventor
刘凌海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210452724.4A priority Critical patent/CN114792638A/zh
Priority to PCT/CN2022/093515 priority patent/WO2023206647A1/zh
Publication of CN114792638A publication Critical patent/CN114792638A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本公开实施例属于半导体制造技术领域，具体涉及一种半导体缺陷的判断方法、计算机设备以及可读存储介质。判断方法包括：提供半导体结构，半导体结构包括基底及多个沿第二方向间隔设置的位线结构，位线结构在第一方向上延伸，位线结构在第一方向上包括第一区和第二区；用沿第三方向的带电粒子束照射位线结构侧壁；获得位线结构的第一区的宽度和第二区的宽度，第一区的宽度为第一区沿第二方向上的宽度，第二区的宽度为第二区沿第二方向上的宽度；基于第一区的宽度和第二区的宽度判断半导体结构是否存在缺陷。通过上述判断方法，能够实现对半导体结构缺陷的实施监控，有利于提高半导体结构性能。

Description

半导体缺陷的判断方法、计算机设备以及可读存储介质
技术领域
本公开实施例涉及半导体技术领域，尤其涉及一种半导体缺陷的判断方法、计算机设备以及可读存储介质。
背景技术
半导体存储器由许多重复的存储单元组成。每个存储单元通常包括电容结构和晶体管结构，晶体管结构的栅极与字线相连、漏极与位线相连、源极与电容结构相连。位线的制作过程中，容易出现缩颈现象，也即位线底部结构的尺寸缩小，缩颈现象可能导致后续电性测量失败。
相关技术中，通常对半导体结构进行切片分析，通过测量位线结构的截面尺寸，从而判断是否出现缺陷。然而，相关技术无法对制作过程中的半导体结构进行实时监测，使得器件性能降低。
发明内容
本公开实施例提供一种半导体缺陷的判断方法、计算机设备以及可读存储介质。
第一方面，本公开实施例提供一种半导体缺陷的判断方法，包括：
提供半导体结构，所述半导体结构包括基底及多个沿第二方向间隔设置的位线结构，所述位线结构在第一方向上延伸，所述第一方向和所述第二方向垂直，所述位线结构在第一方向上包括第一区和第二区；
用沿第三方向的带电粒子束照射所述位线结构的侧壁；
获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，所述第一高度为位于所述基底上方的位线结构的高度，所述第一区的宽度为所述第一区沿所述第二方向上的宽度，所述第二区的宽度为所述第二区沿所述第二方向上的宽度；
基于所述第一区的宽度和所述第二区的宽度判断所述半导体结构是否存在缺陷。
在一种可能的实现方式中，所述第一方向与所述第三方向的夹角为3°-8°。
在一种可能的实现方式中，所述半导体结构还包括位线接触孔，所述位线结构还包括第三区，所述第三区位于所述位线接触孔内；
获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，还包括：
获得所述第三区的宽度及所述位线结构的第二高度，所述第二高度为位于所述位线接触孔底部上方的位线结构的高度，所述第三区的宽度为所述第三区沿所述第二方向上的宽度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷。
在一种可能的实现方式中，基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，包括：
若所述第一区的宽度小于第一预设值，和/或，若所述第二区的宽度小于第二预设值，和/或，若所述第三区的宽度小于第三预设值，判定所述半导体结构存在缺陷。
在一种可能的实现方式中，获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，还包括：
获得所述位线结构的线边粗糙度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，还包括：
若所述第一区的宽度大于或者等于所述第一预设值，和，所述第二区的宽度大于或者等于第二预设值，和，所述第三区的宽度大于或者等于第三预设值时，基于所述线边粗糙度判断所述半导体结构是否存在缺陷。
在一种可能的实现方式中，基于所述线边粗糙度判断所述半导体结构是否存在缺陷，包括：
若所述线边粗糙度大于第四预设值，判定所述半导体结构存在缺陷。
在一种可能的实现方式中，获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，还包括：
获得所述位线结构的线宽粗糙度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，还包括：
若所述第一区的宽度大于或者等于所述第一预设值，和，所述第二区的宽度大于或者等于第二预设值，和，所述第三区的宽度大于或者等于第三预设值时，基于所述线边粗糙度和所述线宽粗糙度判断所述半导体结构是否存在缺陷。
在一种可能的实现方式中，基于所述线边粗糙度和所述线宽粗糙度判断所述半导体结构是否存在缺陷，包括：
若所述线边粗糙度大于第四预设值，和/或，若所述线宽粗糙度大于第五预设值，判定所述半导体结构存在缺陷。
在一种可能的实现方式中，获得所述第一区的宽度、所述第二区的宽度和所述第三区的宽度，还包括：
获得所述第一区的中间宽度、所述第二区的中间宽度以及所述第三区的中间宽度；
基于所述第一区的中间宽度、所述第二区的中间宽度以及所述第三区的中间宽度分别得到所述第一区的宽度、所述第二区的宽度以及所述第三区的宽度。
在一种可能的实现方式中，所述第二区为导电层，所述第二区覆盖在所述基底上，所述第一区为绝缘层，所述第一区覆盖在所述第一区上。
在一种可能的实现方式中，所述第二区包括钨层和氮化钛层，所述氮化钛层位于所述钨层和所述基底之间。
在一种可能的实现方式中，
对所述判断结果进行验证，包括：
将所述半导体结构进行切片量测，以得到所述位线结构第一区和第二区的切片量测宽度；
基于所述第一区的宽度和所述第二区的宽度与所述第一区和第二区的切片量测宽度的相关度判断所述判断结果是否可靠。
在一种可能的实现方式中，若所述相关度大于或等于预设相关度，则表明所述判断结果可信；反之，则判定所述判断结果不可信。
在一种可能的实现方式中，所述预设相关度为0.9。
第二方面，本公开实施例还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述的方法的步骤。
第三方面，本公开实施例还提供一种可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的方法的步骤。
本公开实施例提供一种半导体缺陷的判断方法，包括：提供半导体结构，半导体结构包括基底及多个沿第二方向间隔设置的位线结构，位线结构在第一方向上延伸，第一方向和第二方向垂直，位线结构在第一方向上包括第一区和第二区；用沿第三方向的带电粒子束照射位线结构的侧壁；获得位线结构的第一高度，第一区的宽度和第二区的宽度，第一高度为位于基底上方的位线结构的高度，第一区的宽度为第一区沿第二方向上的宽度，第二区的宽度为第二区沿第二方向上的宽度；基于第一区的宽度和第二区的宽度判断半导体结构是否存在缺陷。通过上述判断方法，能够实现对半导体结构缺陷的实时监控，有利于提高半导体结构性能。
附图说明
为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开实施例提供的一种半导体缺陷的判断方法的步骤流程图；
图2为本公开实施例提供的一种半导体缺陷的判断方法中提供的半导体结构的结构示意图；
图3为本公开实施例提供的一种半导体缺陷的判断方法中用沿第三方向的带电粒子束照射的结构示意图一；
图4为本公开实施例提供的一种半导体缺陷的判断方法中用沿第三方向的带电粒子束照射的结构示意图二；
图5为本公开实施例提供的一种半导体缺陷的判断方法中拟合函数的函数曲线图；
图6为本公开实施例提供的一种存在缺陷的半导体结构示意图。
具体实施方式
本公开实施例提供一种半导体缺陷的判断方法，下面依照图1，包括步骤S101至S104。
步骤S101、提供半导体结构，半导体结构包括基底及多个沿第二方向间隔设置的位线结构，位线结构在第一方向上延伸，第一方向和第二方向垂直，位线结构在第一方向上包括第一区和第二区。
参照图2，半导体结构包括基底10以及设置在基底10上的多个位线结构20。如图2所示，第一方向为垂直于基底10平面的方向，第二方向为平行于基底10平面的方向，且第一方面垂直于第二方向。多个位线结构20沿第二方向相间隔的设置，且多个位线结构20相互平行。位线结构20的延伸方向平行于第一方向，位线结构20在第一方向上包括第一区21和第二区22，第一区21和第二区22均位于基底10上方。其中，第一区21可以为绝缘层，第二区22可以为导电层，第一区21覆盖在第二区22背离基底10的一端，第二区22位于第一区21与基底10之间。在一种具体的实现方式中，第一区21的材质例如可以包括氮化硅、氧化硅以及氮氧化硅中的一种或者多种，以进一步提高第一区21的绝缘效果。本实施例中，第二区22可以包括钨层和氮化钛层，其中，钨层覆盖在氮化钛层背离基底10的一端，氮化钛层位于钨层与基底10之间，氮化钛层有利于钨层与基底10连接。
步骤S102、用沿第三方向的带电粒子束照射位线结构的侧壁。
由于位线结构20属于高深宽比的结构，随着器件密度增大，位线结构20之间间距不断减小，如果采用传统的垂直角度带电粒子量测，位于位线结构20底部或中部的缺陷无法量测到。同时位线结构20从下至上的材料不同，目标关键尺寸也不同，本公开实施例提供的半导体缺陷判断方法，对于位线结构20的不同区域分别判定是否存在缺陷。
参照图3和图4，本实施例中，可以使用重要线宽扫描电镜对位线结构20进行照射，例如，在一些实施例中，重要线宽扫描电镜设置有用于发射带点粒子的电子枪，可以使电子枪倾斜，以使发射出的带点粒子沿第三方向照射至位线结构20的侧壁；在一些其他的实施例中，可以使承载半导体结构的载盘倾斜，以使带点粒子沿第三方向照射至位线结构20的侧壁。带电粒子束照射到位线结构20的侧壁以后，反射回的二次电子被重要线宽扫描电镜的探测器收集，进而得到位线结构20的侧壁的形貌图像，根据侧壁的形貌图像，便于进一步获得位线结构20各个区域的宽度，以便后续判断半导体结构是否存在缺陷。
在一些实施例中，第一方向与第三方向的夹角A可以为3°-8°。例如，第一方向与第三方向的夹角A为3°、5°或者8°，以便导电粒子照射到位线结构20的侧壁上，进而得到位线结构20清晰的形貌图像。本实施例中，第一方向与第三方向的夹角A可以为5°，有利于后续进一步判断半导体结构是否存在缺陷。
本实施例中，在用沿第三方向的带电粒子束照射位线结构20的侧壁以后，还包括：
步骤S103、获得位线结构的第一高度，第一区的宽度和第二区的宽度，第一高度为位于基底上方的位线结构的高度，第一区的宽度为第一区沿第二方向上的宽度，第二区的宽度为第二区沿第二方向上的宽度。
本实施例中，依照位线结构20的侧壁的形貌图像，获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度。其中，第一区21的宽度和第二区22的宽度均为沿第二方向上的宽度，也即，第一区21的宽度和第二区22的宽度为平行于基底10方向上的宽度。第一高度为位于基底10上方的位线结构20的高度，也即，第一高度为第一区21与第二区22沿第一方向上的高度之和。
本实施例中，获得第一区21的宽度和第二区22的宽度，还包括：获得第一区21的中间宽度和第二区22的中间宽度。
依照位线结构20的侧壁的形貌图像，可以获取第一区21的中间宽度和第二区22的中间宽度。第一区21的中间宽度为侧壁的形貌图像中的宽度。相似的，第二区22的中间宽度为侧壁的形貌图像中的宽度。
本实施例中，在获得第一区21的中间宽度和第二区22的中间宽度以后，还包括：基于第一区21的中间宽度和第二区22的中间宽度分别得到第一区21的宽度、第二区22的宽度。
本实施例中，可以将第一区21的中间宽度和第二区22的中间宽度代入拟合函数中，进而分别得到第一区21的宽度、第二区22的宽度。拟合函数为：
y＝C1x+C2；
式中：
C1为第一系数,第一系数例如可以为1.4261；
C2为第二系数，第二系数例如可以为-11.046。
可见，将第一区21的中间宽度代入拟合函数中的x值后，得到的y值即为第一区21的宽度，相同地，将第二区22的中间宽度代入拟合函数的x值后，得到的y值即为第二区22的宽度。
参照图5，下面简要介绍获取拟合函数的过程：
将一批半导体结构通过上述步骤S101至S102得到位线结构20的侧壁的形貌图像以后，分别获取位线结构20中一位置处的中间宽度。然后，将这一批半导体结构进行切片量测，以得到同一位置处沿基底10平行方向的切片量测宽度。
建立坐标系，以中间宽度作为X坐标，以其对应的切片量测宽度作为Y坐标，在坐标系中得到多个坐标点，以多个坐标点得到的拟合直线即为拟合函数。
本实施例中，在获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度以后，还包括：
步骤S104、基于第一区的宽度和第二区的宽度判断半导体结构是否存在缺陷。
本实施例中，若第一区21的宽度小于第一预设值，则说明位线结构20的第一区21存在缩颈现象，也即第一区21存在缺陷；如图3所示，若第二区22的宽度小于第二预设值，则说明位线结构20的第二区22存在缩颈现象，也即第二区22存在缺陷。可见，若第一区21的宽度小于第一预设值，和/或，第二区22的宽度小于第二预设值，则判定半导体结构存在缺陷。
本公开实施例提供一种半导体缺陷的判断方法，包括：提供半导体结构，半导体结构包括基底10及多个沿第二方向间隔设置的位线结构20，位线结构20在第一方向上延伸，第一方向和第二方向垂直，位线结构20在第一方向上包括第一区21和第二区22；用沿第三方向的带电粒子束照射位线结构20的侧壁；获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度，第一高度为位于基底10上方的位线结构20的高度，第一区21的宽度为第一区21沿第二方向上的宽度，第二区22的宽度为第二区22沿第二方向上的宽度；基于第一区21的宽度和第二区22的宽度判断半导体结构是否存在缺陷。通过上述判断方法，能够实现对半导体结构缺陷的实施监控，有利于提高半导体结构性能。
进一步地，通过本公开实施例提供的半导体缺陷的判断方法无需切片量测，有利于减少晶圆损失，节省半导体结构的制作成本与时间。
继续参照图1和图2，本实施例中，提供半导体结构的步骤还包括，半导体结构还包括位线接触孔30，位线结构20还包括第三区23，第三区23位于位线接触孔30内。例如，第三区23覆盖在基底10上，且位于位线接触孔30内。第二区22位于第一区21和第三区23之间。第三区23的材质例如可以为掺杂多晶硅，以便实现第二区22与基底10之间的接触。
在提供半导体结构之后，获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度，还包括：获得第三区23的宽度及位线结构20的第二高度，第二高度为位于位线接触孔30底部上方的位线结构20的高度，第三区23的宽度为第三区23沿第二方向上的宽度。
本实施例中，依照位线结构20的侧壁的形貌图像，获得位线结构20的第二高度和第三区23的宽度。其中，第三区23的宽度为沿第二方向上的宽度，也即，第三区23的宽度为平行于基底10方向上的宽度。第二高度为位于位线接触孔30上方的位线结构20的高度，也即，第二高度为第一区21、第二区22以及第三区23沿第一方向上的高度之和。
在获取位线结构20的第一高度，第一区21的宽度和第二区22的宽度之后，获得第一区21的宽度、第二区22的宽度和第三区23的宽度，还包括：获得第一区21的中间宽度、第二区22的中间宽度以及第三区23的中间宽度。
相似地，依照位线结构20的侧壁的形貌图像，获取第一区21的中间宽度和第二区22的中间宽度的同时，还可以获取第三区23的中间宽度。第三区23的中间宽度为侧壁的形貌图像中的宽度。
本实施例中，在获得第一区21的中间宽度、第二区22的中间宽度以及第三区23的中间宽度以后，还包括：基于第一区21的中间宽度、第二区22的中间宽度和第三区23的中间宽度分别得到第一区21的宽度、第二区22的宽度以及第三区23的宽度。
例如，在将第一区21的中间宽度和第二区22的中间宽度代入上述拟合函数，进而分别得到第一区21的宽度、第二区22的宽度的同时。将第三区23的中间宽度代入到上述拟合函数中，进而得到第三区23的宽度。具体地，可以将第三区23的中间宽度代入拟合函数中的x值后，得到的y值即为第三区23的宽度。
在获得第一区21的宽度、第二区22的宽度和第三区23的宽度之后，基于第一区21的宽度和第二区22的宽度判断半导体结构是否存在缺陷，还包括：基于第一区21的宽度、第二区22的宽度和第三区23的宽度判断半导体结构是否存在缺陷。
本实施例中，若第一区21的宽度小于第一预设值，则说明位线结构20的第一区21存在缩颈现象，也即第一区21存在缺陷；如图3所示，若第二区22的宽度小于第二预设值，则说明位线结构20的第二区22存在缩颈现象，也即第二区22存在缺陷；如图4所示，若第三区23的宽度小于第三预设值，则说明位线结构20的第三区23存在缩颈现象，也即第三区23存在缺陷。可见，若第一区21的宽度小于第一预设值，和/或，第二区22的宽度小于第二预设值，和/或，第三区23的宽度小于第三预设值，则判定半导体结构存在缺陷。
在一些实施例中，获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度的步骤，还包括：获得位线结构20的线边粗糙度。其中，线边粗糙度为图形边缘的粗糙度，描述的是图形边缘与理想形状之间的偏差。
参照图6，图6为位线结构的截面图。位于B区的位线结构为正常的位线结构20，位于C区的位线结构20存在缺陷。以第一区21为例，实际上位线结构20的边缘为具有一定粗糙度的线条，对边缘使用多点量测后得到位线结构20的边缘中心线L1。线边粗糙度表征位于位线结构20的不同区域的边缘点C1与线边缘中心线L1之间的偏差。通过分别获得位于C区的位线结构20的线边粗糙度，可进一步判定位线结构20的不同区域是否存在缺陷。
在获得线边粗糙度以后，在获得位线结构20的线边粗糙度之后，基于第一区21的宽度、第二区22的宽度和第三区23的宽度判断半导体结构是否存在缺陷，还包括：若第一区21的宽度大于或等于第一预设值，和，第二区22的宽度大于或等于第二预设值，和，第三区23的宽度大于或等于第三预设值内时，说明位线结构20的第一区21、第二区22以及第三区23均不存在缩颈现象。此时，基于线边粗糙度判断半导体结构是否存在缺陷。
例如，基于线边粗糙度判断半导体结构是否存在缺陷，包括：若线边粗糙度大于或等于第四预设值时，判定半导体结构存在缺陷。若线边粗糙度大于第四预设值，则说明位线结构20的边缘形状与理想形状之间的偏差较大，位线结构20存在缺陷。
继续参照图6，位于C区的位线结构20中，第一区21的宽度大于或等于第一预设值，第一区21的线边粗糙度大于第四预设值，可判定第一区21不存在缩颈现象，但第一区21存在缺陷。
在一些实施例中，获得位线结构20的第一高度，第一区21的宽度和第二区22的宽度，还包括：获得位线结构20的线宽粗糙度。其中，线宽粗糙度描述的是由于边缘粗糙导致的线宽相对于目标值的偏离。
参照图6，位于B区的位线结构20为正常结构，位于D区的位线结构20存在缺陷。以第一区21为例，对边缘使用多点量测得到较多的量测数据后，取其平均值得到平均线宽值W2，线宽粗糙度用于表征不同区域内的线宽值W1(位于边缘点D1和边缘点D2之间)与平均线宽值W2的偏差。通过获得位线结构20的线宽粗糙度，可用于进一步判定位线结构20的不同区域是否存在缺陷。
在获得线宽粗糙度以后，基于第一区21的宽度、第二区22的宽度和第三区23的宽度判断半导体结构是否存在缺陷，还包括：若第一区21的宽度大于或等于第一预设值，和，第二区22的宽度大于或等于第二预设值内，和，第三区23的宽度大于或等于第三预设值内时，说明位线结构20的第一区21、第二区22以及第三区23均不存在缩颈现象。此时，基于线边粗糙度和线宽粗糙度判断半导体结构是否存在缺陷。
例如，基于线边粗糙度和线宽粗糙度判断半导体结构是否存在缺陷，包括：若线边粗糙度大于第四预设值，和/或，若线宽粗糙度大于第五预设值时，判定半导体结构存在缺陷。若线宽粗糙度大于第五预设值，则说明线宽相对目标值的偏离较大，位线结构20存在缺陷。线边粗糙度和线宽粗糙度任一不满足预设值，则判定半导体结构存在缺陷。
继续参照图6，位于D区的位线结构20中，第一区21的宽度大于或等于第一预设值，第一区21的线宽粗糙度大于第五预设值，可判定第一区21不存在缩颈现象，但第一区21存在缺陷。本实施例中，在基于第一区21的宽度和第二区22的宽度判断半导体结构是否存在缺陷之后，还需要对判断结果进行验证。验证过程包括：将半导体结构进行切片量测，以得到位线结构20第一区21和第二区22的切片量测宽度；基于第一区21的宽度和第二区22的宽度与第一区21和第二区22的切片量测宽度的相关度判断判断结果是否可靠。
本实施例中，在对半导体结构进行切片量测以后，得到的切片量测宽度为沿基底10的平面方向的宽度，也即沿第二方向的宽度。其中，相关度是指两个事物之间相互联系的百分比。通过对比第一区21的切片量测宽度与第一区21的宽度的相关度，可以判断第一区21的判断结果是否可靠；通过对比第二区22的切片量测宽度与第二区22的宽度的相关度，可以判断第二区22的判断结果是否可靠。相似的，通过对比第三区23的切片量测结果和第三区23的宽度的相关度，可以判断第三区23的判断结果是否可靠。
本实施例中，若相关度大于或等于预设相关度，则表明判断结果可信；反之，则判定判断结果不可信。相关度越高，说明切片量测结果与本申请量测的宽度之间的相互联系程度越高，则说明半导体结构的判断结果可信，反之，则说明不可信。本实施例中，预设相关度例如可以为0.9。当然在一些其他的实施例中，预设相关度还可以设置为0.9-1之间的任一数值，例如，0.92、0.94等等。
本公开实施例还提供一种计算机设备，包括存储器和处理器，存储器存储有计算机程序，处理器执行计算机程序时实现上述任一实施例中的方法的步骤。
本公开实施例还提供一种可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任一实施例中的方法的步骤。
关于上述实施例中的半导体缺陷的判断方法的具体限定可以参见上文中对于半导体缺陷的判断方法的限定，在此不再赘述。
本领域技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (16)

1.一种半导体缺陷的判断方法，其特征在于，包括：
提供半导体结构，所述半导体结构包括基底及多个沿第二方向间隔设置的位线结构，所述位线结构在第一方向上延伸，所述第一方向和所述第二方向垂直，所述位线结构在第一方向上包括第一区和第二区；
用沿第三方向的带电粒子束照射所述位线结构的侧壁；
获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，所述第一高度为位于所述基底上方的位线结构的高度，所述第一区的宽度为所述第一区沿所述第二方向上的宽度，所述第二区的宽度为所述第二区沿所述第二方向上的宽度；
基于所述第一区的宽度和所述第二区的宽度判断所述半导体结构是否存在缺陷。
2.根据权利要求1所述的半导体缺陷的判断方法，其特征在于，所述第一方向与所述第三方向的夹角为3°-8°。
3.根据权利要求1所述的半导体缺陷的判断方法，其特征在于，所述半导体结构还包括位线接触孔，所述位线结构还包括第三区，所述第三区位于所述位线接触孔内；
获得所述第三区的宽度及所述位线结构的第二高度，所述第二高度为位于所述位线接触孔底部上方的位线结构的高度，所述第三区的宽度为所述第三区沿所述第二方向上的宽度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷。
4.根据权利要求3所述的半导体缺陷的判断方法，其特征在于，基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，包括：
若所述第一区的宽度小于第一预设值，和/或，若所述第二区的宽度小于第二预设值，和/或，若所述第三区的宽度小于第三预设值，判定所述半导体结构存在缺陷。
5.根据权利要求4所述的半导体缺陷的判断方法，其特征在于，获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，还包括：
获得所述位线结构的线边粗糙度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，还包括：
若所述第一区的宽度大于或者等于所述第一预设值，和，所述第二区的宽度大于或者等于第二预设值，和，所述第三区的宽度大于或者等于第三预设值时，基于所述线边粗糙度判断所述半导体结构是否存在缺陷。
6.根据权利要求5所述的半导体缺陷的判断方法，其特征在于，基于所述线边粗糙度判断所述半导体结构是否存在缺陷，包括：
若所述线边粗糙度大于第四预设值，判定所述半导体结构存在缺陷。
7.根据权利要求5所述的半导体缺陷的判断方法，其特征在于，获得所述位线结构的第一高度，所述第一区的宽度和所述第二区的宽度，还包括：
获得所述位线结构的线宽粗糙度；
基于所述第一区的宽度、所述第二区的宽度和第三区的宽度判断所述半导体结构是否存在缺陷，还包括：
若所述第一区的宽度大于或者等于所述第一预设值，和，所述第二区的宽度大于或者等于第二预设值，和，所述第三区的宽度大于或者等于第三预设值时，基于所述线边粗糙度和所述线宽粗糙度判断所述半导体结构是否存在缺陷。
8.根据权利要求7所述的半导体缺陷的判断方法，其特征在于，基于所述线边粗糙度和所述线宽粗糙度判断所述半导体结构是否存在缺陷，包括：
若所述线边粗糙度大于第四预设值，和/或，若所述线宽粗糙度大于第五预设值，判定所述半导体结构存在缺陷。
9.根据权利要求3所述的半导体缺陷的判断方法，其特征在于，获得所述第一区的宽度、所述第二区的宽度和所述第三区的宽度，还包括：
获得所述第一区的中间宽度、所述第二区的中间宽度以及所述第三区的中间宽度；
基于所述第一区的中间宽度、所述第二区的中间宽度以及所述第三区的中间宽度分别得到所述第一区的宽度、所述第二区的宽度以及所述第三区的宽度。
10.根据权利要求1所述的半导体缺陷的判断方法，其特征在于，所述第二区为导电层，所述第二区覆盖在所述基底上，所述第一区为绝缘层，所述第一区覆盖在所述第一区上。
11.根据权利要求10所述的半导体缺陷的判断方法，其特征在于，所述第二区包括钨层和氮化钛层，所述氮化钛层位于所述钨层和所述基底之间。
12.根据权利要求1所述的半导体缺陷的判断方法，其特征在于，对所述判断结果进行验证，包括：
将所述半导体结构进行切片量测，以得到所述位线结构第一区和第二区的切片量测宽度；
基于所述第一区的宽度和所述第二区的宽度与所述第一区和第二区的切片量测宽度的相关度判断所述判断结果是否可靠。
13.根据权利要求12所述的半导体缺陷的判断方法，其特征在于，
若所述相关度大于或等于预设相关度，则表明所述判断结果可信；反之，则判定所述判断结果不可信。
14.根据权利要求13所述的半导体缺陷的判断方法，其特征在于，
所述预设相关度为0.9。
15.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，
所述处理器执行所述计算机程序时实现权利要求1至14中任一项所述的方法的步骤。
16.一种可读存储介质，其上存储有计算机程序，其特征在于，
所述计算机程序被处理器执行时实现权利要求1至14中任一项所述的方法的步骤。
CN202210452724.4A 2022-04-27 2022-04-27 半导体缺陷的判断方法、计算机设备以及可读存储介质 Pending CN114792638A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210452724.4A CN114792638A (zh) 2022-04-27 2022-04-27 半导体缺陷的判断方法、计算机设备以及可读存储介质
PCT/CN2022/093515 WO2023206647A1 (zh) 2022-04-27 2022-05-18 半导体缺陷的判断方法、计算机设备以及可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210452724.4A CN114792638A (zh) 2022-04-27 2022-04-27 半导体缺陷的判断方法、计算机设备以及可读存储介质

Publications (1)

Publication Number Publication Date
CN114792638A true CN114792638A (zh) 2022-07-26

Family

ID=82461067

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210452724.4A Pending CN114792638A (zh) 2022-04-27 2022-04-27 半导体缺陷的判断方法、计算机设备以及可读存储介质

Country Status (2)

Country Link
CN (1) CN114792638A (zh)
WO (1) WO2023206647A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102143803B1 (ko) * 2016-09-01 2020-08-12 주식회사 히타치하이테크 화상 해석 장치 및 하전 입자선 장치
CN113053771B (zh) * 2021-03-17 2022-05-24 长鑫存储技术有限公司 半导体结构的轮廓的判断方法
CN113741154A (zh) * 2021-08-24 2021-12-03 长江先进存储产业创新中心有限责任公司 对位偏差的量测方法、半导体器件及其制备方法

Also Published As

Publication number Publication date
WO2023206647A1 (zh) 2023-11-02

Similar Documents

Publication Publication Date Title
US7679083B2 (en) Semiconductor integrated test structures for electron beam inspection of semiconductor wafers
US7105436B2 (en) Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
KR102410666B1 (ko) 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법
KR20120120823A (ko) 반도체 장치의 불량 검사 방법, 포토 마스크 및 이를 이용하여 형성된 반도체 장치
US20080078952A1 (en) Technique for improving ion implantation based on ion beam angle-related information
US20150004723A1 (en) Method of Inspecting Misalignment of Polysilicon Gate
CN113053771B (zh) 半导体结构的轮廓的判断方法
US20070184565A1 (en) Test pattern and method for measuring silicon etching depth
US20220277975A1 (en) Method for analyzing a semiconductor device
US7474001B2 (en) Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
CN114792638A (zh) 半导体缺陷的判断方法、计算机设备以及可读存储介质
CN112902870B (zh) 蚀刻机台的刻蚀缺陷的检测方法
US10559506B2 (en) Method of inspecting semiconductor device
Seo et al. Non-destructive depth measurement using SEM signal intensity
CN108831842B (zh) 检测对准偏移的方法
US11280749B1 (en) Holes tilt angle measurement using FIB diagonal cut
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
KR102205397B1 (ko) 테스트 패턴을 구비하는 반도체 장치
US9460928B2 (en) Method for manufacturing semiconductor devices
CN113990845B (zh) 检测结构及其制备方法、膜层内空洞的检测方法
US20150028204A1 (en) Inspection apparatus and inspection method
US20220130733A1 (en) Semiconductor device including a test dummy pattern, method of manufacturing the semiconductor device and method of inspecting an error using the test dummy pattern
US20240060916A1 (en) Overlay measuring method
CN115862724A (zh) 插塞缺陷检测结构、存储器及插塞缺陷检测方法
US20230402330A1 (en) Mid-manufacturing semiconductor wafer layer testing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination