JPH11204644A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11204644A JPH11204644A JP847798A JP847798A JPH11204644A JP H11204644 A JPH11204644 A JP H11204644A JP 847798 A JP847798 A JP 847798A JP 847798 A JP847798 A JP 847798A JP H11204644 A JPH11204644 A JP H11204644A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- connection hole
- metal
- semiconductor device
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 Ｃｕ配線を用いた半導体装置において、Ｃｕ
配線と接続孔内の金属との異種金属界面を消失させるこ
とによりＣｕ配線のＥＭ耐性を向上させる。 【解決手段】 絶縁膜１２を介して積層されている上層
配線１４及び下層配線１１がＣｕからなり、該上層配線
１４及び下層配線１１が接続孔ｈに充填された金属で接
続されている半導体装置の製造方法において、下層配線
１１、その上の絶縁膜１２及び接続孔ｈを形成後、該接
続孔ｈをのＣｕ中に拡散し得る金属（例えば、Ｔｉ、Ｚ
ｒ、Ｔａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆ等）で充填し、次
いで上層配線１４を形成し、熱処理により、上層配線１
４及び下層配線１１のＣｕと接続孔ｈ内に充填した金属
とを合金化させる。
配線と接続孔内の金属との異種金属界面を消失させるこ
とによりＣｕ配線のＥＭ耐性を向上させる。 【解決手段】 絶縁膜１２を介して積層されている上層
配線１４及び下層配線１１がＣｕからなり、該上層配線
１４及び下層配線１１が接続孔ｈに充填された金属で接
続されている半導体装置の製造方法において、下層配線
１１、その上の絶縁膜１２及び接続孔ｈを形成後、該接
続孔ｈをのＣｕ中に拡散し得る金属（例えば、Ｔｉ、Ｚ
ｒ、Ｔａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆ等）で充填し、次
いで上層配線１４を形成し、熱処理により、上層配線１
４及び下層配線１１のＣｕと接続孔ｈ内に充填した金属
とを合金化させる。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｃｕを用いた多層
配線構造を有する半導体装置において、上層配線及び下
層配線を構成するＣｕと、上層配線及び下層配線を接続
する接続孔内の金属とが合金化し、異種金属界面が解消
されている半導体装置及びその製造方法に関する。
配線構造を有する半導体装置において、上層配線及び下
層配線を構成するＣｕと、上層配線及び下層配線を接続
する接続孔内の金属とが合金化し、異種金属界面が解消
されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、配線材料としては、ＡｌにＣｕ、
Ｔｉ等を添加したＡｌ合金配線が用いられていた。しか
しながら、近年の高集積化に伴い、より高速化と高い信
頼性とを得られる配線材料が求められるようになってい
る。そこで、従来のＡｌ合金配線に比して、電気抵抗が
約半分であり、Electromigration(EM)耐性も一桁高いＣ
ｕ配線が、次世代配線材料として注目されている。
Ｔｉ等を添加したＡｌ合金配線が用いられていた。しか
しながら、近年の高集積化に伴い、より高速化と高い信
頼性とを得られる配線材料が求められるようになってい
る。そこで、従来のＡｌ合金配線に比して、電気抵抗が
約半分であり、Electromigration(EM)耐性も一桁高いＣ
ｕ配線が、次世代配線材料として注目されている。
【０００３】一方、上層配線及び下層配線を接続するコ
ンタクトホールやバイアホール等の接続孔に充填する金
属としては、段差部への被覆性に優れたＷ等の高融点金
属が使用されている。
ンタクトホールやバイアホール等の接続孔に充填する金
属としては、段差部への被覆性に優れたＷ等の高融点金
属が使用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、上層及
び下層の配線としてＣｕ配線を使用し、接続孔をＷ等の
高融点金属で充填することにより多層配線構造を形成し
た場合でも、上層及び下層の配線として従来のＡｌ合金
配線を使用した場合と同様に、異種金属界面の形成を避
けることはできない。この異種金属界面では元素の流束
（Flux divergence）が変化するので空孔（Vacancy）が
大量に発生し、その部分からボイドが形成され易い。そ
のため、ＣｕはＥＭ耐性に優れた材料ではあるが、異種
金属界面ではＥＭ耐性が劣化し、Ｃｕ配線に十分なＥＭ
耐性が得られないという問題があった。
び下層の配線としてＣｕ配線を使用し、接続孔をＷ等の
高融点金属で充填することにより多層配線構造を形成し
た場合でも、上層及び下層の配線として従来のＡｌ合金
配線を使用した場合と同様に、異種金属界面の形成を避
けることはできない。この異種金属界面では元素の流束
（Flux divergence）が変化するので空孔（Vacancy）が
大量に発生し、その部分からボイドが形成され易い。そ
のため、ＣｕはＥＭ耐性に優れた材料ではあるが、異種
金属界面ではＥＭ耐性が劣化し、Ｃｕ配線に十分なＥＭ
耐性が得られないという問題があった。
【０００５】本発明は以上のような従来技術の問題点を
解決しようとするものであり、Ｃｕ配線と接続孔内の金
属との異種金属界面を消失させることによりＣｕ配線の
ＥＭ耐性を向上させ、それによりデバイスの処理速度と
信頼性を高められるようにすることを目的としている。
解決しようとするものであり、Ｃｕ配線と接続孔内の金
属との異種金属界面を消失させることによりＣｕ配線の
ＥＭ耐性を向上させ、それによりデバイスの処理速度と
信頼性を高められるようにすることを目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、絶縁膜を介して積層されている上層配線
及び下層配線がＣｕからなり、該上層配線及び下層配線
が接続孔に充填された金属で接続されている半導体装置
において、接続孔に充填された金属がＣｕ中に拡散し得
る金属からなり、かつ、上層配線及び下層配線のＣｕと
接続孔内に充填された金属とが合金化していることを特
徴とする半導体装置を提供する。特に、この半導体装置
において、接続孔に充填された金属がＴｉ、Ｚｒ、Ｔ
ａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上か
らなる態様を提供する。
め、本発明は、絶縁膜を介して積層されている上層配線
及び下層配線がＣｕからなり、該上層配線及び下層配線
が接続孔に充填された金属で接続されている半導体装置
において、接続孔に充填された金属がＣｕ中に拡散し得
る金属からなり、かつ、上層配線及び下層配線のＣｕと
接続孔内に充填された金属とが合金化していることを特
徴とする半導体装置を提供する。特に、この半導体装置
において、接続孔に充填された金属がＴｉ、Ｚｒ、Ｔ
ａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上か
らなる態様を提供する。
【０００７】また、その製造方法として、絶縁膜を介し
て積層されている上層配線及び下層配線がＣｕからな
り、該上層配線及び下層配線が接続孔に充填された金属
で接続されている半導体装置の製造方法において、下層
配線、その上の絶縁膜及び接続孔を形成後、該接続孔を
Ｃｕ中に拡散し得る金属で充填し、次いで上層配線を形
成し、熱処理により、上層配線及び下層配線のＣｕと接
続孔内に充填した金属とを合金化することを特徴とする
半導体装置の製造方法を提供する。特に、この製造方法
において、接続孔を充填する金属が、Ｔｉ、Ｚｒ、Ｔ
ａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上の
金属からなる態様を提供する。
て積層されている上層配線及び下層配線がＣｕからな
り、該上層配線及び下層配線が接続孔に充填された金属
で接続されている半導体装置の製造方法において、下層
配線、その上の絶縁膜及び接続孔を形成後、該接続孔を
Ｃｕ中に拡散し得る金属で充填し、次いで上層配線を形
成し、熱処理により、上層配線及び下層配線のＣｕと接
続孔内に充填した金属とを合金化することを特徴とする
半導体装置の製造方法を提供する。特に、この製造方法
において、接続孔を充填する金属が、Ｔｉ、Ｚｒ、Ｔ
ａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上の
金属からなる態様を提供する。
【０００８】本発明の方法により製造した半導体装置
は、上層配線及び下層配線がＣｕからなり、これらＣｕ
配線を接続する接続孔がＴｉ、Ｚｒ、Ｔａ、Ｓｎ、Ｍ
ｇ、Ｍｏ、Ｈｆ等のＣｕ中に拡散し得る金属で充填さ
れ、かつ、これら上層及び下層のＣｕ配線と接続孔に充
填された金属とが熱処理により合金化している。この合
金化に至らしめる熱処理により、接続孔に充填された金
属はＣｕ配線内に拡散し、接続孔に充填された金属とＣ
ｕ配線との界面は消失する。
は、上層配線及び下層配線がＣｕからなり、これらＣｕ
配線を接続する接続孔がＴｉ、Ｚｒ、Ｔａ、Ｓｎ、Ｍ
ｇ、Ｍｏ、Ｈｆ等のＣｕ中に拡散し得る金属で充填さ
れ、かつ、これら上層及び下層のＣｕ配線と接続孔に充
填された金属とが熱処理により合金化している。この合
金化に至らしめる熱処理により、接続孔に充填された金
属はＣｕ配線内に拡散し、接続孔に充填された金属とＣ
ｕ配線との界面は消失する。
【０００９】また、この熱処理によりＣｕ配線中に拡散
した金属は、Ｃｕ配線中の不純物として混入し、Ｃｕの
ＥＭによる粒界拡散を阻止する役割を果たす。
した金属は、Ｃｕ配線中の不純物として混入し、Ｃｕの
ＥＭによる粒界拡散を阻止する役割を果たす。
【００１０】したがって、本発明による半導体装置は、
異種金属界面が消失して流束変化点が無くなることによ
るＥＭ耐性の向上と、Ｃｕ配線に混入した不純物がＥＭ
による粒界拡散を阻止することとの相乗効果によって、
ＥＭ耐性が通常のＣｕ配線に比べて、さらに一桁以上向
上したものとなる。
異種金属界面が消失して流束変化点が無くなることによ
るＥＭ耐性の向上と、Ｃｕ配線に混入した不純物がＥＭ
による粒界拡散を阻止することとの相乗効果によって、
ＥＭ耐性が通常のＣｕ配線に比べて、さらに一桁以上向
上したものとなる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。
細に説明する。
【００１２】実施例１ 図１は、実施例１の製造方法の工程説明図である。この
実施例の製造方法では、まず、半導体基板に素子分離を
施し、所定の素子を形成した後、同図（ａ）に示すよう
に、下層配線１１として、上層からＴｉＮ／Ｃｕ／Ｔｉ
Ｎ／Ｔａの積層構造を形成する。この下層配線１１を構
成する各層の膜厚は、３０／５００／７０／３０（ｎ
ｍ）である。
実施例の製造方法では、まず、半導体基板に素子分離を
施し、所定の素子を形成した後、同図（ａ）に示すよう
に、下層配線１１として、上層からＴｉＮ／Ｃｕ／Ｔｉ
Ｎ／Ｔａの積層構造を形成する。この下層配線１１を構
成する各層の膜厚は、３０／５００／７０／３０（ｎ
ｍ）である。
【００１３】ここで下層配線１１を構成するＴａ層は、
熱ＣＶＤ法でＣｌ5Ｔａ１００SCCMとＨ2 ２リットル／Minと
を、圧力０．５Pa、温度４００℃で作用させることによ
り形成する。
熱ＣＶＤ法でＣｌ5Ｔａ１００SCCMとＨ2 ２リットル／Minと
を、圧力０．５Pa、温度４００℃で作用させることによ
り形成する。
【００１４】Ｔａ層上のＴｉＮ層は、ＥＣＲプラズマＣ
ＶＤ法で、ＴｉＣｌ4とＨ2とＡｒとをそれぞれ２SCCM、
１００SCCM、２５０SCCM、圧力３００Pa、マイクロ波
２．８kW、温度４６０℃で作用させることにより形成す
る。
ＶＤ法で、ＴｉＣｌ4とＨ2とＡｒとをそれぞれ２SCCM、
１００SCCM、２５０SCCM、圧力３００Pa、マイクロ波
２．８kW、温度４６０℃で作用させることにより形成す
る。
【００１５】Ｃｕ層は、ＤＣマグネトロンスパッタ法
で、Ａｒ５０SCCMを、圧力０．６Pa、基板温度２００
℃、ＤＣパワー８kWで作用させることにより形成する。
で、Ａｒ５０SCCMを、圧力０．６Pa、基板温度２００
℃、ＤＣパワー８kWで作用させることにより形成する。
【００１６】また、Ｃｕ層上のＴｉＮ層は、ＤＣマグネ
トロンスパッタ法で、Ａｒ５０SCCMとＮ2 ２０SCCMと
を、圧力０．６Pa、基板温度２００℃、ＤＣパワー８kW
で作用させることにより形成する。
トロンスパッタ法で、Ａｒ５０SCCMとＮ2 ２０SCCMと
を、圧力０．６Pa、基板温度２００℃、ＤＣパワー８kW
で作用させることにより形成する。
【００１７】下層配線１１の形成後、同図（ｂ）に示す
ように層間絶縁膜ＳｉＯ2１２を形成し、接続孔ｈを開
孔した後、同図（ｃ）に示すように、ＥＣＲプラズマＣ
ＶＤ法によりＴｉ膜１３を基板全面に形成し、接続孔ｈ
を完全に埋め込む。
ように層間絶縁膜ＳｉＯ2１２を形成し、接続孔ｈを開
孔した後、同図（ｃ）に示すように、ＥＣＲプラズマＣ
ＶＤ法によりＴｉ膜１３を基板全面に形成し、接続孔ｈ
を完全に埋め込む。
【００１８】このＴｉ膜１３の形成は、ＤＣマグネトロ
ンスパッタ法で、Ａｒ５０SCCMを、圧力０．６Pa、基板
温度２００℃、ＤＣパワー８kWで作用させることにより
行う。あるいは、ＥＣＲプラズマＣＶＤ法でＴｉＣｌ4
とＨ2とＡｒとをそれぞれ２SCCM、１００SCCM、２５０S
CCM、圧力３００Pa、マイクロ波２．８kW、温度４６０
℃で作用させることにより形成する。
ンスパッタ法で、Ａｒ５０SCCMを、圧力０．６Pa、基板
温度２００℃、ＤＣパワー８kWで作用させることにより
行う。あるいは、ＥＣＲプラズマＣＶＤ法でＴｉＣｌ4
とＨ2とＡｒとをそれぞれ２SCCM、１００SCCM、２５０S
CCM、圧力３００Pa、マイクロ波２．８kW、温度４６０
℃で作用させることにより形成する。
【００１９】次いで、同図（ｄ）に示すように、反応性
ドライエッチングを行い、基板表面のＴｉ膜１３をエッ
チバックし、接続孔ｈ内部にのみＴｉを残す。
ドライエッチングを行い、基板表面のＴｉ膜１３をエッ
チバックし、接続孔ｈ内部にのみＴｉを残す。
【００２０】次いで、同図（ｅ）に示すように、上層配
線１４として、上層からＴｉＮ／Ｃｕからなる積層構造
を形成する。この上層配線１４を構成するＴｉＮ層、Ｃ
ｕ層の膜厚は、それぞれ３０nm、５００nmとし、これら
は上述の下層配線１１のＣｕ層とその上のＴｉＮ層と同
様に形成する。
線１４として、上層からＴｉＮ／Ｃｕからなる積層構造
を形成する。この上層配線１４を構成するＴｉＮ層、Ｃ
ｕ層の膜厚は、それぞれ３０nm、５００nmとし、これら
は上述の下層配線１１のＣｕ層とその上のＴｉＮ層と同
様に形成する。
【００２１】上層配線１４の形成後、熱処理を行う。こ
の時の熱処理は、温度４００℃、時間６０分で、窒素と
水素の混合雰囲気下で行う。この熱処理により、下層配
線１１のＣｕ層と接続孔ｈに充填したＴｉとの界面、及
び接続孔ｈに充填したＴｉと上層配線１４のＣｕ層と界
面が共に消失する。
の時の熱処理は、温度４００℃、時間６０分で、窒素と
水素の混合雰囲気下で行う。この熱処理により、下層配
線１１のＣｕ層と接続孔ｈに充填したＴｉとの界面、及
び接続孔ｈに充填したＴｉと上層配線１４のＣｕ層と界
面が共に消失する。
【００２２】熱処理後、同図（ｆ）に示すように、配線
保護膜１５としてＳｉＮ膜を形成する。
保護膜１５としてＳｉＮ膜を形成する。
【００２３】実施例２ 実施例１において、接続孔ｈを、プラズマＣＶＤ法で形
成したＴｉ膜１３で完全に埋め込んだのに代えて、熱Ｃ
ＶＤ法で形成したＴａ膜で埋め込む以外は実施例１と同
様の製造工程を行う。この場合、接続孔ｈを埋め込むＴ
ａ膜の形成は、熱ＣＶＤ法で、Ｃｌ5Ｔａ１００SCCMと
Ｈ2 ２リットル／Minとを、圧力０．５Pa、温度４００℃で
作用させることにより行う。
成したＴｉ膜１３で完全に埋め込んだのに代えて、熱Ｃ
ＶＤ法で形成したＴａ膜で埋め込む以外は実施例１と同
様の製造工程を行う。この場合、接続孔ｈを埋め込むＴ
ａ膜の形成は、熱ＣＶＤ法で、Ｃｌ5Ｔａ１００SCCMと
Ｈ2 ２リットル／Minとを、圧力０．５Pa、温度４００℃で
作用させることにより行う。
【００２４】これにより、図２に示すように、下層配線
１１のＣｕ層と接続孔ｈに充填したＴａとの界面、及び
接続孔ｈに充填したＴａと上層配線１４のＣｕ層と界面
が共に消失した配線構造を得る。
１１のＣｕ層と接続孔ｈに充填したＴａとの界面、及び
接続孔ｈに充填したＴａと上層配線１４のＣｕ層と界面
が共に消失した配線構造を得る。
【００２５】以上、実施例に基づいて本発明を具体的に
説明したが、この実施例に限定されることなく、本発明
は種々の態様をとることができる。
説明したが、この実施例に限定されることなく、本発明
は種々の態様をとることができる。
【００２６】例えば、上述の実施例１、２では下層配線
１１を、ＴｉＮ／Ｃｕ／ＴｉＮ／Ｔａの積層構造を有す
る配線とし、上層配線１４をＴｉＮ／Ｃｕの積層構造を
有する配線としたが、Ｃｕ配線が配線層内に含まれる限
り、種々の層構造とすることができる。また、この場合
のＣｕ配線としては、Ｃｕ単独からなる配線の他、Ｃｕ
にＺｒ、Ｔｉ等の金属を添加したＣｕ合金からなる配線
も形成することができる。
１１を、ＴｉＮ／Ｃｕ／ＴｉＮ／Ｔａの積層構造を有す
る配線とし、上層配線１４をＴｉＮ／Ｃｕの積層構造を
有する配線としたが、Ｃｕ配線が配線層内に含まれる限
り、種々の層構造とすることができる。また、この場合
のＣｕ配線としては、Ｃｕ単独からなる配線の他、Ｃｕ
にＺｒ、Ｔｉ等の金属を添加したＣｕ合金からなる配線
も形成することができる。
【００２７】また、接続孔ｈに充填する金属としては、
上述のＴｉあるいはＴａの他、Ｚｒ、Ｔａ、Ｓｎ、Ｍ
ｇ、Ｍｏ又はＨｆを用いてもよく、これらは単独でも用
いても複数種を併用してもよい。
上述のＴｉあるいはＴａの他、Ｚｒ、Ｔａ、Ｓｎ、Ｍ
ｇ、Ｍｏ又はＨｆを用いてもよく、これらは単独でも用
いても複数種を併用してもよい。
【００２８】これらの金属を接続孔ｈに埋め込む方法、
あるいは埋め込んだ後に接続孔ｈに残存させる方法にも
特に制限はなく、例えば、金属を接続孔ｈに埋め込む方
法としては上述の実施例で用いたＣＶＤ法の他にメッキ
法を使用することができる。また、接続孔ｈに残存させ
る方法としては、上述の実施例で用いたエッチバックの
他、化学機械研磨法（ＣＭＰ法）によってもよい。
あるいは埋め込んだ後に接続孔ｈに残存させる方法にも
特に制限はなく、例えば、金属を接続孔ｈに埋め込む方
法としては上述の実施例で用いたＣＶＤ法の他にメッキ
法を使用することができる。また、接続孔ｈに残存させ
る方法としては、上述の実施例で用いたエッチバックの
他、化学機械研磨法（ＣＭＰ法）によってもよい。
【００２９】下層配線１１及び上層配線１４と、接続孔
ｈに充填した金属との熱処理条件は、これらが合金化す
るよう、接続孔ｈに充填する金属の種類、Ｃｕ中の不純
物の拡散速度等に応じて適宜定めることができるが、通
常、熱処理温度は、３００℃以上とすることが好まし
く、また、Ｃｕ配線の酸化防止の点から酸素を含まない
雰囲気下で行うことが好ましい。例えば、上述の実施例
１，２において、熱処理時の雰囲気は、真空雰囲気もし
くは水素１００％でも同様の結果を得ることができる。
ｈに充填した金属との熱処理条件は、これらが合金化す
るよう、接続孔ｈに充填する金属の種類、Ｃｕ中の不純
物の拡散速度等に応じて適宜定めることができるが、通
常、熱処理温度は、３００℃以上とすることが好まし
く、また、Ｃｕ配線の酸化防止の点から酸素を含まない
雰囲気下で行うことが好ましい。例えば、上述の実施例
１，２において、熱処理時の雰囲気は、真空雰囲気もし
くは水素１００％でも同様の結果を得ることができる。
【００３０】
【発明の効果】本発明によれば、Ｃｕ配線と接続孔内の
金属との異種金属界面が消失するので、流束変化点が無
くなることによりＥＭ耐性が向上し、さらに、Ｃｕ配線
に混入した不純物がＥＭによる粒界拡散を阻止すること
によってもＥＭ耐性が向上するので、これらの相乗効果
によりＥＭ耐性は従来のＣｕ配線に比べて、一桁以上向
上したものとなる。
金属との異種金属界面が消失するので、流束変化点が無
くなることによりＥＭ耐性が向上し、さらに、Ｃｕ配線
に混入した不純物がＥＭによる粒界拡散を阻止すること
によってもＥＭ耐性が向上するので、これらの相乗効果
によりＥＭ耐性は従来のＣｕ配線に比べて、一桁以上向
上したものとなる。
【００３１】したがって、本発明を大規模集積回路に適
用すると、大規模集積回路を低抵抗で、ＥＭ耐性の高い
配線構造に形成することができるので、デバイスの処理
速度を向上させ、信頼性も同時に高めることが可能とな
る。
用すると、大規模集積回路を低抵抗で、ＥＭ耐性の高い
配線構造に形成することができるので、デバイスの処理
速度を向上させ、信頼性も同時に高めることが可能とな
る。
【図１】実施例１の製造方法の工程説明図である。
【図２】実施例２で得る半導体装置の断面図である。
１１…下層配線、 １２…層間絶縁膜、 １３…Ｔｉ膜
又はＴａ膜、 １４…上層配線、 ｈ…接続孔、 １５
…配線保護膜（ＳｉＮ膜）
又はＴａ膜、 １４…上層配線、 ｈ…接続孔、 １５
…配線保護膜（ＳｉＮ膜）
Claims (6)
- 【請求項１】 絶縁膜を介して積層されている上層配線
及び下層配線がＣｕからなり、該上層配線及び下層配線
が接続孔に充填された金属で接続されている半導体装置
において、接続孔に充填された金属がＣｕ中に拡散し得
る金属からなり、かつ、上層配線及び下層配線のＣｕと
接続孔内に充填された金属とが合金化していることを特
徴とする半導体装置。 - 【請求項２】 接続孔に充填された金属がＴｉ、Ｚｒ、
Ｔａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上
からなる請求項１記載の半導体装置。 - 【請求項３】 絶縁膜を介して積層されている上層配線
及び下層配線がＣｕからなり、該上層配線及び下層配線
が接続孔に充填された金属で接続されている半導体装置
の製造方法において、下層配線、その上の絶縁膜及び接
続孔を形成後、該接続孔をＣｕ中に拡散し得る金属で充
填し、次いで上層配線を形成し、熱処理により、上層配
線及び下層配線のＣｕと接続孔内に充填した金属とを合
金化することを特徴とする半導体装置の製造方法。 - 【請求項４】 接続孔を充填する金属が、Ｔｉ、Ｚｒ、
Ｔａ、Ｓｎ、Ｍｇ、Ｍｏ及びＨｆから選ばれる一種以上
の金属からなる請求項３記載の半導体装置の製造方法。 - 【請求項５】 Ｔｉ、Ｚｒ、Ｔａ、Ｓｎ、Ｍｇ、Ｍｏ及
びＨｆから選ばれる一種以上の金属による接続孔の充填
を、ＣＶＤ法又はメッキ法で行う請求項４記載の半導体
装置の製造方法。 - 【請求項６】 上層配線及び下層配線のＣｕと接続孔内
に充填した金属とを合金化する熱処理を、酸素を含まな
い雰囲気において、３００℃以上の温度で行う請求項３
〜５のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP847798A JPH11204644A (ja) | 1998-01-20 | 1998-01-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP847798A JPH11204644A (ja) | 1998-01-20 | 1998-01-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11204644A true JPH11204644A (ja) | 1999-07-30 |
Family
ID=11694203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP847798A Pending JPH11204644A (ja) | 1998-01-20 | 1998-01-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11204644A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| CN100338756C (zh) * | 2003-12-30 | 2007-09-19 | 东部亚南半导体株式会社 | 制造半导体装置的方法 |
-
1998
- 1998-01-20 JP JP847798A patent/JPH11204644A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6818991B1 (en) | 1999-06-01 | 2004-11-16 | Nec Electronics Corporation | Copper-alloy interconnection layer |
| CN100338756C (zh) * | 2003-12-30 | 2007-09-19 | 东部亚南半导体株式会社 | 制造半导体装置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6261951B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US7858519B2 (en) | Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer | |
| JPH11297696A (ja) | 半導体装置及びその製造方法 | |
| KR20080016463A (ko) | 반도체 장치의 제조 방법 | |
| US6790778B1 (en) | Method for capping over a copper layer | |
| JPH0936230A (ja) | 半導体装置の製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| JP2004228445A (ja) | 半導体装置およびその製造方法 | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2002203899A (ja) | 銅相互接続構造の形成方法 | |
| JP2004214566A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002164351A (ja) | 自己整合型銅キャップ拡散障壁形成方法 | |
| JP3322305B2 (ja) | 半導体装置の製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| JPH11204644A (ja) | 半導体装置及びその製造方法 | |
| JPH0536627A (ja) | 配線形成方法 | |
| JPH0620994A (ja) | 配線形成方法 | |
| JPH0729853A (ja) | 半導体装置の製造方法 | |
| JP2002064139A (ja) | 半導体装置の製造方法 | |
| JPH05121356A (ja) | 配線形成方法 | |
| JP2994934B2 (ja) | 配線の形成方法 | |
| JPH11283981A (ja) | 半導体装置およびその製造方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH11233517A (ja) | 半導体装置の銅配線 |