JP3084727B2 - 銅配線膜の形成方法 - Google Patents
銅配線膜の形成方法Info
- Publication number
- JP3084727B2 JP3084727B2 JP02154840A JP15484090A JP3084727B2 JP 3084727 B2 JP3084727 B2 JP 3084727B2 JP 02154840 A JP02154840 A JP 02154840A JP 15484090 A JP15484090 A JP 15484090A JP 3084727 B2 JP3084727 B2 JP 3084727B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- copper
- copper thin
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 以下の順序に従って本発明を説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図、第２図］ H.発明の効果 （A.産業上の利用分野） 本発明は銅配線膜の形成方法、特に配線膜となる銅薄
膜の酸化を防止することのできる銅配線膜の形成方法に
関する。
膜の酸化を防止することのできる銅配線膜の形成方法に
関する。
（B.発明の概要） 本発明は、銅配線膜の形成方法において、 配線膜となる銅薄膜の酸化を防止して抵抗値の増大を
防止するため、 銅薄膜とバリアメタルであるチタンオキシナイトライ
ド膜との間に酸素を含まない導電材料からなる酸化防止
膜を介在させることとし、 そして、銅薄膜の形成後大気に曝さないでその表面に
反射防止性を有する酸化防止膜を形成するものである。
防止するため、 銅薄膜とバリアメタルであるチタンオキシナイトライ
ド膜との間に酸素を含まない導電材料からなる酸化防止
膜を介在させることとし、 そして、銅薄膜の形成後大気に曝さないでその表面に
反射防止性を有する酸化防止膜を形成するものである。
（C.従来技術） LSI、VLSIの集積度は高まる一方であり、それに伴う
素子の微細化によって配線パターンのルールも小さくな
る一方であり、現在DRAM等のメモリの配線幅は0.5μｍ
になりつつあるが、メモリの記憶容量の増大により将来
は配線幅を0.35μｍあるいはそれ以下にすることが必要
となる。
素子の微細化によって配線パターンのルールも小さくな
る一方であり、現在DRAM等のメモリの配線幅は0.5μｍ
になりつつあるが、メモリの記憶容量の増大により将来
は配線幅を0.35μｍあるいはそれ以下にすることが必要
となる。
ところで、現在配線材料としてアルミニウムが使用さ
れているが、アルミニウム配線の配線幅を0.5μｍ、0.3
5μｍというように狭くすると配線抵抗が無視できない
大きさになってくる。そこで、線幅を狭くしても配線抵
抗を所望値以下にするには配線を厚くする必要がある
が、配線を厚くすると配線の断面のアスペクト比が大き
くなり、配線の加工性が悪くなる等種々の技術的問題が
生じている。
れているが、アルミニウム配線の配線幅を0.5μｍ、0.3
5μｍというように狭くすると配線抵抗が無視できない
大きさになってくる。そこで、線幅を狭くしても配線抵
抗を所望値以下にするには配線を厚くする必要がある
が、配線を厚くすると配線の断面のアスペクト比が大き
くなり、配線の加工性が悪くなる等種々の技術的問題が
生じている。
そこで、最近注目を浴びているのは、例えば特開平１
−234578号公報に紹介されているように銅を配線材料と
して使用することである。というのは、銅の比抵抗は約
1.4μΩ・cmと低く、アルミニウムのそれ（約2.8μΩ・
cm）の約２分の１であり、従って、同じ線幅で形成した
場合配線の厚さは銅を用いた方がアルミニウムを用いた
よりも薄くて済み、加工性が良好だからである。また、
銅を用いた場合エレクトロマイグレーションがアルミニ
ウムを用いた場合よりも少なく、信頼性が高いという利
点も注目される所以の一つである。
−234578号公報に紹介されているように銅を配線材料と
して使用することである。というのは、銅の比抵抗は約
1.4μΩ・cmと低く、アルミニウムのそれ（約2.8μΩ・
cm）の約２分の１であり、従って、同じ線幅で形成した
場合配線の厚さは銅を用いた方がアルミニウムを用いた
よりも薄くて済み、加工性が良好だからである。また、
銅を用いた場合エレクトロマイグレーションがアルミニ
ウムを用いた場合よりも少なく、信頼性が高いという利
点も注目される所以の一つである。
ところで、銅を配線材料として用いる場合においても
アルミニウムを配線材料として用いた場合と同様にシリ
コン半導体基板との間に相互シンターという問題が生
じ、下地側にバリアメタル層を設ける必要がある。そこ
で、コンタクトメタルとしてのチタンTi膜とその表面に
形成されたところのバリアメタルとしてのチタンオキシ
ナイトライド膜とからなる二層構造のバリアメタル層を
銅薄膜の下地として設けることが検討されている。
アルミニウムを配線材料として用いた場合と同様にシリ
コン半導体基板との間に相互シンターという問題が生
じ、下地側にバリアメタル層を設ける必要がある。そこ
で、コンタクトメタルとしてのチタンTi膜とその表面に
形成されたところのバリアメタルとしてのチタンオキシ
ナイトライド膜とからなる二層構造のバリアメタル層を
銅薄膜の下地として設けることが検討されている。
（D.発明が解決しようとする問題点） ところで、銅には酸化され易く、表面が酸化されると
その表面の酸素が銅の奥に徐々に進行して抵抗値が徐々
に増大するという問題がある。
その表面の酸素が銅の奥に徐々に進行して抵抗値が徐々
に増大するという問題がある。
元来、アルミニウムは酸化されると表面に薄いアルミ
ナAl2O3が生じるが、このアルミナ膜が酸化の進行を阻
むので、アルミニウム全体が酸化されるということは起
きにくい。しかし、銅の場合、表面を酸化した酸素はど
んどん奥へ侵入する可能性を有しているので、酸化につ
いてはアルミニウムの場合よりも細かな配慮が必要とな
るのである。
ナAl2O3が生じるが、このアルミナ膜が酸化の進行を阻
むので、アルミニウム全体が酸化されるということは起
きにくい。しかし、銅の場合、表面を酸化した酸素はど
んどん奥へ侵入する可能性を有しているので、酸化につ
いてはアルミニウムの場合よりも細かな配慮が必要とな
るのである。
しかるに、それに対しての配慮が為されていないのが
実情である。そのため、形成した銅薄膜はその表面及び
裏面の両面から酸化される虞れがあった。というのは、
銅薄膜の裏面にはバリアメタルとして機能するチタンオ
キシナイトライドTiON膜が直接接しており、そのチタン
オキシナイトライド膜中の酸素が銅薄膜にその裏面から
侵入すると共に、銅薄膜形成後半導体ウエハを銅薄膜を
形成したCVD装置あるいはスパッタ装置から取り出して
大気に曝したとき銅薄膜の表面が大気中の酸素によって
酸化されるからである。
実情である。そのため、形成した銅薄膜はその表面及び
裏面の両面から酸化される虞れがあった。というのは、
銅薄膜の裏面にはバリアメタルとして機能するチタンオ
キシナイトライドTiON膜が直接接しており、そのチタン
オキシナイトライド膜中の酸素が銅薄膜にその裏面から
侵入すると共に、銅薄膜形成後半導体ウエハを銅薄膜を
形成したCVD装置あるいはスパッタ装置から取り出して
大気に曝したとき銅薄膜の表面が大気中の酸素によって
酸化されるからである。
本発明はこのような問題点を解決すべく為されたもの
であり、銅薄膜の酸化を防止して抵抗値の増大を防止す
ることを目的とする。
であり、銅薄膜の酸化を防止して抵抗値の増大を防止す
ることを目的とする。
（E.問題点を解決するための手段） 本発明銅配線膜の形成方法は上記問題点を解決するた
め、銅薄膜とバリアメタルであるチタンオキシナイトラ
イド膜との間に酸素を含まない導電材料からなる酸化防
止膜を介在させることとし、更に、該銅薄膜の形成後大
気に曝さないでその表面に反射防止性を有する酸化防止
膜を形成することを特徴とする。
め、銅薄膜とバリアメタルであるチタンオキシナイトラ
イド膜との間に酸素を含まない導電材料からなる酸化防
止膜を介在させることとし、更に、該銅薄膜の形成後大
気に曝さないでその表面に反射防止性を有する酸化防止
膜を形成することを特徴とする。
（F.作用） 本発明銅配線膜の形成方法によれば、銅薄膜とチタン
オキシナイトライド膜との間に介在させた酸素を含まな
い導電材料からなる酸化防止膜によってチタンオキシナ
イトライド膜中の酸素が銅薄膜中に侵入することを阻止
することができる。従って、銅薄膜の裏面側からの酸化
を防止することができ、延いては銅薄膜の抵抗値の増大
を防止することができる。
オキシナイトライド膜との間に介在させた酸素を含まな
い導電材料からなる酸化防止膜によってチタンオキシナ
イトライド膜中の酸素が銅薄膜中に侵入することを阻止
することができる。従って、銅薄膜の裏面側からの酸化
を防止することができ、延いては銅薄膜の抵抗値の増大
を防止することができる。
そして、銅薄膜形成後大気に曝す前に反射防止性を有
する酸化防止膜を形成するので、酸化防止膜によって銅
薄膜の表面側からの酸化を防止することができ、延いて
は銅薄膜の抵抗値の増大を防止することができる。
する酸化防止膜を形成するので、酸化防止膜によって銅
薄膜の表面側からの酸化を防止することができ、延いて
は銅薄膜の抵抗値の増大を防止することができる。
また、該酸化防止膜が有する反射防止性により、銅薄
膜形成後パターニングするために必要となるレジスタ膜
の露光に際して反射を防止することができるので、支障
なく高精度なパターニングをすることができる。
膜形成後パターニングするために必要となるレジスタ膜
の露光に際して反射を防止することができるので、支障
なく高精度なパターニングをすることができる。
（G.実施例）［第１図、第２図］ 以下、本発明銅配線膜の形成方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第１図は本発明銅配線膜の形成方法により形成される
銅配線膜の断面構造の一例を示す断面図である。
銅配線膜の断面構造の一例を示す断面図である。
図面において、１は半導体基板、２は該半導体基板１
の表面部に選択的に形成された拡散層、３は絶縁膜、４
は該絶縁膜３に形成されたところの上記拡散層２を露出
させるコンタクトホールである。
の表面部に選択的に形成された拡散層、３は絶縁膜、４
は該絶縁膜３に形成されたところの上記拡散層２を露出
させるコンタクトホールである。
５はバリアメタル層の最下層を成すところのコンタク
トメタルたるチタン（Ti）膜（厚さ例えば300Å）であ
る。６は該チタン層５上に形成されたバリアメタルとし
て機能するチタンオキシナイトライドTiON膜（厚さ例え
ば500〜1500Å）であり、バリアメタル層の中核を成
す。即ち、後述する銅薄膜と半導体基板１との相互シン
ターはこのチタンオキシナイトライド膜６によって阻む
ことができるのである。
トメタルたるチタン（Ti）膜（厚さ例えば300Å）であ
る。６は該チタン層５上に形成されたバリアメタルとし
て機能するチタンオキシナイトライドTiON膜（厚さ例え
ば500〜1500Å）であり、バリアメタル層の中核を成
す。即ち、後述する銅薄膜と半導体基板１との相互シン
ターはこのチタンオキシナイトライド膜６によって阻む
ことができるのである。
７はバリアメタル層の最上層を成すところの酸化防止
膜たるチタンTi膜（厚さ100〜500Å）で、チタンオキシ
ナイトライド膜６中の酸素が後述する銅薄膜内に侵入し
て銅薄膜を酸化するのを阻む役割を果すのである。
膜たるチタンTi膜（厚さ100〜500Å）で、チタンオキシ
ナイトライド膜６中の酸素が後述する銅薄膜内に侵入し
て銅薄膜を酸化するのを阻む役割を果すのである。
このように、銅薄膜とチタンオキシナイトライド膜６
との間に銅薄膜の酸化を防止するところの酸素を含まな
い導電材料からなる酸化防止膜を設けたことが本銅配線
膜の特徴である。
との間に銅薄膜の酸化を防止するところの酸素を含まな
い導電材料からなる酸化防止膜を設けたことが本銅配線
膜の特徴である。
該チタン膜７はチタンオキシナイトライド膜６中の酸
素が上層の銅薄膜へ侵入するのを防止するものである
が、良好な導電性も有している。尚、ある程度以上の導
電性を有しさえすれば酸化防止膜の材料は必ずしもチタ
ンに限定されず、例えばチタンナイトライドTiNを用い
ても良い。
素が上層の銅薄膜へ侵入するのを防止するものである
が、良好な導電性も有している。尚、ある程度以上の導
電性を有しさえすれば酸化防止膜の材料は必ずしもチタ
ンに限定されず、例えばチタンナイトライドTiNを用い
ても良い。
８は上記チタンTiあるいはチタンナイトライドTiN等
からなる酸化防止膜７上に形成された銅薄膜で、膜厚は
例えば0.5〜1.0μｍ程度である。９は該銅薄膜８の表面
に形成された例えばチタンナイトライドTiNからなると
ころの反射防止性を有する酸化防止膜で、1000〜2000Å
程度の膜厚を有する。
からなる酸化防止膜７上に形成された銅薄膜で、膜厚は
例えば0.5〜1.0μｍ程度である。９は該銅薄膜８の表面
に形成された例えばチタンナイトライドTiNからなると
ころの反射防止性を有する酸化防止膜で、1000〜2000Å
程度の膜厚を有する。
上記酸化防止膜９は、第２図（Ａ）、（Ｂ）に示すよ
うに、銅薄膜８の形成後半導体ウエハ１を大気に曝すこ
となく銅薄膜８上に形成したものである。即ち、同図
（Ａ）に示すように銅薄膜８をスパッタリングあるいは
CVDにより形成すると、その後半導体ウエハ１をスパッ
タ装置あるいはCVD装置から大気中に取り出すことなく
同図（Ｂ）に示すようにチタンナイトライドからなる酸
化防止膜９を形成する。この酸化防止膜９の形成は、例
えば、TiNをターゲットとしてのスパッタにより、ある
いはTiのN2によるアクティブスパッタにより行うことが
できる。そして、この酸化防止膜９の形成を終えるとは
じめて装置から半導体ウエハを大気に取り出すのであ
る。
うに、銅薄膜８の形成後半導体ウエハ１を大気に曝すこ
となく銅薄膜８上に形成したものである。即ち、同図
（Ａ）に示すように銅薄膜８をスパッタリングあるいは
CVDにより形成すると、その後半導体ウエハ１をスパッ
タ装置あるいはCVD装置から大気中に取り出すことなく
同図（Ｂ）に示すようにチタンナイトライドからなる酸
化防止膜９を形成する。この酸化防止膜９の形成は、例
えば、TiNをターゲットとしてのスパッタにより、ある
いはTiのN2によるアクティブスパッタにより行うことが
できる。そして、この酸化防止膜９の形成を終えるとは
じめて装置から半導体ウエハを大気に取り出すのであ
る。
このように酸化防止膜９を形成すると、半導体ウエハ
１を大気に取り出しても銅薄膜８の表面が酸化防止膜９
により保護されるので酸化膜が形成されない。
１を大気に取り出しても銅薄膜８の表面が酸化防止膜９
により保護されるので酸化膜が形成されない。
ちなみに、特開昭64−71151号公報には銅配線膜のパ
ターニング後、PSG膜等で銅配線膜を保護する技術が紹
介されており、また、特開昭63−73645号公報には銅配
線膜のパターニング後バリアメタルで銅配線膜を保護す
る技術が紹介されているが、しかし、これ等の技術では
いずれも銅配線膜の形成後パターニング前における銅薄
膜の酸化を防止することができない。しかし、本発明に
よれば、酸化防止膜９によってそれができるのである。
ターニング後、PSG膜等で銅配線膜を保護する技術が紹
介されており、また、特開昭63−73645号公報には銅配
線膜のパターニング後バリアメタルで銅配線膜を保護す
る技術が紹介されているが、しかし、これ等の技術では
いずれも銅配線膜の形成後パターニング前における銅薄
膜の酸化を防止することができない。しかし、本発明に
よれば、酸化防止膜９によってそれができるのである。
しかして、銅薄膜８の表面側からの大気による酸化は
酸化防止膜９によって阻むことができ、また、銅薄膜８
の裏面側からのチタンオキシナイトライド膜６中の酸素
による酸化は酸化防止膜７によって阻むことができるの
である。従って、銅薄膜８が酸化によって抵抗値が徐々
に増大するのを防止することができる。
酸化防止膜９によって阻むことができ、また、銅薄膜８
の裏面側からのチタンオキシナイトライド膜６中の酸素
による酸化は酸化防止膜７によって阻むことができるの
である。従って、銅薄膜８が酸化によって抵抗値が徐々
に増大するのを防止することができる。
尚、チタンオキシナイトライド膜６と銅薄膜８との間
に介在させる酸化防止膜７の材料としてはチタンに代え
てチタンタングステンTiWあるいはチタンナイトライドT
iNを用いることができる。
に介在させる酸化防止膜７の材料としてはチタンに代え
てチタンタングステンTiWあるいはチタンナイトライドT
iNを用いることができる。
また、銅薄膜８の表面に形成する酸化防止膜９の材料
としてはチタンナイトライドTiNが最適である。という
のは、銅薄膜８の酸化を防止できるだけでなく、銅薄膜
８形成後パターニングするためのレジスト膜の露光に際
して反射防止膜としての役割を果すからである。しか
し、酸化防止膜９は酸化防止性の他反射防止性を有すれ
ば、他の材料、例えばアモルファスシリコン、二酸化ケ
イ素SiO2、シリコンナイトライドSiNあるいはタングス
テンＷを用いるようにしても良い。
としてはチタンナイトライドTiNが最適である。という
のは、銅薄膜８の酸化を防止できるだけでなく、銅薄膜
８形成後パターニングするためのレジスト膜の露光に際
して反射防止膜としての役割を果すからである。しか
し、酸化防止膜９は酸化防止性の他反射防止性を有すれ
ば、他の材料、例えばアモルファスシリコン、二酸化ケ
イ素SiO2、シリコンナイトライドSiNあるいはタングス
テンＷを用いるようにしても良い。
（H.発明の効果） 以上に述べたように、本発明銅薄膜の形成方法は、バ
リアメタルとなるチタンオキシナイトライド膜上に酸素
を含まない導電材料からなる酸化防止膜を介して銅薄膜
を形成し、その後、大気に曝すことなく上記銅薄膜の表
面に反射防止性を有する酸化防止膜を形成することを特
徴とするものである。
リアメタルとなるチタンオキシナイトライド膜上に酸素
を含まない導電材料からなる酸化防止膜を介して銅薄膜
を形成し、その後、大気に曝すことなく上記銅薄膜の表
面に反射防止性を有する酸化防止膜を形成することを特
徴とするものである。
従って、本発明銅配線膜の形成方法によれば、銅薄膜
とチタンオキシナイトライド膜との間に介在させた酸素
を含まない導電材料からなる酸化防止膜によってチタン
オキシナイトライド膜中の酸素が銅薄膜中に侵入するこ
とを阻止することができる。依って、銅薄膜の裏面側か
らの酸化を防止し、延いては銅薄膜の抵抗値の増大を防
止することができる。
とチタンオキシナイトライド膜との間に介在させた酸素
を含まない導電材料からなる酸化防止膜によってチタン
オキシナイトライド膜中の酸素が銅薄膜中に侵入するこ
とを阻止することができる。依って、銅薄膜の裏面側か
らの酸化を防止し、延いては銅薄膜の抵抗値の増大を防
止することができる。
そして、銅薄膜形成後大気に曝す前に酸化防止膜を形
成するので、酸化防止膜によって銅薄膜の表面側からの
酸化を防止することができ、延いては銅薄膜の抵抗値の
増大を防止することができる。
成するので、酸化防止膜によって銅薄膜の表面側からの
酸化を防止することができ、延いては銅薄膜の抵抗値の
増大を防止することができる。
また、該酸化防止膜が有する反射防止性により、銅薄
膜形成後パターニングするために必要となるレジスト膜
の露光に際して反射を防止することができるので、支障
なく高精度なパターニングをすることができる。
膜形成後パターニングするために必要となるレジスト膜
の露光に際して反射を防止することができるので、支障
なく高精度なパターニングをすることができる。
第１図は本発明銅配線膜の形成方法により形成される銅
配線膜の断面構造を示す断面図、第２図（Ａ）、（Ｂ）
は第１図の銅配線膜形成方法（本発明銅配線膜形成方法
の一つの実施例）を工程順に示す断面図である。 符号の説明 １……半導体基板、 ６……チタンオキシナイトライド膜、 ７……酸化防止膜、８……銅薄膜、 ９……酸化防止膜。
配線膜の断面構造を示す断面図、第２図（Ａ）、（Ｂ）
は第１図の銅配線膜形成方法（本発明銅配線膜形成方法
の一つの実施例）を工程順に示す断面図である。 符号の説明 １……半導体基板、 ６……チタンオキシナイトライド膜、 ７……酸化防止膜、８……銅薄膜、 ９……酸化防止膜。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 H01L 21/3213 H01L 21/44 - 21/445 H01L 21/768 H01L 29/40 - 29/51
Claims (1)
- 【請求項１】バリアメタルとなるチタンオキシナイトラ
イド膜上に酸素を含まない導電材料からなる酸化防止膜
を介して銅薄膜を形成し、 その後、大気に曝すことなく上記銅薄膜の表面に反射防
止性を有する酸化防止膜を形成する ことを特徴とする銅配線膜の形成方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154840A JP3084727B2 (ja) | 1990-06-12 | 1990-06-12 | 銅配線膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154840A JP3084727B2 (ja) | 1990-06-12 | 1990-06-12 | 銅配線膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0445536A JPH0445536A (ja) | 1992-02-14 |
| JP3084727B2 true JP3084727B2 (ja) | 2000-09-04 |
Family
ID=15593038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02154840A Expired - Fee Related JP3084727B2 (ja) | 1990-06-12 | 1990-06-12 | 銅配線膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084727B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473485B2 (ja) | 1999-04-08 | 2003-12-02 | 日本電気株式会社 | 薄膜抵抗体およびその製造方法 |
| US6824825B2 (en) | 1999-09-13 | 2004-11-30 | Tokyo Electron Limited | Method for depositing metallic nitride series thin film |
| JP5294229B2 (ja) * | 2007-02-16 | 2013-09-18 | 独立行政法人産業技術総合研究所 | 化学気相析出法を用いた水素透過膜製造装置 |
| WO2021075162A1 (ja) * | 2019-10-18 | 2021-04-22 | 富士電機株式会社 | 半導体装置及びその製造方法 |
-
1990
- 1990-06-12 JP JP02154840A patent/JP3084727B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0445536A (ja) | 1992-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943111B2 (en) | Barrier free copper interconnect by multi-layer copper seed | |
| EP0798778A2 (en) | Method of manufacturing a semiconductor device of multilayer wire structure | |
| US5547901A (en) | Method for forming a copper metal wiring with aluminum containing oxidation barrier | |
| JPH09153545A (ja) | 半導体装置及びその製造方法 | |
| KR950014854B1 (ko) | 콘택트홀(Contact hole)을 갖는 적층체 및 그의 제조방법과, 이 적층체를 사용한 핀(fin)형 콘덴서 및 그의 제조방법과 이 핀형 콘덴서를 갖는 다이나믹 랜덤 억세스 메모리(Dynamic random access memory) | |
| JPH01120863A (ja) | 半導体記憶装置の製造方法 | |
| US4659427A (en) | Via formation for multilayered metalization | |
| JP3084727B2 (ja) | 銅配線膜の形成方法 | |
| JP3091026B2 (ja) | 集積回路の配線 | |
| US5545590A (en) | Conductive rie-resistant collars for studs beneath rie-defined wires | |
| JP2926050B2 (ja) | 半導体装置及びその製造方法 | |
| US5372971A (en) | Method for forming via hole in multiple metal layers of semiconductor device | |
| EP0834920A1 (en) | Improvements in or relating to semiconductor device metallization and interconnects | |
| JP3375460B2 (ja) | 半導体装置 | |
| JP3021683B2 (ja) | 集積回路用配線 | |
| JP4221737B2 (ja) | 金属配線製造方法 | |
| US4839010A (en) | Forming an antireflective coating for VLSI metallization | |
| JPH0758110A (ja) | 半導体装置 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| US6960306B2 (en) | Low Cu percentages for reducing shorts in AlCu lines | |
| JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3368629B2 (ja) | 半導体装置 | |
| JP3154433B2 (ja) | 多層金属配線構体及びその形成法 | |
| JP3048919B2 (ja) | 配線パターンの形成方 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |