JP3325628B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3325628B2
JP3325628B2 JP01723293A JP1723293A JP3325628B2 JP 3325628 B2 JP3325628 B2 JP 3325628B2 JP 01723293 A JP01723293 A JP 01723293A JP 1723293 A JP1723293 A JP 1723293A JP 3325628 B2 JP3325628 B2 JP 3325628B2
Authority
JP
Japan
Prior art keywords
film
aluminum
forming
copper
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01723293A
Other languages
Japanese (ja)
Other versions
JPH06232278A (en
Inventor
宜志 竹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP01723293A priority Critical patent/JP3325628B2/en
Publication of JPH06232278A publication Critical patent/JPH06232278A/en
Application granted granted Critical
Publication of JP3325628B2 publication Critical patent/JP3325628B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に集積回路における表面段差を有するコンタ
クトホール部を埋める銅膜の形成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a copper film for filling a contact hole having a surface step in an integrated circuit.

【0002】[0002]

【従来の技術】集積回路の集積度が高まるにつれて、チ
ップ上の配線における電流密度はますます高まる傾向に
ある。例えば、MOSトランジスタのスケール則では、
チャネル長を1.5μmから0.75μmに短縮し(寸法
のスケーリング係数:λ=2.00)、ドレイン電圧VD
を5Vから3Vにすると(電圧のスケーリング係数:K
=1.67)、電流密度ID/Sのスケーリング係数は
2.88(λ3/K2)となり、電流密度は以前の2.88
倍となることが知られている。
2. Description of the Related Art As the degree of integration of integrated circuits increases, the current density in wiring on a chip tends to increase. For example, in the scaling rule of a MOS transistor,
The channel length was reduced from 1.5 μm to 0.75 μm (dimension scaling factor: λ = 2.00), and the drain voltage V D
Is changed from 5 V to 3 V (voltage scaling coefficient: K
= 1.67), the scaling factor of the current density I D / S is 2.88 (λ 3 / K 2 ), and the current density is 2.88
It is known to double.

【0003】このように集積回路の集積度が高まるにつ
れて、チップ上の配線の電流密度が増加する。このた
め、従来のアルミニウム配線では、アルミニウムが比較
的低い温度においても高い拡散速度を持つので、電流密
度が高い領域での使用は断線に至るという問題があり、
アルミニウムに替えて、銅などの耐熱金属を配線に使用
することが試みられている。
As the degree of integration of an integrated circuit increases, the current density of wiring on a chip increases. For this reason, in the conventional aluminum wiring, since aluminum has a high diffusion rate even at a relatively low temperature, there is a problem that use in a region where the current density is high leads to disconnection,
Attempts have been made to use heat-resistant metals such as copper for wiring instead of aluminum.

【0004】従来の銅膜の形成方法には、例えば図2に
示すような方法がある。この方法は、所望の素子が形成
された半導体基板101の上に、層間絶縁膜102を被
着し(図2(a))、半導体基板101の電気的接続が
必要な領域150、151の上部の層間絶縁膜102の
領域をエッチングしてコンタクトホール204を形成す
る(図2(b))。次いで、この上から銅膜203をス
パッター法で形成する(図2(c))。また、層間絶縁
膜102への銅原子の拡散を防ぐために、銅膜203の
上層または下層に、窒化チタン(TiN)などの膜を被
着した積層構造の銅膜とされることもある。
As a conventional method for forming a copper film, there is a method as shown in FIG. 2, for example. According to this method, an interlayer insulating film 102 is deposited on a semiconductor substrate 101 on which a desired element is formed (FIG. 2A), and an upper portion of regions 150 and 151 of the semiconductor substrate 101 where electrical connection is required. Is etched to form a contact hole 204 (FIG. 2B). Next, a copper film 203 is formed from above by a sputtering method (FIG. 2C). Further, in order to prevent diffusion of copper atoms into the interlayer insulating film 102, a copper film having a laminated structure in which a film such as titanium nitride (TiN) is applied to the upper or lower layer of the copper film 203 may be used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら高密度の
集積回路においては、配線密度も高くなり、コンタクト
ホールの径をより小さくすることが要求されるにもかか
わらず、従来の銅膜の堆積方法では、コンタクトホール
部での銅膜の段差被覆性が十分でなかった。このため
に、コンタクトホールの径を小さくしたときに、コンタ
クトホール部における抵抗増加や、素子の動作に伴う電
流による断線や、配線上に絶縁保護膜を形成する際の温
度変化による断線が生じるという問題点があった。
However, in a high-density integrated circuit, the wiring density is high and the diameter of the contact hole is required to be smaller. In addition, the step coverage of the copper film at the contact hole was not sufficient. Therefore, when the diameter of the contact hole is reduced, an increase in resistance in the contact hole portion, a disconnection due to a current accompanying the operation of the element, and a disconnection due to a temperature change when an insulating protective film is formed on the wiring occur. There was a problem.

【0006】[0006]

【課題を解決するための手段】本発明においては、半導
体装置の製造方法において、半導体基板表面上に絶縁膜
を被着する工程と、該絶縁膜にコンタクトホールを形成
する工程と、該コンタクトホールの底面及び側面を含む
半導体基板表面上にアルミニウム膜を被着する工程と、
銅膜を高温スパッター法により前記アルミニウム膜上に
被着する工程とを含み、前記高温スパッター法による前
記半導体基板温度は、前記アルミニウム膜と前記銅膜と
の膜間においてアルミニウム−銅合金層を形成して該ア
ルミニウム−銅合金層が流動性を有する温度であること
により前記課題を解決するものである。
According to the present invention, in a method of manufacturing a semiconductor device, a step of depositing an insulating film on a surface of a semiconductor substrate, a step of forming a contact hole in the insulating film, Depositing an aluminum film on the semiconductor substrate surface including the bottom and side surfaces of
A copper film by the high temperature sputtering saw including a step of depositing on the aluminum film, prior by the high temperature sputtering
The semiconductor substrate temperature is between the aluminum film and the copper film.
Forming an aluminum-copper alloy layer between the films of
The object is solved by the temperature at which the luminium-copper alloy layer has fluidity .

【0007】また、本発明においては、半導体装置の製
造方法において、半導体基板表面上に第1の配線層を形
成する工程と、該第1の配線層を含む半導体基板表面上
に層間絶縁膜を被着する工程と、該層間絶縁膜にコンタ
クトホールを形成する工程と、該コンタクトホールの底
面及び側面を含む半導体基板表面上にアルミニウム膜を
被着する工程と、銅膜を高温スパッター法により前記ア
ルミニウム膜上に被着して、銅によりコンタクトホール
を埋めるとともに第2の配線層を形成する工程とを含
み、前記高温スパッター法による前記半導体基板温度
は、前記アルミニウム膜と前記銅膜との膜間においてア
ルミニウム−銅合金層を形成して該アルミニウム−銅合
金層が流動性を有する温度であることにより前記課題を
解決するものである。
According to the present invention, in a method of manufacturing a semiconductor device, a step of forming a first wiring layer on a surface of a semiconductor substrate, and forming an interlayer insulating film on a surface of the semiconductor substrate including the first wiring layer. The step of depositing, the step of forming a contact hole in the interlayer insulating film, the step of depositing an aluminum film on the surface of the semiconductor substrate including the bottom and side surfaces of the contact hole, and forming the copper film by a high-temperature sputtering method. Covering the aluminum film, filling the contact hole with copper, and forming a second wiring layer.
The semiconductor substrate temperature by the high-temperature sputtering method.
Is a gap between the aluminum film and the copper film.
Forming a aluminum-copper alloy layer and forming the aluminum-copper alloy
This problem is solved by the temperature at which the gold layer has fluidity .

【0008】[0008]

【作用】本発明の半導体装置の製造方法は、半導体基板
の表面に被着された絶縁膜に設けられたコンタクトホー
ルを埋めるために、まずアルミニウム膜を堆積させた
後、銅膜を高温スパッター法で形成する。これにより、
アルミニウムと銅との合金層が形成されて、銅の半導体
基板の表面における流動性が高まり、前記コンタクトホ
ールが銅により充填される。
According to the method of manufacturing a semiconductor device of the present invention, an aluminum film is first deposited to fill a contact hole provided in an insulating film deposited on a surface of a semiconductor substrate, and then a copper film is formed by high-temperature sputtering. Formed. This allows
An alloy layer of aluminum and copper is formed, the fluidity of the copper on the surface of the semiconductor substrate is increased, and the contact holes are filled with copper.

【0009】[0009]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1(a)〜(d)は、本発明の1実施例の半導
体装置の製造方法の工程順断面図である。まず最初に、
所要の素子が形成された半導体基板101の上に膜厚
1.0μm程度の層間絶縁膜102を形成する。ケイ素
(Si)を半導体基板の主要な材料とする場合には、二
酸化ケイ素(SiO2)が層間絶縁膜に最もよく用いら
れている。半導体基板に素子を形成する工程がプレーナ
法であれば、半導体基板の他の表面は既に絶縁膜で覆わ
れているので、最後に拡散に使用された拡散窓の部分に
層間絶縁膜102を形成するだけでもよい。次に、同図
(b)に示すように、半導体基板の所定の電気的接続が
必要な領域150、151の上部の層間絶縁膜102を
ドライエッチング加工し、直径0.4μm程度の所定の
形状のコンタクトホール106を形成する。次に、同図
(c)に示すように、膜厚0.05〜0.2μm程度のア
ルミニウム膜103をDCマグネトロンスパッター法に
より形成する。
Embodiments of the present invention will be described below with reference to the drawings. 1A to 1D are cross-sectional views in the order of steps of a method for manufacturing a semiconductor device according to one embodiment of the present invention. First of all,
An interlayer insulating film 102 having a thickness of about 1.0 μm is formed on a semiconductor substrate 101 on which required elements are formed. When silicon (Si) is used as a main material of a semiconductor substrate, silicon dioxide (SiO 2 ) is most often used for an interlayer insulating film. If the step of forming an element on the semiconductor substrate is a planar method, since the other surface of the semiconductor substrate is already covered with the insulating film, the interlayer insulating film 102 is formed on the diffusion window used last for diffusion. Just do it. Next, as shown in FIG. 3B, the interlayer insulating film 102 above the regions 150 and 151 of the semiconductor substrate where a predetermined electrical connection is required is dry-etched to have a predetermined shape with a diameter of about 0.4 μm. Is formed. Next, as shown in FIG. 3C, an aluminum film 103 having a thickness of about 0.05 to 0.2 μm is formed by DC magnetron sputtering.

【0010】最後に、同図(d)に示すように、アルミ
ニウム膜103上に、膜厚0.2〜0.5μm程度の銅膜
104を基板温度500℃においてDCマグネトロンス
パッター法により形成する。このとき、先に形成された
アルミニウム膜103のアルミニウムと銅とが入り交じ
り、アルミニウム−銅合金層105が形成される。この
アルミニウム−銅合金層105は、基板温度500℃に
おいて、アルミニウム及び銅のそれぞれ単独元素よりも
液相に近く流動性が高い。これにより、コンタクトホー
ル106が良好な段差被覆性で銅により埋め込まれて、
低抵抗で信頼度の高い電気的接続が行われる。
Finally, as shown in FIG. 1D, a copper film 104 having a thickness of about 0.2 to 0.5 μm is formed on the aluminum film 103 at a substrate temperature of 500 ° C. by DC magnetron sputtering. At this time, the aluminum and copper of the previously formed aluminum film 103 mix with each other to form an aluminum-copper alloy layer 105. At a substrate temperature of 500 ° C., the aluminum-copper alloy layer 105 is closer to a liquid phase and has higher fluidity than the individual elements of aluminum and copper. Thereby, the contact hole 106 is filled with copper with good step coverage,
An electrical connection with low resistance and high reliability is performed.

【0011】以上、好ましい実施例を説明したが、これ
は本発明を限定するものではない。実施例のように半導
体基板の素子と配線とを接続コンタクトホールはもとよ
り、多層配線における配線層間接続のコンタクトホール
を埋めるために、本発明の半導体装置の製造方法を適用
できるのは当業者にとって明らかであろう。
While the preferred embodiment has been described, it is not intended to limit the invention. It is obvious to those skilled in the art that the method of manufacturing a semiconductor device according to the present invention can be applied to fill contact holes for connection between wiring layers in a multilayer wiring as well as contact holes for connecting elements and wirings of a semiconductor substrate as in the embodiment. Will.

【0012】[0012]

【発明の効果】以上説明したように、本発明は、コンタ
クトホールの底面及び側面を含む半導体基板の表面にア
ルミニウム膜を形成した後、銅膜を高温スパッター法に
より形成し、同時にコンタクトホールを埋め込む。これ
により、コンタクトホールを小さくしたときにも銅膜の
段差被覆性が十分に確保され、コンタクトホールを隙間
なく埋めることができ、低抵抗で信頼度の高い銅配線を
形成できるという効果がある。
As described above, according to the present invention, after an aluminum film is formed on the surface of a semiconductor substrate including the bottom and side surfaces of a contact hole, a copper film is formed by a high-temperature sputtering method, and the contact hole is buried at the same time. . As a result, even when the contact hole is reduced, the step coverage of the copper film is sufficiently ensured, the contact hole can be filled without gaps, and a copper wiring having low resistance and high reliability can be formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1(a)〜(d)は、本発明の実施例の半導
体装置の製造方法の工程順断面図である。
FIGS. 1A to 1D are cross-sectional views in the order of steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】図2(a)〜(c)は、従来例の工程順断面図
である。
FIGS. 2A to 2C are cross-sectional views in the order of steps in a conventional example.

【符号の説明】[Explanation of symbols]

101 半導体基板 102 層間絶縁膜 103 アルミニウム膜 104 銅膜 105 アルミニウム−銅合金膜 106 コンタクトホール 150、151 半導体基板の電気的接続が必要とされ
る領域
DESCRIPTION OF SYMBOLS 101 Semiconductor substrate 102 Interlayer insulating film 103 Aluminum film 104 Copper film 105 Aluminum-copper alloy film 106 Contact hole 150, 151 A region of the semiconductor substrate where electrical connection is required

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体装置の製造方法において、 半導体基板表面上に層間絶縁膜を被着する工程と、 該層間絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールの底面及び側面を含む半導体基板表
面上にアルミニウム膜を被着する工程と、 銅膜を高温スパッター法により前記アルミニウム膜上に
被着する工程とを含み、 前記高温スパッター法による前記半導体基板温度は、前
記アルミニウム膜と前記銅膜との膜間においてアルミニ
ウム−銅合金層を形成して該アルミニウム−銅合金層が
流動性を有する温度である ことを特徴とする半導体装置
の製造方法。
1. A method of manufacturing a semiconductor device, comprising: a step of applying an interlayer insulating film on a surface of a semiconductor substrate; a step of forming a contact hole in the interlayer insulating film; and a semiconductor including a bottom surface and side surfaces of the contact hole. a step of depositing an aluminum film on the substrate surface, viewed including the step of depositing a copper film by a high-temperature sputtering method on the aluminum film, the semiconductor substrate temperature by the high temperature sputtering method, before
Aluminum film is formed between the aluminum film and the copper film.
Forming an aluminum-copper alloy layer and forming the aluminum-copper alloy layer
A method for manufacturing a semiconductor device, characterized in that the temperature is fluid .
【請求項2】 半導体装置の製造方法において、 半導体基板表面上に第1の配線層を形成する工程と 該第1の配線層を含む半導体基板表面上に層間絶縁膜を
被着する工程と、 該層間絶縁膜にコンタクトホールを形成する工程と、 該コンタクトホールの底面及び側面を含む半導体基板表
面上にアルミニウム膜を被着する工程と、 銅膜を高温スパッター法により前記アルミニウム膜上に
被着して、銅によりコンタクトホールを埋めるとともに
第2の配線層を形成する工程とを含み、 前記高温スパッター法による前記半導体基板温度は、前
記アルミニウム膜と前記銅膜との膜間においてアルミニ
ウム−銅合金層を形成して該アルミニウム−銅合金層が
流動性を有する温度である ことを特徴とする半導体装置
の製造方法。
2. A method for manufacturing a semiconductor device , comprising: forming a first wiring layer on a surface of a semiconductor substrate; and depositing an interlayer insulating film on a surface of the semiconductor substrate including the first wiring layer. Forming a contact hole in the interlayer insulating film, forming an aluminum film on the surface of the semiconductor substrate including the bottom and side surfaces of the contact hole, and forming a copper film on the aluminum film by a high-temperature sputtering method. and wearing copper by viewing including the step of forming a second wiring layer together to fill the contact holes, the semiconductor substrate temperature by the high temperature sputtering method, before
Aluminum film is formed between the aluminum film and the copper film.
Forming an aluminum-copper alloy layer and forming the aluminum-copper alloy layer
A method for manufacturing a semiconductor device, characterized in that the temperature is fluid .
JP01723293A 1993-02-04 1993-02-04 Method for manufacturing semiconductor device Expired - Fee Related JP3325628B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01723293A JP3325628B2 (en) 1993-02-04 1993-02-04 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01723293A JP3325628B2 (en) 1993-02-04 1993-02-04 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH06232278A JPH06232278A (en) 1994-08-19
JP3325628B2 true JP3325628B2 (en) 2002-09-17

Family

ID=11938207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01723293A Expired - Fee Related JP3325628B2 (en) 1993-02-04 1993-02-04 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3325628B2 (en)

Also Published As

Publication number Publication date
JPH06232278A (en) 1994-08-19

Similar Documents

Publication Publication Date Title
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
TW406313B (en) Semiconductor device and manufacturing method of the same
KR100426904B1 (en) Structure for connecting interconnect lines and method of manufacturing same
US6331482B1 (en) Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization
JP2002064140A (en) Semiconductor device and method of manufacturing the same
JP3325628B2 (en) Method for manufacturing semiconductor device
JPH10229086A (en) Semiconductor device and fabrication thereof
JP3097839B2 (en) Semiconductor device and manufacturing method thereof
JPH11102911A (en) Semiconductor device and its manufacture
JP4108189B2 (en) Wiring structure and method for forming the same
KR100460086B1 (en) Method for producing semiconductor device using intermediate metal film of the same material within one of diffusion barrier
JPH05121727A (en) Semiconductor device and manufacturing method thereof
JPH02183536A (en) Semiconductor device
JPH0837235A (en) Formation of metal wiring
JP4413393B2 (en) Solid state electronic equipment
JP3340578B2 (en) Multilayer wiring of semiconductor device and method of manufacturing the same
JPH11330073A (en) Semiconductor device and manufacture therof
JPS62190850A (en) Semiconductor device
KR20000027278A (en) Method for forming metal wires of semiconductor devices
JP2720657B2 (en) Semiconductor device and manufacturing method thereof
JP3391447B2 (en) Method for manufacturing semiconductor device
JPH0786209A (en) Manufacture of semiconductor device
JPH05160272A (en) Manufacturing method of semiconductor device
JPH0239469A (en) Semiconductor device
JPH06163720A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees