JP3340578B2 - Multilayer wiring of semiconductor device and method of manufacturing the same - Google Patents

Multilayer wiring of semiconductor device and method of manufacturing the same

Info

Publication number
JP3340578B2
JP3340578B2 JP03156795A JP3156795A JP3340578B2 JP 3340578 B2 JP3340578 B2 JP 3340578B2 JP 03156795 A JP03156795 A JP 03156795A JP 3156795 A JP3156795 A JP 3156795A JP 3340578 B2 JP3340578 B2 JP 3340578B2
Authority
JP
Japan
Prior art keywords
film
metal
wiring
interlayer film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03156795A
Other languages
Japanese (ja)
Other versions
JPH08204010A (en
Inventor
敏全 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP03156795A priority Critical patent/JP3340578B2/en
Publication of JPH08204010A publication Critical patent/JPH08204010A/en
Application granted granted Critical
Publication of JP3340578B2 publication Critical patent/JP3340578B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体集積回路装置にお
けるアルミニウム(純アルミニウムに限らず、アルミニ
ウムに僅かのSiやCuなどを含み、半導体集積回路装
置の配線として用いられているアルミニウム合金も含め
てアルミニウム(Al)と称す)の多層配線とその製造
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to aluminum (not limited to pure aluminum) in a semiconductor integrated circuit device, including aluminum containing a small amount of Si or Cu, and including aluminum alloy used as wiring for the semiconductor integrated circuit device. The present invention relates to a multilayer wiring of aluminum (Al) and a method of manufacturing the same.

【0002】[0002]

【従来の技術】アルミニウム多層配線においては、下層
のAl配線と上層のAl配線をスルーホール(ビアホー
ルともいう)を介して接続する際、Alによるスルーホ
ールの埋込みを改善するために、上層Al膜を形成する
際、基板を高温、例えば500℃程度に加熱してスパッ
タリング法により行なうAl加熱スパッタリング法がよ
いとされている。
2. Description of the Related Art In an aluminum multilayer wiring, when a lower Al wiring and an upper Al wiring are connected through a through hole (also called a via hole), an upper Al film is formed in order to improve filling of the through hole with Al. It is said that an Al heating sputtering method in which a substrate is heated to a high temperature, for example, about 500 ° C., and is performed by a sputtering method at the time of formation.

【0003】さらに埋込みを改善するために、上層Al
膜のスパッタリング工程において、下層Al膜上や層間
絶縁膜表面での上層Al膜の濡れ性を改善するために、
上層Al膜の形成に先立ってウエッティング層としてチ
タン(Ti)膜を形成しておくことが提案されている
(1992 Symposium on VLSI Technology of Technical P
apers, 74-75 (1992 IEEE)参照)。その報告では、ホー
ル径が0.15μmでアスペクト比が4.5のスルーホー
ルに対し、Al加熱スパッタリング法によりスルーホー
ルを完全に埋め込むことができたとされている。
In order to further improve the embedding, the upper layer Al
In the film sputtering process, in order to improve the wettability of the upper Al film on the lower Al film or on the surface of the interlayer insulating film,
It has been proposed to form a titanium (Ti) film as a wetting layer prior to the formation of the upper Al film (1992 Symposium on VLSI Technology of Technical P
apers, 74-75 (1992 IEEE)). The report states that through-holes having a hole diameter of 0.15 μm and an aspect ratio of 4.5 could be completely filled by the Al heating sputtering method.

【0004】2層配線構造の一例を図1に示す。シリコ
ン基板2上に第1の層間膜4を形成し、層間膜4にはコ
ンタクトホールを形成する。コンタクトホール内面及び
層間膜4の上面は下層がTiで上層がTiNの2層膜6
で被い、その後コンタクトホールをタングステン層8で
埋め込む。層間膜4上には基板を強制的に加熱しないで
スパッタリング法により形成したAl無加熱スパッタリ
ング膜により形成した第1のAl配線10を形成し、A
l配線10上からは第2の層間膜12を形成し、層間膜
12にはスルーホールを形成し、そのスルーホール内面
と層間膜12上面にはTiスパッタ膜14を被着した
後、第2のAl配線16を形成する。Al配線16は下
層がAl無加熱スパッタ膜16aであり、上層が基板を
500℃程度に加熱して堆積したAl加熱スパッタ膜で
ある。Al無加熱スパッタ膜の形成時、基板を強制的に
加熱はしないが、スパッタ時に自然に温度が上がり、2
50℃程度にはなっているものと思われる。
FIG. 1 shows an example of a two-layer wiring structure. A first interlayer film 4 is formed on a silicon substrate 2, and a contact hole is formed in the interlayer film 4. The inner surface of the contact hole and the upper surface of the interlayer film 4 are a two-layer film 6 of lower Ti and upper TiN.
Then, the contact holes are buried with the tungsten layer 8. On the interlayer film 4, a first Al wiring 10 formed by an Al non-heated sputtering film formed by a sputtering method without forcibly heating the substrate is formed.
A second interlayer film 12 is formed from above the wiring 10, a through hole is formed in the interlayer film 12, and a Ti sputter film 14 is deposited on the inner surface of the through hole and the upper surface of the interlayer film 12. Is formed. The lower layer of the Al wiring 16 is an Al unheated sputtered film 16a, and the upper layer is an Al heated sputtered film deposited by heating the substrate to about 500 ° C. The substrate is not forcibly heated during the formation of the Al non-heated sputtered film, but the temperature rises spontaneously during sputtering.
It seems that the temperature was about 50 ° C.

【0005】[0005]

【発明が解決しようとする課題】スルーホールで下層A
l配線10と上層Al配線16が接するが、下層Al配
線10が無加熱スパッタ膜であるのに対し、上層Al配
線16の上層16bが加熱スパッタ膜である。スパッタ
時に基板を加熱すると、形成されるAl膜のグレインサ
イズが成長して大きくなり、下層Al配線10と上層A
l配線16との境界領域ではグレインサイズの異なるA
l膜を介して電流が流れ、エレクトロマイグレーション
耐性が悪くなることが判明した。本発明はAlを用いた
多層配線においてエレクトロマイグレーション耐性を向
上させることを目的とするものである。
The lower layer A is formed by a through hole.
Although the l wiring 10 and the upper Al wiring 16 are in contact with each other, the lower Al wiring 10 is a non-heated sputtered film, whereas the upper layer 16b of the upper Al wiring 16 is a heated sputtered film. When the substrate is heated during sputtering, the grain size of the formed Al film grows and increases, and the lower Al wiring 10 and the upper A
In the boundary region with the l wiring 16, A
It has been found that a current flows through the 1 film and electromigration resistance deteriorates. An object of the present invention is to improve electromigration resistance in a multilayer wiring using Al.

【0006】[0006]

【課題を解決するための手段】本発明は半導体基板上に
形成された第1の層間膜にコンタクトホールが形成さ
れ、その第1の層間膜上にはそのコンタクトホールを介
して下地と接続される第1のメタル配線が形成され、第
1のメタル配線上には第2の層間膜が形成され、その第
2の層間膜に形成されたスルーホールを介して第1のメ
タル配線と接続される第2のメタル配線がその第2の層
間膜上に形成されている多層配線において、第1の層間
膜のコンタクトホール内面には高融点金属膜及びその上
の高融点金属窒化膜が形成され、さらにその高融点金属
窒化膜上に高融点金属層が形成されて、コンタクトホー
ルがその高融点金属層により埋め込まれており、第2の
層間膜のスルーホール内面には高融点金属膜が形成さ
れ、第1、第2のメタル配線はAl無加熱スパッタ膜と
その上のグレインサイズがAl無加熱スパッタ膜よりも
大きいAl加熱スパッタ膜との2層構造となっているも
のである。
According to the present invention, a contact hole is formed in a first interlayer film formed on a semiconductor substrate, and a contact hole is formed on the first interlayer film via the contact hole. A first metal wiring is formed, a second interlayer film is formed on the first metal wiring, and the first metal wiring is connected to the first metal wiring via a through hole formed in the second interlayer film. In a multi-layer wiring in which a second metal wiring is formed on the second interlayer film, a refractory metal film and a refractory metal nitride film thereon are formed on the inner surface of the contact hole of the first interlayer film. A refractory metal layer is formed on the refractory metal nitride film, and a contact hole is buried by the refractory metal layer. A refractory metal film is formed on the inner surface of the through hole of the second interlayer film. And the first and second meta Wirings are has a two-layer structure of the Al-free heating sputtered film greater Al heating sputtered film than the grain size of Al without heating sputter film thereon.

【0007】スルーホールは多層配線構造において中間
の層間膜に穴をあけて上下の配線を接続させた部分であ
る。コンタクトホールは半導体基板又はポリシリコン電
極上に形成された層間膜に穴をあけ、その穴を介してそ
の層間膜上の配線と基板又はポリシリコン電極とを接続
させた部分である。
The through hole is a portion where a hole is formed in an intermediate interlayer film in the multilayer wiring structure to connect upper and lower wirings. The contact hole is a portion where a hole is formed in an interlayer film formed on a semiconductor substrate or a polysilicon electrode, and a wiring on the interlayer film is connected to the substrate or the polysilicon electrode through the hole.

【0008】第1の層間膜のコンタクトホールでは高融
点金属窒化膜上に高融点金属層が形成され、コンタクト
ホールがその高融点金属層により埋め込まれている。
In the contact hole of the first interlayer film, a refractory metal layer is formed on the refractory metal nitride film, and the contact hole is filled with the refractory metal layer.

【0009】さらに多層の配線とする場合は、第2のメ
タル配線上に第3の層間膜が形成され、第3の層間膜に
もスルーホールが形成され、そのスルーホール内面には
高融点金属膜が形成されているとともに、第3の層間膜
上にはそのスルーホールを介して第2のメタル配線と接
続される第3のメタル配線がAl無加熱スパッタ膜とそ
の上のグレインサイズがAl無加熱スパッタ膜よりも大
きいAl加熱スパッタ膜との2層構造により形成する。
In the case of a multi-layer wiring, a third interlayer film is formed on the second metal wiring, a through hole is also formed in the third interlayer film, and a high melting point metal is formed on the inner surface of the through hole. A film is formed, and on the third interlayer film, a third metal wiring connected to the second metal wiring via the through hole is formed of an Al non-heated sputtered film and a grain size of Al It is formed with a two-layer structure of an Al heating sputtered film larger than a non-heated sputtered film.

【0010】本発明の多層配線の製造方法は以下の工程
(A)から(J)を含んでいる。(A)半導体基板上に
第1の層間膜を形成する工程、(B)第1の層間膜上に
形成される第1のメタル配線と第1の層間膜の下地とを
接続する位置の第1の層間膜にコンタクトホールを形成
する工程、(C)第1の層間膜から高融点金属膜を被着
させ、RTA処理にてその高融点金属膜表面を窒化膜に
変えた後、コンタクトホール内に高融点金属層を埋め込
み、前記窒化膜上及びコンタクトホールに埋め込まれた
高融点金属層上にさらに高融点金属膜を被着させる工
程、(D)半導体基板を大気に曝すことなく、かつ半導
体基板を強制的に加熱することなく、高融点金属膜上か
らスパッタリング法によりAl膜を被着させ、続いて基
板を400℃からAlの融点までの範囲の温度に加熱し
ながらスパッタリング法によりAl膜を被着させて1層
目のメタル膜を形成する工程、(E)1層目のメタル膜
をパターン化して第1のメタル配線を形成する工程、
(F)第1のメタル配線上から第2の層間膜を形成する
工程、(G)第2の層間膜上に形成される第2のメタル
配線と第1のメタル配線とを接続する位置の第2の層間
膜にスルーホールを形成する工程、(H)第2の層間膜
上から高融点金属膜を形成して前記スルーホール内面に
も被着させる工程、(I)半導体基板を大気に曝すこと
なく、かつ半導体基板を強制的に加熱することなく、高
融点金属膜上からスパッタリング法によりAl膜を被着
させ、続いて基板を400℃からAlの融点までの範囲
の温度に加熱しながらスパッタリング法によりAl膜を
被着させて2層目のメタル膜を形成する工程、及び
(J)2層目のメタル膜をパターン化して第2のメタル
配線を形成する工程。
The method for manufacturing a multilayer wiring according to the present invention includes the following steps (A) to (J). (A) a step of forming a first interlayer film on a semiconductor substrate, and (B) a step of connecting a first metal wiring formed on the first interlayer film to a base of the first interlayer film. Forming a contact hole in the first interlayer film, (C) depositing a high melting point metal film from the first interlayer film, and changing the surface of the high melting point metal film to a nitride film by RTA treatment; (D) exposing the semiconductor substrate to the atmosphere without exposing the semiconductor substrate to the atmosphere; Without forcibly heating the semiconductor substrate, an Al film is deposited on the refractory metal film by sputtering, and then the substrate is heated to a temperature in the range of 400 ° C. to the melting point of Al by sputtering. With the film applied 1 Forming eye metal film, forming a first metal wiring by patterning the (E) 1-layer metal film,
(F) a step of forming a second interlayer film from above the first metal wiring, and (G) a step of connecting a second metal wiring formed on the second interlayer film to the first metal wiring. Forming a through hole in the second interlayer film, (H) forming a refractory metal film on the second interlayer film and attaching the refractory metal film to the inner surface of the through hole, (I) exposing the semiconductor substrate to the atmosphere. Without exposing and without forcibly heating the semiconductor substrate, an Al film is deposited on the high melting point metal film by a sputtering method, and then the substrate is heated to a temperature in a range from 400 ° C. to the melting point of Al. A step of depositing an Al film by a sputtering method to form a second metal film, and (J) forming a second metal wiring by patterning the second metal film.

【0011】本発明ではスルーホールを介して接する下
層Al配線と上層Al配線は、ともに無加熱スパッタ膜
に加熱スパッタ膜が積層された2層構造となっており、
エレクトロマイグレーション(EM)耐性が向上する。
In the present invention, the lower Al wiring and the upper Al wiring which are in contact with each other through the through hole have a two-layer structure in which a non-heated sputtered film and a heated sputtered film are laminated.
Electromigration (EM) resistance is improved.

【0012】[0012]

【実施例】本発明の基礎になる半導体装置の多層配線の
構造を図2により説明する。MOSトランジスタ、バイ
ポーラトランジスタ、抵抗、コンデンサなどの素子が形
成されたシリコン基板20上に、第1の層間膜22を形
成されている。層間膜22は例えばSiO2膜やSiO2
膜上にBPSG(ボロンとリンを導入したSiO2)膜
を積層したものである。層間膜22にはシリコン基板2
0と層間膜22上のメタル配線とを接続するためのコン
タクトホール24が形成されている。コンタクトホール
24の内面及び層間膜22の表面には下層が約80nm
の厚さのTi膜で上層が約30nmの厚さのTiN膜か
らなる2層膜26が被着されている。2層膜26上には
1層目のメタル配線28が形成され、メタル配線28は
コンタクトホール24を介してシリコン基板20と接続
されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of a multilayer wiring of a semiconductor device on which the present invention is based will be described with reference to FIG. A first interlayer film 22 is formed on a silicon substrate 20 on which elements such as a MOS transistor, a bipolar transistor, a resistor, and a capacitor are formed. The interlayer film 22 is, for example, a SiO 2 film or a SiO 2 film.
A BPSG (SiO 2 into which boron and phosphorus is introduced) film is laminated on the film. The silicon substrate 2 is used as the interlayer film 22.
A contact hole 24 is formed for connecting 0 to a metal wiring on the interlayer film 22. The lower layer is about 80 nm on the inner surface of the contact hole 24 and the surface of the interlayer film 22.
A two-layer film 26 made of a Ti film having a thickness of about 30 nm and an upper layer made of a TiN film having a thickness of about 30 nm is applied. A first-layer metal wiring 28 is formed on the two-layer film 26, and the metal wiring 28 is connected to the silicon substrate 20 via the contact hole 24.

【0013】メタル配線28は2層のAl膜28a,2
8bからなり、その下層のAl膜28aは基板を強制加
熱しないで形成された無加熱スパッタ膜で、その膜厚が
約200nmであり、上層のAl膜28bは基板を加熱
して形成され、そのグレインサイズが下層のAl膜28
aのグレインサイズよりも大きくなっている加熱スパッ
タ膜であり、その膜厚が約400nmである。
The metal wiring 28 is composed of two layers of Al films 28a and 28a.
8b, the lower Al film 28a is a non-heated sputtered film formed without forcibly heating the substrate, the thickness thereof is about 200 nm, and the upper Al film 28b is formed by heating the substrate. Grain size lower Al film 28
This is a heated sputtered film larger than the grain size of a, and its thickness is about 400 nm.

【0014】メタル配線28上には第2の層間膜30が
形成されており、30はTEOS(Tetraethylorthosil
icate)法により形成されたSiO2膜であり、メタル配
線28とSiO2膜30上のメタル配線とを接続する位
置にはスルーホール32が形成されている。スルーホー
ル32の内面及び層間膜30の表面には厚さが約50n
mのTi膜34が被着されている。Ti膜34上には2
層目のメタル配線36が形成され、2層目のメタル配線
36はスルーホール32を介して1層目のメタル配線2
8と接続されている。メタル配線36も2層のAl膜3
6a,36bからなり、その下層Al膜36aは無加熱
スパッタ膜であり、その膜厚が約200nm、上層Al
膜36bは加熱スパッタ膜であり、その膜厚が約400
nmである。
A second interlayer film 30 is formed on the metal wiring 28. The second interlayer film 30 is made of TEOS (Tetraethylorthosilil).
icate) a SiO 2 film formed by a method, a through hole 32 is formed at a position connecting the metal wiring on the metal wiring 28 and the SiO 2 film 30. The inner surface of the through hole 32 and the surface of the interlayer film 30 have a thickness of about 50 n.
m of Ti film 34 is deposited. 2 on the Ti film 34
A second-layer metal wiring 36 is formed. The second-layer metal wiring 36 is connected to the first-layer metal wiring 2 through the through hole 32.
8 is connected. The metal wiring 36 is also a two-layer Al film 3
6a and 36b, and the lower Al film 36a is a non-heated sputtered film having a thickness of about 200 nm and an upper Al film.
The film 36b is a heat-sputtered film having a thickness of about 400
nm.

【0015】他の構造の多層配線では、図2のコンタク
トホール24内面及び層間膜22上に被着されている膜
26は、1層目が約100nmの膜厚のTi膜、2層目
がそのTi膜を窒素中でRTA処理して形成したTiN
膜、3層目がその上に形成された約50nmの膜厚のT
i膜となった3層膜となっている。他の構成は上記に説
明した通りである。
In the multi-layer wiring having another structure, the film 26 deposited on the inner surface of the contact hole 24 and the interlayer film 22 shown in FIG. TiN formed by subjecting the Ti film to RTA treatment in nitrogen
Film, a third layer having a thickness of about 50 nm formed thereon.
It is a three-layer film that is an i-film. Other configurations are as described above.

【0016】本発明の多層配線の実施例を図3により説
明する。シリコン基板20上の1層目の層間膜22に設
けられたコンタクトホール24の内面には下層がTiで
その上層にTiN層をもつ2層膜26aが形成され、さ
らにコンタクトホール24内がタングステン層40によ
り埋め込まれている。層間膜22上にはコンタクトホー
ル内面のTiとTiNの2層膜26a上にさらにTi膜
を積層した3層膜26bが被着されており、コンタクト
ホールを埋め込んでいるタングステン層40上にはTi
膜26cが被着している。
An embodiment of the multilayer wiring of the present invention will be described with reference to FIG. On the inner surface of the contact hole 24 provided in the first interlayer film 22 on the silicon substrate 20, a two-layer film 26a having a lower layer of Ti and an upper layer of TiN is formed. 40 embedded. A three-layer film 26b in which a Ti film is further laminated on a two-layer film 26a of Ti and TiN on the inner surface of the contact hole is deposited on the interlayer film 22, and Ti is deposited on the tungsten layer 40 filling the contact hole.
The film 26c is deposited.

【0017】3層膜26b及びTi膜26c上には1層
目のメタル配線28が形成され、メタル配線28上から
は第2の層間膜30が形成され、その層間膜30に形成
されたスルーホール32を介してメタル配線28と接続
される2層目のメタル配線36が形成されている。メタ
ル配線28,36及び層間膜30の材質及び配線構造は
図2に示された多層配線と同じである。実施例の多層配
線はコンタクトホール24がタングステン40で埋め込
まれている点で図2の多層配線と相違している。
A first-layer metal wiring 28 is formed on the three-layer film 26b and the Ti film 26c, a second interlayer film 30 is formed from above the metal wiring 28, and a through-hole formed in the interlayer film 30 is formed. A second-layer metal wiring 36 connected to the metal wiring 28 via the hole 32 is formed. The materials and wiring structures of the metal wirings 28 and 36 and the interlayer film 30 are the same as those of the multilayer wiring shown in FIG. The multilayer wiring of the embodiment differs from the multilayer wiring of FIG. 2 in that the contact holes 24 are buried with tungsten 40.

【0018】実施例において、2層目のメタル配線36
上に層間膜30と同じ層間膜をさらに形成し、その層間
膜にもスルーホールを介して2層目のメタル配線36と
接続される3層目のメタル配線を形成してもよい。その
3層目のメタル配線も下層がAl無加熱スパッタ膜、上
層がAl加熱スパッタ膜の2層構造であり、メタル配線
28,36と同じ構造とする。
In the embodiment, the second-layer metal wiring 36
The same interlayer film as the interlayer film 30 may be further formed thereon, and a third-layer metal wiring connected to the second-layer metal wiring 36 via a through hole may be formed in the interlayer film. The third metal wiring also has a two-layer structure in which the lower layer is an Al non-heated sputtered film and the upper layer is an Al heated sputtered film.

【0019】次に、図2の多層配線を製造する方法につ
いて説明する。 (A)素子が形成された半導体基板20のウエハ上に第
1の層間膜22をSiO2膜や、SiO2膜上にBPSG
膜を積層した膜として形成する。その層間膜22に写真
製版とドライエッチングによりコンタクトホール24を
形成する。
Next, a method of manufacturing the multilayer wiring of FIG. 2 will be described. (A) elements of the first interlayer film 22 and the SiO 2 film on the wafer of the semiconductor substrate 20 formed is, BPSG on SiO 2 film
The film is formed as a laminated film. A contact hole 24 is formed in the interlayer film 22 by photolithography and dry etching.

【0020】(B)層間膜22上から高融点金属膜とし
てTi膜を約80nmの厚さに堆積する。そのTi膜上
に連続して高融点金属窒化膜としてTiN膜を約30n
mの厚さに堆積し、2層膜26を形成する。この時点で
コンタクトホール24の内面にもその2層膜26が被着
される。
(B) A Ti film is deposited on the interlayer film 22 as a high melting point metal film to a thickness of about 80 nm. A TiN film is continuously formed on the Ti film as a refractory metal nitride film by about 30 nm.
m to form a two-layer film 26. At this point, the two-layer film 26 is also deposited on the inner surface of the contact hole 24.

【0021】(C)次に、層間膜22上からAl膜を堆
積するが、この処理は2層膜26のTiN膜を堆積した
後、真空装置を大気に開放せずに基板ウエハを真空中で
搬送してAl配線28用のAl膜のスパッタリングを行
なう。そのAl膜スパッタリングでは、1層目のAl膜
28aを基板の加熱を行なわないで堆積速度約17nm
/秒で約200nmの厚さに堆積する。その後、さらに
真空中で基板ウエハを搬送し、その上に2層目のAl膜
28bを加熱スパッタ法により堆積する。加熱スパッタ
法では、まず基板ウエハを400℃以上でAlの融点以
下、例えば530℃で100〜120秒間加熱し、次に
その加熱を継続したままでAlを堆積速度約12nm/
秒で約400nmの厚さに堆積する。これにより、下層
が無加熱スパッタ膜で上層がAl加熱スパッタ膜となっ
た2層構造のAl膜が形成される。そのAl膜を写真製
版とドライエッチングによりパターン化してメタル配線
28とする。
(C) Next, an Al film is deposited on the interlayer film 22. In this process, after depositing the TiN film of the two-layer film 26, the substrate wafer is evacuated without opening the vacuum device to the atmosphere. And sputtering of the Al film for the Al wiring 28 is performed. In the Al film sputtering, the first Al film 28a was deposited at a deposition rate of about 17 nm without heating the substrate.
Per second to a thickness of about 200 nm. Thereafter, the substrate wafer is further transported in a vacuum, and a second Al film 28b is deposited thereon by a heating sputtering method. In the heating sputtering method, first, a substrate wafer is heated at a temperature of 400 ° C. or higher and lower than the melting point of Al, for example, 530 ° C. for 100 to 120 seconds, and then the Al is deposited at a deposition rate of about 12 nm /
Deposit to a thickness of about 400 nm in seconds. Thus, an Al film having a two-layer structure in which the lower layer is a non-heated sputtered film and the upper layer is an Al heated sputtered film is formed. The Al film is patterned by photolithography and dry etching to form a metal wiring 28.

【0022】(D)メタル配線28上から第2の層間膜
30を形成する。この層間膜30としては、例えばTE
OS法によるSiO2膜を形成し、その上に表面を平坦
化するためにSOG(スピン・オン・ガラス)膜を形成
し、エッチバックを施すことにより形成された、平坦化
されたTEOS−SiO2膜である。このTEOS−S
iO2膜は既に確立された技術である。
(D) A second interlayer film 30 is formed on the metal wiring 28. As the interlayer film 30, for example, TE
A SiO 2 film is formed by the OS method, a SOG (spin-on-glass) film is formed thereon to flatten the surface, and a flattened TEOS-SiO is formed by performing an etch back. Two films. This TEOS-S
The iO 2 film is an established technology.

【0023】(E)層間膜30にはその下のメタル配線
28と、後で形成されるその上の2層目のメタル配線と
の接続を行なう位置に写真製版とエッチングによりスル
ーホール32を形成する。
(E) A through-hole 32 is formed in the interlayer film 30 by photolithography and etching at a position where the metal wiring 28 thereunder is connected to the second metal wiring thereon. I do.

【0024】(F)層間膜30上から高融点金属膜とし
てTi膜34を約50nmの厚さに堆積する。Ti膜3
4はスルーホール32の内面にも被着される。その状態
で、基板ウエハを大気に開放せず、真空中での搬送を行
なって2層目のAl配線用のAl膜36を形成する。A
l膜36の下層36aは基板ウエハを加熱しないで堆積
速度約17nm/秒で約200nmの厚さにスパッタ法
により堆積し、さらに真空搬送してその上に上層のAl
膜36bを今度は基板ウエハを400℃以上、例えば5
30℃で100〜120秒加熱した後、その加熱を継続
したままで堆積速度約12nm/秒で約400nmの厚
さに堆積する。その結果、2層目のAl膜36はTi層
34上に形成されたAl無加熱スパッタ膜36aとその
上のAl加熱スパッタ膜36bの2層構造となる。その
後、Al膜36を写真製版とドライエッチングによりパ
ターン化して2層目のAl配線36とする。
(F) A Ti film 34 is deposited on the interlayer film 30 as a refractory metal film to a thickness of about 50 nm. Ti film 3
4 is also attached to the inner surface of the through hole 32. In this state, the substrate wafer is transported in a vacuum without exposing the substrate wafer to the atmosphere to form an Al film 36 for the second-layer Al wiring. A
The lower layer 36a of the l film 36 is deposited by a sputtering method at a deposition rate of about 17 nm / sec to a thickness of about 200 nm without heating the substrate wafer, and is further vacuum-transported to form an upper layer of Al.
This time, the substrate 36 is heated at a temperature of 400 ° C. or more, for example, 5 ° C.
After heating at 30 ° C. for 100 to 120 seconds, the film is deposited to a thickness of about 400 nm at a deposition rate of about 12 nm / sec while the heating is continued. As a result, the second Al film 36 has a two-layer structure of the Al non-heated sputtered film 36a formed on the Ti layer 34 and the Al heated sputtered film 36b thereon. Thereafter, the Al film 36 is patterned by photolithography and dry etching to form a second-layer Al wiring 36.

【0025】必要に応じ、さらにAl配線36上に層間
膜30と同じ層間膜を形成し、その層間膜にもスルーホ
ールを形成して、その層間膜30上に3層目のAl膜を
形成し、パターン化して3層目のメタル配線を形成して
もよい。
If necessary, an interlayer film similar to the interlayer film 30 is further formed on the Al wiring 36, a through hole is formed in the interlayer film, and a third Al film is formed on the interlayer film 30. Then, a third-layer metal wiring may be formed by patterning.

【0026】図2において膜26がTi膜、その上のT
iN膜及びさらにその上のTi膜の3層膜となっている
多層配線を製造する場合は、コンタクトホール24形成
後、まず高融点金属膜としてTi膜を約100nmの厚
さに堆積する。その後、N2雰囲気のRTA処理により
表面を窒化して、Ti層とその上のTiN層からなる2
層膜とする。この時点でコンタクトホール内面にもTi
層とTiN層の2層膜が被着される。この場合、Al配
線28用Al膜を堆積するときは、その下地が大気に開
放されずに真空中での搬送をもって行なう必要があるの
で、先にRTAにより窒化処理を施したTiとTiNの
2層膜上に、まずTi膜を約50nmの厚さに堆積した
後、大気開放せずに真空中で搬送してその上にAl無加
熱スパッタ膜28aとAl加熱スパッタ膜28bを堆積
する。
In FIG. 2, the film 26 is a Ti film, and the T
In the case of manufacturing a multi-layer wiring having a three-layer film of an iN film and a Ti film thereon, a Ti film is first deposited to a thickness of about 100 nm as a refractory metal film after forming the contact hole 24. After that, the surface is nitrided by RTA treatment in an N 2 atmosphere to form a Ti layer and a TiN layer on the Ti layer.
It is a layer film. At this point, Ti
A two-layer film of a layer and a TiN layer is deposited. In this case, when depositing the Al film for the Al wiring 28, it is necessary to carry out the transfer in a vacuum without exposing the base to the atmosphere. First, a Ti film is deposited to a thickness of about 50 nm on the layer film, and then conveyed in a vacuum without opening to the atmosphere to deposit an Al unheated sputtered film 28a and an Al heated sputtered film 28b.

【0027】図3に示された実施例、すなわちコンタク
トホールを高融点金属層で埋め込む実施例を製造する方
法について説明する。層間膜22にコンタクトホール2
4を形成し、コンタクトホール24内面及び層間膜22
表面にTi膜とTiN膜の2層膜26aを被着した後、
コンタクトホール24を高融点金属としてのタングステ
ンで埋め込む場合は、例えば一般的なブランケットCV
D−W法によりタングステン層を堆積し、エッチバック
を施してコンタクトホール内にのみタングステン層40
を残す。このとき、タングステン層のエッチバックは一
般にオーバーエッチとなるように行なうので、コンタク
トホール24にタングステン層40が埋め込まれている
とはいえ、そのタングステン層40の表面は層間膜22
の表面よりも落ち込んだ状態となる。
A method of manufacturing the embodiment shown in FIG. 3, that is, the embodiment in which the contact holes are filled with the refractory metal layer will be described. Contact hole 2 in interlayer film 22
4 and the inner surface of the contact hole 24 and the interlayer film 22 are formed.
After depositing a two-layer film 26a of a Ti film and a TiN film on the surface,
When the contact hole 24 is buried with tungsten as a high melting point metal, for example, a general blanket CV
A tungsten layer is deposited by the D-W method, etched back, and the tungsten layer 40 is formed only in the contact hole.
Leave. At this time, since the etch back of the tungsten layer is generally performed so as to be over-etched, although the tungsten layer 40 is embedded in the contact hole 24, the surface of the tungsten layer 40 is
It is in a state where it has fallen below the surface.

【0028】次に、タングステン層40上及び層間膜2
2上にTi膜を約50nmの厚さに堆積する。これによ
り、タングステン層40上にはTi膜26c、層間膜2
2上には先に形成されたTiとTiNの2層膜26a上
にさらにTi膜26cが形成された3層膜26bが形成
される。その後、大気開放せず、真空中での搬送をもっ
て下層Al無加熱スパッタ膜28aと上層Al加熱スパ
ッタ膜28bを形成する。その後は図2の多層配線の製
造方法と同じである。
Next, on the tungsten layer 40 and the interlayer film 2
2, a Ti film is deposited to a thickness of about 50 nm. Thus, the Ti film 26c and the interlayer film 2 are formed on the tungsten layer 40.
2, a three-layer film 26b in which a Ti film 26c is further formed on the previously formed two-layer film 26a of Ti and TiN is formed. Thereafter, the lower Al non-heated sputtered film 28a and the upper Al heated sputtered film 28b are formed by being transported in vacuum without opening to the atmosphere. After that, it is the same as the method of manufacturing the multilayer wiring of FIG.

【0029】図1に示された従来の2層配線と、本発明
の基礎となる図2に示された2層配線とで、エレクトロ
マイグレーション耐性を比較した結果を図4に示す。横
軸は対数目盛りで相対的に示された時間、縦軸は累積故
障率(MTTF)(%)である。図4中、記号Aで示さ
れる直線は図1の従来の2層配線の測定結果、記号Bで
示される直線は図2の2層配線の測定結果である。この
比較結果から、本発明の基礎となる2層配線は従来の2
層配線に比べて、累積故障率で約4倍の寿命をもってい
ることが分かる。
FIG. 4 shows the result of comparing the electromigration resistance between the conventional two-layer wiring shown in FIG. 1 and the two-layer wiring shown in FIG. 2 which is the basis of the present invention. The horizontal axis represents time relatively indicated on a logarithmic scale, and the vertical axis represents cumulative failure rate (MTTF) (%). In FIG. 4, the straight line indicated by symbol A is the measurement result of the conventional two-layer wiring of FIG. 1, and the straight line indicated by symbol B is the measurement result of the two-layer wiring of FIG. From this comparison result, the two-layer wiring which is the basis of the present invention is the conventional two-layer wiring.
It can be seen that the lifetime is about four times as long as the cumulative failure rate as compared with the layer wiring.

【0030】[0030]

【発明の効果】本発明ではスルーホールを介して接続さ
れる下層のメタル配線と上層のメタル配線を、ともにA
l無加熱スパッタ膜とその上のグレインサイズがAl無
加熱スパッタ膜よりも大きいAl加熱スパッタ膜との2
層構造としたので、エレクトロマイグレーション耐性が
向上する。
According to the present invention, the lower metal wiring and the upper metal wiring connected through the through hole are both A
(1) an unheated sputtered film and an Al heated sputtered film having a larger grain size than the Al unheated sputtered film
Because of the layer structure, electromigration resistance is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の2層配線を示す概略断面図である。FIG. 1 is a schematic sectional view showing a conventional two-layer wiring.

【図2】本発明の基礎となる2層配線を示す概略断面図
である。
FIG. 2 is a schematic sectional view showing a two-layer wiring on which the present invention is based.

【図3】一実施例の2層配線を示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing a two-layer wiring according to one embodiment.

【図4】図1の従来例と図2の2層配線とのエレクトロ
マイグレーション耐性を比較する図である。
4 is a diagram comparing electromigration resistance between the conventional example of FIG. 1 and the two-layer wiring of FIG. 2;

【符号の説明】[Explanation of symbols]

20 シリコン基板 22 第1の層間膜 24 コンタクトホール 26 TiとTiNの2層膜 28 1層目のAl配線 28a,36a 無加熱スパッタ膜 28b,36b Al加熱スパッタ膜 30 第2の層間膜 32 スルーホール 34 Ti膜 36 2層目のAl配線 Reference Signs List 20 silicon substrate 22 first interlayer film 24 contact hole 26 two-layer film of Ti and TiN 28 first-layer Al wiring 28a, 36a unheated sputtered film 28b, 36b Al-heated sputtered film 30 second interlayer film 32 through hole 34 Ti film 36 Second layer Al wiring

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/285 301 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/768 H01L 21/285 301

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板上に形成された第1の層間膜
コンタクトホールが形成され、その第1の層間膜上に
はそのコンタクトホールを介して下地と接続される第1
のメタル配線が形成され、第1のメタル配線上には第2
の層間膜が形成され、その第2の層間膜に形成されたス
ルーホールを介して第1のメタル配線と接続される第2
のメタル配線がその第2の層間膜上に形成されている多
層配線において、 第1の層間膜のコンタクトホール内面には高融点金属膜
及びその上の高融点金属窒化膜が形成され、さらにその
高融点金属窒化膜上に高融点金属層が形成されて、コン
タクトホールがその高融点金属層により埋め込まれてお
り、 第2の層間膜のスルーホール内面には高融点金属膜が形
成され、 第1、第2のメタル配線はAl無加熱スパッタ膜とその
上のグレインサイズがAl無加熱スパッタ膜よりも大き
いAl加熱スパッタ膜との2層構造であることを特徴と
する半導体装置の多層配線。
1. A is a contact hole in the first interlayer film formed on the semiconductor substrate is formed, first the on the first interlayer film that is connected to the base via the contact hole
Metal wiring is formed, and the second metal wiring is formed on the first metal wiring.
Is formed, and the second metal film is connected to the first metal wiring via a through hole formed in the second metal film.
In the multilayer metal wiring is formed on the second interlayer film wiring, the contact hole inner surface of the first interlayer film refractory metal film and the refractory metal nitride film thereon are formed, further the
A refractory metal layer is formed on the refractory metal nitride film,
The tact hole is filled with the refractory metal layer.
Thus, a refractory metal film is formed on the inner surface of the through hole of the second interlayer film. The first and second metal wirings have an Al non-heated sputtered film and a grain size thereon are larger than the Al non-heated sputtered film. A multilayer wiring of a semiconductor device having a two-layer structure with an Al heating sputtered film.
【請求項2】 第2のメタル配線上に第3の層間膜が形
成され、第3の層間膜にもスルーホールが形成され、そ
のスルーホール内面には高融点金属膜が形成されている
とともに、第3の層間膜上にはそのスルーホールを介し
て第2のメタル配線と接続される第3のメタル配線がA
l無加熱スパッタ膜とその上のグレインサイズがAl無
加熱スパッタ膜よりも大きいAl加熱スパッタ膜との2
層構造により形成されている請求項に記載の多層配
線。
2. A third interlayer film is formed on the second metal wiring, a through hole is also formed in the third interlayer film, and a refractory metal film is formed on the inner surface of the through hole. On the third interlayer film, a third metal wiring connected to the second metal wiring via the through hole is provided.
(1) an unheated sputtered film and an Al heated sputtered film having a larger grain size than the Al unheated sputtered film
2. The multilayer wiring according to claim 1 , wherein the multilayer wiring has a layer structure.
【請求項3】 以下の工程(A)から(J)を含む多層
配線の製造方法。(A)半導体基板上に第1の層間膜を
形成する工程、 (B)第1の層間膜上に形成される第1のメタル配線と
第1の層間膜の下地とを接続する位置の第1の層間膜に
コンタクトホールを形成する工程、 (C)第1の層間膜から高融点金属膜を被着させ、RT
A処理にてその高融点金属膜表面を窒化膜に変えた後、
コンタクトホール内に高融点金属層を埋め込み、前記窒
化膜上及びコンタクトホールに埋め込まれた高融点金属
層上にさらに高融点金属膜を被着させる工程、 (D)半導体基板を大気に曝すことなく、かつ半導体基
板を強制的に加熱することなく、高融点金属膜上からス
パッタリング法によりAl膜を被着させ、続いて基板を
400℃からAlの融点までの範囲の温度に加熱しなが
らスパッタリング法によりAl膜を被着させて1層目の
メタル膜を形成する工程、 (E)1層目のメタル膜をパターン化して第1のメタル
配線を形成する工程、 (F)第1のメタル配線上から第2の層間膜を形成する
工程、 (G)第2の層間膜上に形成される第2のメタル配線と
第1のメタル配線とを接続する位置の第2の層間膜にス
ルーホールを形成する工程、 (H)第2の層間膜上から高融点金属膜を形成して前記
スルーホール内面にも被着させる工程、 (I)半導体基板を大気に曝すことなく、かつ半導体基
板を強制的に加熱することなく、高融点金属膜上からス
パッタリング法によりAl膜を被着させ、続いて基板を
400℃からAlの融点までの範囲の温度に加熱しなが
らスパッタリング法によりAl膜を被着させて2層目の
メタル膜を形成する工程、 (J)2層目のメタル膜をパターン化して第2のメタル
配線を形成する工程。
3. A method for manufacturing a multilayer wiring including the following steps (A) to (J). (A) a step of forming a first interlayer film on a semiconductor substrate; (B) a step of connecting a first metal wiring formed on the first interlayer film to a base of the first interlayer film; For one interlayer film
Forming a contact hole, (C) depositing a refractory metal film from the first interlayer film, and
After the surface of the refractory metal film is changed to a nitride film by A treatment,
A step of burying a high-melting-point metal layer in the contact hole and further depositing a high-melting-point metal film on the nitride film and on the high-melting-point metal layer buried in the contact hole; (D) exposing the semiconductor substrate to the atmosphere And, without forcibly heating the semiconductor substrate, an Al film is deposited on the high melting point metal film by a sputtering method, and then the sputtering method is performed while heating the substrate to a temperature in a range from 400 ° C. to the melting point of Al. (E) forming a first metal wiring by patterning the first metal film, and (F) forming a first metal wiring. A step of forming a second interlayer film from above; (G) a through hole in the second interlayer film at a position connecting the second metal wiring and the first metal wiring formed on the second interlayer film; Work to form (H) a step of forming a high melting point metal film from above the second interlayer film and attaching it to the inner surface of the through hole; (I) forcing the semiconductor substrate without exposing the semiconductor substrate to the atmosphere. Without heating, an Al film is deposited on the high melting point metal film by a sputtering method, and then an Al film is deposited by a sputtering method while heating the substrate to a temperature in a range from 400 ° C. to the melting point of Al. Forming a second metal film; and (J) forming a second metal wiring by patterning the second metal film.
【請求項4】 工程(J)に続けてさらに次の工程
(K)から(O)を含む請求項に記載の多層配線の製
造方法。 (K)第2のメタル配線上から第3の層間膜を形成する
工程、 (L)第3の層間膜上に形成される第3のメタル配線と
第2のメタル配線とを接続する位置の第3の層間膜にス
ルーホールを形成する工程、 (M)第3の層間膜上から高融点金属膜を形成して第3
の層間膜のスルーホール内面にも被着させる工程、 (N)半導体基板を大気に曝すことなく、かつ半導体基
板を強制的に加熱することなく、高融点金属膜上からス
パッタリング法によりAl膜を被着させ、続いて基板を
400℃からAlの融点までの範囲の温度に加熱しなが
らスパッタリング法によりAl膜を被着させて3層目の
メタル膜を形成する工程、 (O)3層目のメタル膜をパターン化して第3のメタル
配線を形成する工程。
4. A method of manufacturing a multilayer wiring according to claim 3 comprising between step further following steps subsequent to (J) (K) to (O). (K) a step of forming a third interlayer film from above the second metal wiring, and (L) a step of connecting the third metal wiring formed on the third interlayer film to the second metal wiring. Forming a through hole in the third interlayer film; (M) forming a refractory metal film from above the third interlayer film to form a third hole;
(N) forming an Al film by sputtering on the high melting point metal film without exposing the semiconductor substrate to the atmosphere and without forcibly heating the semiconductor substrate. Depositing an Al film by sputtering while heating the substrate to a temperature in the range of 400 ° C. to the melting point of Al to form a third metal film; (O) third layer Forming a third metal wiring by patterning the metal film of FIG.
JP03156795A 1995-01-27 1995-01-27 Multilayer wiring of semiconductor device and method of manufacturing the same Expired - Fee Related JP3340578B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03156795A JP3340578B2 (en) 1995-01-27 1995-01-27 Multilayer wiring of semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03156795A JP3340578B2 (en) 1995-01-27 1995-01-27 Multilayer wiring of semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH08204010A JPH08204010A (en) 1996-08-09
JP3340578B2 true JP3340578B2 (en) 2002-11-05

Family

ID=12334764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03156795A Expired - Fee Related JP3340578B2 (en) 1995-01-27 1995-01-27 Multilayer wiring of semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3340578B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503518B (en) * 2000-04-19 2002-09-21 Ibm Interconnect via structure and method

Also Published As

Publication number Publication date
JPH08204010A (en) 1996-08-09

Similar Documents

Publication Publication Date Title
JP3353727B2 (en) Method for forming wiring structure of semiconductor device
JP3540895B2 (en) Semiconductor device wiring forming method
JPH069200B2 (en) Method of forming metal wiring
JP3063338B2 (en) Semiconductor device and manufacturing method thereof
JP2000003959A (en) Semiconductor device possessed of dual damascene-type via contact structure and its manufacture
JP3340578B2 (en) Multilayer wiring of semiconductor device and method of manufacturing the same
JP2000012688A (en) Semiconductor device and manufacture thereof
JPH03244126A (en) Manufacture of semiconductor device
JP3021683B2 (en) Wiring for integrated circuits
JP3325714B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH08139190A (en) Manufacture of semiconductor device
KR100399066B1 (en) Method for aluminium-alloy in semiconductor device
JP3331756B2 (en) Wiring formation method
JPH0669205A (en) Semiconductor device and manufacture thereof
JP3745460B2 (en) Wiring formation method of semiconductor device
JPS60196960A (en) Semiconductor device
JPH065544A (en) Manufacture of semiconductor device
JPH05251566A (en) Multilayer interconnection structure
KR930001896B1 (en) Metal line structure of semiconductor apparatus and building method thereof
JPH02186634A (en) Manufacture of integrated circuit device
JPH01255249A (en) Semiconductor integrated circuit device
JPH0774176A (en) Al wiring structure and formation thereof
JPH06291194A (en) Manufacture for semiconductor device
JPH06163720A (en) Semiconductor device and manufacture thereof
JPH0786209A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350