JPH02186634A - Manufacture of integrated circuit device - Google Patents

Manufacture of integrated circuit device

Info

Publication number
JPH02186634A
JPH02186634A JP632189A JP632189A JPH02186634A JP H02186634 A JPH02186634 A JP H02186634A JP 632189 A JP632189 A JP 632189A JP 632189 A JP632189 A JP 632189A JP H02186634 A JPH02186634 A JP H02186634A
Authority
JP
Japan
Prior art keywords
film
wiring
aluminum
titanium
sputtered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP632189A
Other languages
Japanese (ja)
Inventor
Akiyoshi Maeda
明寿 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP632189A priority Critical patent/JPH02186634A/en
Publication of JPH02186634A publication Critical patent/JPH02186634A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To make it possible to form a wiring, which is strong against a stress- migration and is inhibited from generating hillocks, by a method wherein first to third metal films for forming a wiring of a three layer structure are formed by a sputtering method which is conducted using the same vacuum chamber. CONSTITUTION:A silicon oxide film 12 is formed on a silicon substrate 11 by thermal oxidation, a first titanium film 13A is sputtered on this film 12, subsequently, an Al film 14 is sputtered in a vacuum identical with a vacuum, in which the film 13A is sputtered, and moreover, a second titanium film 13B is sputtered. Then, a three layer wiring film consisting of the films 13A, 14 and 13B is patterned by a reactive ion etching method to form a three layer wiring 20.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は集積回路装置の製造方法、特に3層配線の形成
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a method for manufacturing an integrated circuit device, and in particular to a method for forming three-layer wiring.

〔従来の技術〕[Conventional technology]

半導体集積回路の配線材料としては、スパッタリング法
により形成されたアルミニウム膜やアルミニウム合金膜
が広く用いられている。これはアルミニウムが抵抗率が
小さい、加工が容易、密着性がよい、コストが安い等の
利点を有するからである。
Aluminum films and aluminum alloy films formed by sputtering are widely used as wiring materials for semiconductor integrated circuits. This is because aluminum has advantages such as low resistivity, easy processing, good adhesion, and low cost.

また、スパッタリング法の利点としては、蒸着法に比べ
、下地段部での金属膜の被覆度が良いこと、スパッタエ
ツチングが可能で、オーミックコンタクトの良好な接続
を得ることができること、合金膜の形成が容易であるこ
と等があげられる。
In addition, the advantages of the sputtering method, compared to the vapor deposition method, are that the degree of coverage of the metal film on the underlying step is better, that sputter etching is possible, that good ohmic contact can be obtained, and that the formation of an alloy film is possible. For example, it is easy to use.

近年、アルミニウム配線の最大の欠点であるエレクトロ
マイグレーションやストレスマイグレーション対策とし
て、アルミニウム中に0.1%〜2%程度の銅とドーピ
ングした材料を用い、スパッタリング法により形成され
たアルミニウムー銅合金膜やアルミニウムーシリコン−
銅合金膜等が用いられるようになってきた。
In recent years, as a countermeasure against electromigration and stress migration, which are the biggest drawbacks of aluminum wiring, aluminum-copper alloy films formed by sputtering using materials doped with about 0.1% to 2% copper in aluminum have been developed. Aluminum-Silicon-
Copper alloy films and the like have come to be used.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上述した従来のアルミニウムやアルミニ
ウム合金による配線膜ては、高集積度化に伴ない配線が
1μm以下になると、たとえ銅を含む合金膜でもストレ
スマイグレーション耐性か十分でないという問題点があ
る。
However, the above-mentioned conventional wiring films made of aluminum or aluminum alloys have a problem in that when the wiring thickness becomes 1 μm or less as the degree of integration increases, even alloy films containing copper do not have sufficient resistance to stress migration.

これはアルミニウム配線やアルミニウム合金配線自身が
持つ引っ張り応力に加え、保護膜や層間絶縁膜からの応
力が原因となり、特に膜厚か薄く幅の狭い配線に顕著に
影響を及ぼし、断線に至らしめるようになるからである
This is caused by the tensile stress of the aluminum wiring or aluminum alloy wiring itself, as well as the stress from the protective film and interlayer insulation film, which particularly affects thin and narrow wiring, which can lead to disconnection. This is because it becomes

〔課題を解決するための手段〕[Means to solve the problem]

本発明の集積回路装置の製造方法は、半導体基板上に絶
縁膜を介して第1.第2.第3の金属膜を同一真空室を
用いるスパッタリング法により順次形成する工程と、前
記第1.第2.第3の金属膜をパターニングし3層構造
の配線を形成する工程とを含むものである。
In the method for manufacturing an integrated circuit device of the present invention, first . Second. a step of sequentially forming a third metal film by a sputtering method using the same vacuum chamber; Second. This process includes a step of patterning the third metal film to form a three-layer interconnection structure.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図(a>、(b)は本発明の第1の実施例を説明す
るための半導体チップの断面図であり、本発明を一層の
アルミニウム配線へ適用した例である。
FIGS. 1A and 1B are cross-sectional views of a semiconductor chip for explaining a first embodiment of the present invention, and are examples in which the present invention is applied to a single layer of aluminum wiring.

まず第1図(a)に示すように、シリコン基板11上に
熱酸化により酸化シリコン膜12を形成する。次でこの
上にまず第1のチタン膜13Aを1000人〜2000
人の厚さにスパッタリングする。スパッタリングの直面
には基板を100℃〜200°C程度に加熱し、スパッ
タリングの際にも適度の加熱を行なうことにより、基板
温度がほぼ一定に保たれるようにしておく。スパッタリ
ング速度は1000人/分程度か適当である。
First, as shown in FIG. 1(a), a silicon oxide film 12 is formed on a silicon substrate 11 by thermal oxidation. Next, first apply the first titanium film 13A on top of this with a thickness of 1000 to 2000.
Sputtering to a person's thickness. Before sputtering, the substrate is heated to about 100° C. to 200° C., and moderate heating is performed during sputtering so that the substrate temperature is kept almost constant. The sputtering speed is approximately 1000 persons/min or appropriate.

第1のチタン膜]、3Aのスパッタリングが終了したら
、続いて同一真空中でアルミニウム膜14(あるいはア
ルミニウム合金膜)を所定の膜厚にスパッタリングする
。この際も必要によっては100°C〜200°Cの基
板加熱を行なう。またスパッタリング速度は1000人
/分程度が適当である。
After the sputtering of the first titanium film] and 3A is completed, an aluminum film 14 (or an aluminum alloy film) is subsequently sputtered to a predetermined thickness in the same vacuum. At this time, the substrate is heated to 100°C to 200°C if necessary. Further, the appropriate sputtering speed is about 1000 people/min.

アルミニウム膜14のスパッタリングか終了したら、同
一真空中でさらに第2のチタン膜13Bを第1のチタン
膜13Aと同様に、1000〜2000人の厚さにスパ
ッタリングする。この際は基板加熱は行なわなくてよい
After sputtering the aluminum film 14, a second titanium film 13B is further sputtered to a thickness of 1000 to 2000 nm in the same vacuum as the first titanium film 13A. At this time, it is not necessary to heat the substrate.

次に第1図(b)に示すように、第1のチタン膜13A
、アルミニウム膜14及び第2のチタン膜13Bからな
る3層の配線膜を反応性イオンエツチング法によりパタ
ーニングし、3層配線20を形成する。次でその上にプ
ラズマ気相成長法により窒化シリコン膜15を保護膜と
して形成する。
Next, as shown in FIG. 1(b), a first titanium film 13A is formed.
, a three-layer wiring film consisting of the aluminum film 14 and the second titanium film 13B is patterned by reactive ion etching to form a three-layer wiring 20. Next, a silicon nitride film 15 is formed thereon as a protective film by plasma vapor deposition.

このように第1の実施例によれば、アルミニウム膜14
の上下をチタン膜で被覆することにより、3層配線20
上の保護膜から及ぼされる強い圧縮応力が緩和され、ア
ルミニウム配線のストレスマイグレーションが起こりに
くくなる。さらにアルミニウム配線が仮りに断線したと
しても、上下のチタン膜で配線がつながっているため、
完全断線を防止できる。このようにアルミニウム膜の上
下をチタン膜で覆う3層構造の配線にすることにより、
ストレスマイグレーションに強い配線を得ることができ
る。
As described above, according to the first embodiment, the aluminum film 14
By covering the top and bottom of the 3-layer wiring 20 with a titanium film,
The strong compressive stress exerted by the upper protective film is alleviated, making stress migration of the aluminum wiring less likely to occur. Furthermore, even if the aluminum wiring were to break, the wiring would be connected by the upper and lower titanium films, so
Complete disconnection can be prevented. By creating a three-layer wiring structure in which the top and bottom of the aluminum film are covered with titanium films,
Wiring that is resistant to stress migration can be obtained.

第2図(a)〜(C)は本発明の第2の実施例を説明す
るための半導体チップの断面図である。
FIGS. 2(a) to 2(C) are cross-sectional views of a semiconductor chip for explaining a second embodiment of the present invention.

本節2の実施例は二層のアルミニウム配線への適用例で
ある。
The embodiment in Section 2 is an example of application to two-layer aluminum wiring.

まず第2図(a)に示すように、第一の実施例と同様に
、酸化シリコン膜12上にチタン膜にはさまi7たアル
ミニウム膜からなる3層配線20を形成する。その後層
間絶縁膜としてプラズマ気相成長法にて第1の窒化シリ
コン膜15Aと第2窒化シリコン膜15Bとを形成する
。ここで両室化シリコン膜の間には、平坦化の為にシリ
カフィルム等のシリコン塗布膜16を用いである。
First, as shown in FIG. 2(a), similarly to the first embodiment, a three-layer wiring 20 made of an aluminum film sandwiched between titanium films is formed on a silicon oxide film 12. Thereafter, a first silicon nitride film 15A and a second silicon nitride film 15B are formed as interlayer insulating films by plasma vapor deposition. Here, a silicon coating film 16 such as a silica film is used between the bi-chambered silicon films for flattening.

次にこの層間絶縁膜に3層配線20と電気的に接続をと
る為のスルーホール]7を開孔した後、第一の実施例と
同様にして、第3のチタン膜]3Cと第2のアルミニウ
ム膜14Aと第4のチタン膜1.3 Dを同一真空中て
連続的にスパッタリングする。ここで、スパッタリング
の前に3層配線20とのオーミックコンタクトを良好に
する為、一 同−真空中でスパッタリングを行ない、スルーホール部
のチタン膜表面の酸化層を除去することが大切である。
Next, after opening a through hole 7 in this interlayer insulating film for electrical connection with the third layer wiring 20, a third titanium film 3C and a second titanium film 7 are formed in the same manner as in the first embodiment. The aluminum film 14A and the fourth titanium film 1.3D are successively sputtered in the same vacuum. Here, in order to make good ohmic contact with the three-layer wiring 20 before sputtering, it is important to perform sputtering in a vacuum to remove the oxide layer on the surface of the titanium film in the through-hole portion.

次に第2図(C)に示すように、反応性イオンエツチン
グ法により、第3のチタン膜13C2第2のアルミニウ
ム膜14A及び第4のチタン膜13Dをパターニングし
、第2の3層配線2OAを形成し、その上に保護膜とし
てプラズマ化学気相成長法により、第3の窒化シリコン
膜15Cを形成する。
Next, as shown in FIG. 2(C), the third titanium film 13C2, the second aluminum film 14A, and the fourth titanium film 13D are patterned by reactive ion etching, and the second three-layer wiring 2OA is patterned. A third silicon nitride film 15C is formed thereon as a protective film by plasma chemical vapor deposition.

このように第2の実施例においても、アルミニウム配線
の上下をチタン膜で被覆することにより、保護膜及び層
間絶縁膜から及ぼされる強い圧縮応力が緩和され、アル
ミニウム配線のストレスマイグレーションが起こりにく
くなる。また、アルミニウム層とチタン層の完全断線を
防止できる為、ストレスマイグレーションに強い配線を
提供することができる。さらに二次的な効果として、後
工程の熱処理で発生するアルミニウム配線上のヒロック
もその上のチタン層の押しつけ効果により、抑制するこ
とが可能である。
In this way, in the second embodiment as well, by covering the top and bottom of the aluminum wiring with titanium films, the strong compressive stress exerted by the protective film and the interlayer insulating film is alleviated, making it difficult for stress migration to occur in the aluminum wiring. Furthermore, since complete disconnection between the aluminum layer and the titanium layer can be prevented, it is possible to provide wiring that is resistant to stress migration. Furthermore, as a secondary effect, hillocks on the aluminum wiring that occur during the heat treatment in the post-process can also be suppressed by the pressing effect of the titanium layer thereon.

尚、上記実施例においてはチタン膜とアルミニウム膜を
用いた場合について説明したが、チタン膜の代りにモリ
ブデン膜やタングステン膜、またアルミニウム膜の代り
にアルミニウム合金膜を用いることができる。
In the above embodiments, a titanium film and an aluminum film are used, but a molybdenum film or a tungsten film can be used instead of the titanium film, and an aluminum alloy film can be used instead of the aluminum film.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、3層構造の配線を形成す
るための第1〜第3の金属膜を同一真空室を用いるスパ
ッタリング法により形成することによりストレスマイグ
レーションに強く、ヒロックの抑制された配線が形成で
きる効果がある。従って集積回路装置の品質を向上させ
ることができる。
As explained above, the present invention is resistant to stress migration and suppresses hillocks by forming the first to third metal films for forming a three-layer wiring structure by a sputtering method using the same vacuum chamber. This has the effect of allowing wiring to be formed. Therefore, the quality of the integrated circuit device can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明の第1及び第2の実施例を説
明するための半導体チップの断面図である。 11・・・シリコン基板、12・・・酸化シリコン膜、
13A〜13D・・・チタン膜、14・・・アルミニウ
ム膜、15.15A〜15C・・・窒化シリコン膜、1
6・・・シリコン塗布膜、17・・・スルーホール、2
0.2OA・・・3層配線。
1 and 2 are cross-sectional views of a semiconductor chip for explaining first and second embodiments of the present invention. 11... Silicon substrate, 12... Silicon oxide film,
13A-13D...Titanium film, 14...Aluminum film, 15.15A-15C...Silicon nitride film, 1
6... Silicon coating film, 17... Through hole, 2
0.2OA...3 layer wiring.

Claims (1)

【特許請求の範囲】[Claims]  半導体基板上に絶縁膜を介して第1、第2、第3の金
属膜を同一真空室を用いるスパッタリング法により順次
形成する工程と、前記第1、第2、第3の金属膜をパタ
ーニングし3層構造の配線を形成する工程とを含むこと
を特徴とする集積回路装置の製造方法。
A step of sequentially forming first, second, and third metal films on a semiconductor substrate via an insulating film by a sputtering method using the same vacuum chamber, and patterning the first, second, and third metal films. 1. A method of manufacturing an integrated circuit device, the method comprising the step of forming a three-layer wiring structure.
JP632189A 1989-01-13 1989-01-13 Manufacture of integrated circuit device Pending JPH02186634A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP632189A JPH02186634A (en) 1989-01-13 1989-01-13 Manufacture of integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP632189A JPH02186634A (en) 1989-01-13 1989-01-13 Manufacture of integrated circuit device

Publications (1)

Publication Number Publication Date
JPH02186634A true JPH02186634A (en) 1990-07-20

Family

ID=11635101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP632189A Pending JPH02186634A (en) 1989-01-13 1989-01-13 Manufacture of integrated circuit device

Country Status (1)

Country Link
JP (1) JPH02186634A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444186A (en) * 1991-10-22 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Multilayer conductive wire for semiconductor device and manufacturing method thereof
JPH07263555A (en) * 1994-03-24 1995-10-13 Nec Corp Production process of semiconductor device
US5543357A (en) * 1993-12-08 1996-08-06 Nec Corporation Process of manufacturing a semiconductor device by filling a via hole in an interlayered film of the device with wiring metal
WO2009044615A1 (en) * 2007-10-03 2009-04-09 Rohm Co., Ltd. Organic semiconductor light emitting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5444186A (en) * 1991-10-22 1995-08-22 Mitsubishi Denki Kabushiki Kaisha Multilayer conductive wire for semiconductor device and manufacturing method thereof
US5543357A (en) * 1993-12-08 1996-08-06 Nec Corporation Process of manufacturing a semiconductor device by filling a via hole in an interlayered film of the device with wiring metal
JPH07263555A (en) * 1994-03-24 1995-10-13 Nec Corp Production process of semiconductor device
WO2009044615A1 (en) * 2007-10-03 2009-04-09 Rohm Co., Ltd. Organic semiconductor light emitting device
JP2009087907A (en) * 2007-10-03 2009-04-23 Rohm Co Ltd Organic semiconductor light-emitting device

Similar Documents

Publication Publication Date Title
EP0310108B1 (en) Interconnection structure of a semiconductor device and method of manufacturing the same
JPH08191104A (en) Semiconductor integrated circuit device and manufacturing method thereof
JP3244058B2 (en) Method for manufacturing semiconductor device
JPS6343349A (en) Multilayer thin-film interconnection
JPH02125447A (en) Semiconductor device and manufacture thereof
JPH02186634A (en) Manufacture of integrated circuit device
TW448506B (en) Manufacturing method of semiconductor device
JPH04355951A (en) Semiconductor device and manufacture thereof
JPS60193362A (en) Semiconductor device
JPS61214538A (en) Wiring structure and its manufacture
JP4752108B2 (en) Semiconductor device and manufacturing method thereof
JPH04196486A (en) Semiconductor device
JPH0629294A (en) Manufacture of semiconductor device
JPH10106972A (en) Manufacture of electrode wiring structure
JPH02260535A (en) Manufacture of semiconductor device
JPH03171758A (en) Semiconductor device and manufacture thereof
JP3340578B2 (en) Multilayer wiring of semiconductor device and method of manufacturing the same
JP2000208520A (en) Semiconductor integrated circuit device and its manufacture
JPH03268425A (en) Manufacture of semiconductor device
JPH0235731A (en) Manufacture of semiconductor device
JPH11214513A (en) Wiring structure of integrated circuit, and wiring formation method
JPS63262856A (en) Manufacture of semiconductor device
JPS60213059A (en) Manufacture of semiconductor device
JPH06326102A (en) Semiconductor device and its manufacture
JPH0472733A (en) Manufacture of semiconductor device