JP3087692B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3087692B2
JP3087692B2 JP09172867A JP17286797A JP3087692B2 JP 3087692 B2 JP3087692 B2 JP 3087692B2 JP 09172867 A JP09172867 A JP 09172867A JP 17286797 A JP17286797 A JP 17286797A JP 3087692 B2 JP3087692 B2 JP 3087692B2
Authority
JP
Japan
Prior art keywords
film
hole
wiring material
conductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09172867A
Other languages
Japanese (ja)
Other versions
JPH118304A (en
Inventor
晶 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09172867A priority Critical patent/JP3087692B2/en
Publication of JPH118304A publication Critical patent/JPH118304A/en
Application granted granted Critical
Publication of JP3087692B2 publication Critical patent/JP3087692B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E30/00Energy generation of nuclear origin
    • Y02E30/30Nuclear fission reactors

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、絶縁体層中の接続孔を介して、下
部と上部の導電層を電気的に接続する際に接続孔を導電
体材料で埋め込む技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method of manufacturing a semiconductor device, wherein the connection hole is electrically connected to the lower and upper conductive layers via the connection hole in the insulator layer. Technology related to embedding with materials.

【0002】[0002]

【従来の技術】半導体集積回路等において、半導体基板
上に形成される素子間や周辺回路をつなぐ内部配線の導
体膜形成にはスパッタ法が一般に用いられている。最
近、半導体集積回路の微細化が進み、必然的に、配線と
不純物拡散層をつなぐコンタクトホール、配線と配線を
つなぐスルーホールの径も縮小化された。
2. Description of the Related Art In a semiconductor integrated circuit or the like, a sputtering method is generally used for forming a conductor film of an internal wiring connecting elements and a peripheral circuit formed on a semiconductor substrate. In recent years, the miniaturization of semiconductor integrated circuits has progressed, and inevitably the diameters of contact holes connecting wirings and impurity diffusion layers and through holes connecting wirings have also been reduced.

【0003】このような微細ホールに対し、従来のスパ
ッタ法(コンベンショナルスパッタ法)による導電膜形
成では、要求される信頼性や電気的特性を確保するのが
難しくなってきた。そこで、微細ホールへの導体等の埋
め込み技術が重要不可欠なものとなっている。その技術
の一つとして、アルミリフロー法が注目されている。こ
の方法は、アルミ系合金をスパッタ成膜した後、これ
を、同一真空中で高温加熱することにより、アルミ系合
金膜を流動化させて、ホールを埋め込むものである。
[0003] For such fine holes, it has become difficult to secure required reliability and electrical characteristics by forming a conductive film by a conventional sputtering method (conventional sputtering method). Therefore, a technique of embedding a conductor or the like into a fine hole has become indispensable. As one of the techniques, an aluminum reflow method has attracted attention. In this method, an aluminum-based alloy is formed by sputtering and then heated at a high temperature in the same vacuum to fluidize the aluminum-based alloy film and fill holes.

【0004】図3は、この従来のアルミリフロー法の製
造工程を工程順に模式的に示した図である。図3に示す
ように、シリコン基板1に形成された拡散層3上に層間
絶縁膜2にコンタクトホールを形成した後(図3(a)
参照)、後工程の高温加熱に起因して起こるアルミニウ
ム(「アルミ」という)のシリコン基板1へのスパイク
現象やリークの発生などを防止するため、アルミニウム
のシリコン基板との反応を阻止するバリア膜であるチタ
ン膜4、窒化チタン膜5を順次堆積する(図3(b)参
照)。さらにこの時、これらバリア膜のバリア性向上を
目的として、窒素雰囲気中にて、600〜1000℃の
温度範囲内で加熱処理を行う場合もある。
FIG. 3 is a diagram schematically showing the manufacturing steps of the conventional aluminum reflow method in the order of the steps. As shown in FIG. 3, after a contact hole is formed in interlayer insulating film 2 on diffusion layer 3 formed in silicon substrate 1 (FIG. 3A)
Barrier film for preventing the reaction of aluminum (referred to as "aluminum") with the silicon substrate in order to prevent spikes and leakage of aluminum (referred to as "aluminum") to the silicon substrate 1 caused by high-temperature heating in a later step. Then, a titanium film 4 and a titanium nitride film 5 are sequentially deposited (see FIG. 3B). Further, at this time, heat treatment may be performed in a nitrogen atmosphere within a temperature range of 600 to 1000 ° C. in order to improve the barrier properties of these barrier films.

【0005】次に、チタン層6を形成する。アルミ合金
膜7のホール側壁部の膜厚は、通常のスパッタ法で成膜
した場合、非常に薄い。このため、窒化チタン層5の上
に直接アルミ合金層7を形成して熱処理すると、この部
分で段切れをおこし、ボイドが発生してしまう。このチ
タン層6を設けることにより、アルミとチタンの薄い合
金層9(図3(d)参照)が加熱工程で形成され、接着
板のような役割を果たし、段切れを防止する。なお、こ
のチタン層6の効果は、例えば特開平8−153794
号公報にも記載されている。
Next, a titanium layer 6 is formed. The thickness of the aluminum alloy film 7 on the side wall of the hole is very small when formed by a normal sputtering method. For this reason, when the aluminum alloy layer 7 is formed directly on the titanium nitride layer 5 and heat-treated, a step break occurs in this portion, and voids are generated. By providing this titanium layer 6, a thin alloy layer 9 of aluminum and titanium (see FIG. 3 (d)) is formed in the heating step, and functions as an adhesive plate to prevent disconnection. The effect of the titanium layer 6 is described in, for example, Japanese Patent Application Laid-Open No. 8-153794.
It is also described in the official gazette.

【0006】次に、真空を破ることなく、続けてアルミ
合金膜7(例えばAlCu)を形成し(図3(c)参
照)、さらに真空を破ることなく400〜500℃の温
度で加熱することでアルミ合金膜7を流動させて、コン
タクトホールを埋め込む(図3(d)参照)。
Next, an aluminum alloy film 7 (for example, AlCu) is continuously formed without breaking the vacuum (see FIG. 3C), and further heated at a temperature of 400 to 500 ° C. without breaking the vacuum. Then, the aluminum alloy film 7 is caused to flow to fill the contact holes (see FIG. 3D).

【0007】しかしながら、この従来のアルミリフロー
法では、特に高いアスペクト比を持つ微細コンタクトホ
ールに適用した場合、たとえチタン層6を設けて段切れ
を防止したとしても、開口部にアルミのオーバーハング
が大きく形成され、このまま加熱によりアルミ合金膜7
を埋め込もうとしても、開口部においてアルミ合金膜7
が塞がってしまい、ボイド11が形成されてしまう(図
3(e)参照)。
However, in the conventional aluminum reflow method, when applied to a fine contact hole having a particularly high aspect ratio, even if the titanium layer 6 is provided to prevent disconnection, aluminum overhangs in the opening. The aluminum alloy film 7 is formed large and heated as it is
When the aluminum alloy film 7 is
Is closed, and voids 11 are formed (see FIG. 3E).

【0008】この現象は、加熱時のアルミ原子の挙動に
より説明できる。すなわち、加熱によりアルミ原子は表
面拡散を始めるが、表面積の違いから、配線上部(図3
(c)のB)に比べ、ホール内壁(図3(c)のA)で
のアルミ原子拡散量は少ない。このため、ホール内部を
埋め込むのに十分な量のアルミ原子がホール底部へ拡散
する前に、配線上部より拡散してきたアルミ原子により
開口部が塞がってしまう。これは、微細ホールほど、オ
ーバーハング部の隙間が小さくなり顕著に影響を受ける
ものである。なお、このオーバーハング部の隙間を小さ
くするために、アルミ合金膜7の膜厚を減らすと、埋め
込みに十分なアルミ原子が供給されないので、やはり埋
め込み不良となる。
This phenomenon can be explained by the behavior of aluminum atoms during heating. That is, aluminum atoms begin to diffuse on the surface by heating, but due to the difference in surface area, the upper part of the wiring (FIG. 3)
The diffusion amount of aluminum atoms on the inner wall of the hole (A in FIG. 3C) is smaller than that in B) of FIG. For this reason, the opening is closed by aluminum atoms diffused from the upper part of the wiring before aluminum atoms sufficient to fill the inside of the hole diffuse to the bottom of the hole. This is because the gap between the overhang portions becomes smaller as the size of the finer holes decreases, and is significantly affected. If the thickness of the aluminum alloy film 7 is reduced in order to reduce the gap between the overhang portions, sufficient aluminum atoms for embedding are not supplied, so that embedding failure also occurs.

【0009】この問題を解決するアルミリフロー法とし
て、例えば特開平7−115073号公報には、図4に
示すような方法が提案されている。図3を参照して説明
した、従来のアルミリフロー法と同様に、コンタクトホ
ールを形成し、バリア膜であるチタン膜4、窒化チタン
膜5を形成する(図4(b)参照)。
As an aluminum reflow method for solving this problem, for example, a method shown in FIG. Similar to the conventional aluminum reflow method described with reference to FIG. 3, a contact hole is formed, and a titanium film 4 and a titanium nitride film 5, which are barrier films, are formed (see FIG. 4B).

【0010】その後、CVD(化学気相成長)法により
アルミ膜12を形成し、真空を破らずにスパッタ法でア
ルミ合金膜7を形成する(図4(c)参照)。
After that, an aluminum film 12 is formed by a CVD (chemical vapor deposition) method, and an aluminum alloy film 7 is formed by a sputtering method without breaking vacuum (see FIG. 4C).

【0011】そしてさらに、真空を破らず400〜50
0℃で加熱し、アルミ膜12、アルミ合金7を流動化さ
せホールを埋め込む(図3(d)参照)。
Further, without breaking the vacuum, 400 to 50
Heating is performed at 0 ° C. to fluidize the aluminum film 12 and the aluminum alloy 7 and fill the holes (see FIG. 3D).

【0012】この方法では、CVD法でアルミ膜13が
ホール内壁に十分な膜厚で形成されるため、アルミの段
切れを防止するチタン層を形成する必要がない。
In this method, since the aluminum film 13 is formed with a sufficient thickness on the inner wall of the hole by the CVD method, it is not necessary to form a titanium layer for preventing aluminum from being disconnected.

【0013】また、CVD法によるアルミでオーバーハ
ングを形成せず、ある程度ホール内を埋め込めるので、
その後のスパッタ法によるアルミ合金層7を薄くでき
る。
In addition, since the overhang is not formed with aluminum by the CVD method and the hole can be buried to some extent,
The aluminum alloy layer 7 can be made thinner by the subsequent sputtering method.

【0014】このため、図3に示した従来のアルミリフ
ロー法に比べ、オーバーハングを小さくできるので、ボ
イドを発生させずに、より微細なホールの埋め込みが可
能となる。
As a result, overhang can be reduced as compared with the conventional aluminum reflow method shown in FIG. 3, so that finer holes can be buried without generating voids.

【0015】[0015]

【発明が解決しようとする課題】従来、半導体装置の電
極配線材料としては、導電性の良さや加工性の良さから
アルミニウムあるいはその合金膜が用いられているが、
その形成方法としては、プロセスの簡便性、生産性の高
さを理由として、主にスパッタ法が使用されている。
Conventionally, aluminum or its alloy film has been used as an electrode wiring material of a semiconductor device because of its good conductivity and good workability.
As a forming method, a sputtering method is mainly used because of simplicity of the process and high productivity.

【0016】一方、図4を参照して説明した上記特開平
7−115073号公報に記載のアルミリフロー法で
は、埋め込み性を向上させるために、CVD法を使用し
ている。しかしながら、このCVD法によるアルミ膜形
成は、現時点で、一般的に半導体装置の製造に使用され
ているものではないので、新規設備の導入が必要であり
コストが高くなる、という問題点を有している。
On the other hand, in the aluminum reflow method described in Japanese Patent Application Laid-Open No. H7-115073 described with reference to FIG. 4, a CVD method is used in order to improve the embedding property. However, the formation of an aluminum film by the CVD method is not generally used in the manufacture of semiconductor devices at the present time, so that there is a problem that it is necessary to introduce new equipment and the cost becomes high. ing.

【0017】そして、その成膜速度は、通常のスパッタ
法に比べると1/100程度となるので、スループット
が低下し、ついては生産性が低下する。
Since the film forming speed is about 1/100 of that of a normal sputtering method, the throughput is reduced and the productivity is reduced.

【0018】また、アルミ配線では信頼性(エレクトロ
マイグレーションやストレスマイグレーションの耐性)
を向上させるために、一般的にシリコンや銅などの不純
物添加された合金膜を用いる。
In the case of aluminum wiring, reliability (resistance to electromigration and stress migration)
In general, an alloy film to which impurities such as silicon and copper are added is used to improve the quality.

【0019】しかし、現時点で、CVD法による純アル
ミの成膜技術はかなり開発が進んでいるが、不純物を添
加したアルミの形成は困難である。さらに、前述のアル
ミリフロー法(特開平7−115073号公報)といえ
ども、一層微細なホールでは、やはり、図3に示した従
来のアルミリフロー法と同じように、加熱時に開口部の
オーバーハングしたアルミが塞がり、ボイドが形成され
てしまう(図4(e)参照)。
However, at present, the technology for forming a film of pure aluminum by the CVD method has been considerably developed, but it is difficult to form aluminum to which impurities are added. Further, even in the above-described aluminum reflow method (Japanese Patent Application Laid-Open No. H7-115073), in the case of a finer hole, the overhang of the opening at the time of heating is also the same as in the conventional aluminum reflow method shown in FIG. The formed aluminum is blocked and voids are formed (see FIG. 4E).

【0020】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、微細ホールへ導
電材料をボイド無く埋め込める半導体装置の製造方法を
提供することにある。また、本発明の他の目的は、コス
トが掛かり、生産性を低下させる新規プロセスを用いる
ことなく、より微細なホールの埋め込みを可能とする半
導体装置の製造方法を提供することにある。
Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device in which a conductive material can be embedded in a fine hole without voids. It is another object of the present invention to provide a method of manufacturing a semiconductor device which allows finer holes to be buried without using a new process which increases costs and lowers productivity.

【0021】[0021]

【課題を解決するための手段】 前記目的を達成するた
め、本発明の半導体装置の製造方法は、基板上に導電領
域または導電体配線を形成する工程と、前記導電領域ま
たは導電体配線上に接続孔を有する絶縁体層を形成する
工程と、前記接続孔を覆ってさらに導電体配線材料を成
膜する工程を有し、さらに、この基板を熱処理すること
により、前記接続孔を前記導電体配線材料で埋め込む半
導体装置の製造方法において、前記熱処理前に前記成膜
された導電体配線材料表面に、前記熱処理時においてこ
の導電体を形成する原子の拡散を抑制する処理を施すも
のである。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a step of forming a conductive region or a conductor wiring on a substrate, and a step of forming a conductive region or a conductor wiring on the substrate. Forming an insulator layer having a connection hole, and further forming a conductor wiring material over the connection hole, and further performing a heat treatment on the substrate to form the connection hole into the conductor. In the method of manufacturing a semiconductor device to be embedded with a wiring material, a process of suppressing diffusion of atoms forming the conductor during the heat treatment is performed on the surface of the conductor wiring material formed before the heat treatment.

【0022】本発明においては、前記導電体配線材料が
アルミ合金膜又は銅膜であり、前記導電体を形成する原
子の拡散を抑制する処理が導体膜表面にチタン薄膜を形
成することを特徴とする。
In the present invention, the conductor wiring material is an aluminum alloy film or a copper film, and the treatment for suppressing the diffusion of atoms forming the conductor forms a titanium thin film on the surface of the conductor film. I do.

【0023】さらに、本発明においては、前記導電体配
線材料がアルミ合金膜又は銅膜であり、前記導電体を形
成する原子の拡散を抑制する処理が導体膜表面を窒化プ
ラズマに曝すことを特徴とする。
Further, in the present invention, the conductor wiring material is an aluminum alloy film or a copper film, and the treatment for suppressing the diffusion of atoms forming the conductor exposes the surface of the conductor film to nitriding plasma. And

【0024】[0024]

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の実施の形態では、加熱によるホー
ル内への導体膜の埋め込み前に、導体配線上部での導体
原子の拡散を抑制する処理を施すことにより、ホール内
部(側壁)での導体原子拡散を優先させる。これによ
り、導体層のオーバーハング部がホール内の埋め込み完
了前に塞がり、ボイドが形成されることを防ぐ。このた
め、微細ホールでもボイド無く導体膜を埋め込める。
Embodiments of the present invention will be described below. In the embodiment of the present invention, before the conductor film is buried in the hole by heating, the treatment for suppressing the diffusion of the conductor atom in the upper part of the conductor wiring is performed, so that the diffusion of the conductor atom in the hole (sidewall) is performed. Prioritize. This prevents the overhang portion of the conductor layer from being closed before the completion of the filling in the hole, thereby preventing a void from being formed. For this reason, the conductor film can be buried without voids even in fine holes.

【0025】本発明は、好ましい一つの実施の形態にお
いて、コンタクトホールに、バリア膜であるチタン膜
(図1の4)、窒化チタン膜(図1の5)を形成し、チ
タン膜(図1の6)、アルミ合金膜(図1の7)、チタ
ン薄膜(図1の8)を真空を破らずに順次形成する。そ
して、さらに真空を破らずに、400〜500℃の熱処
理を行うことにより、コンタクトホール内をアルミ合金
膜(図1の7)で埋め込む。つづいてアルミ合金膜上に
チタン薄膜8を形成することにより、熱処理工程で、配
線上部に、アルミとチタンの合金層(図1の9)を形成
し、アルミ原子の拡散量を抑制する。これにより、コン
タクトホール内部が埋め込まれる前に、ホール上部が塞
がりボイドが形成されることを防ぐ。よって、ボイド無
く微細コンタクトホールの埋め込みが可能となる。
According to a preferred embodiment of the present invention, a titanium film (4 in FIG. 1) as a barrier film and a titanium nitride film (5 in FIG. 1) are formed in a contact hole, and the titanium film (FIG. 1) is formed. 6), an aluminum alloy film (7 in FIG. 1) and a titanium thin film (8 in FIG. 1) are sequentially formed without breaking vacuum. Then, the inside of the contact hole is filled with an aluminum alloy film (7 in FIG. 1) by performing a heat treatment at 400 to 500 ° C. without breaking the vacuum. Subsequently, by forming the titanium thin film 8 on the aluminum alloy film, an alloy layer of aluminum and titanium (9 in FIG. 1) is formed on the wiring in the heat treatment step, thereby suppressing the diffusion amount of aluminum atoms. Thereby, before the inside of the contact hole is buried, it is possible to prevent the upper portion of the hole from being closed and form a void. Therefore, it is possible to bury the fine contact holes without voids.

【0026】また、本発明の実施の形態においては、ホ
ールをアルミ合金膜で埋め込んだ後、アルミ合金膜を窒
素プラズマに曝すことにより、配線層上部のアルミ原子
の拡散量を抑制し、ホール内部がボイド無く埋め込まれ
る。
In the embodiment of the present invention, after the hole is filled with an aluminum alloy film, the aluminum alloy film is exposed to nitrogen plasma to suppress the diffusion amount of aluminum atoms in the upper part of the wiring layer, thereby reducing the amount of aluminum atoms in the hole. Is embedded without voids.

【0027】また、本発明の実施の形態においては、既
存のプロセス(コンベンショナルスパッタ法)を用いれ
ばよいので、新設備への投資はいらない。
Further, in the embodiment of the present invention, an existing process (conventional sputtering method) may be used, so that investment in new equipment is not required.

【0028】以上より、本発明を半導体装置製造に適用
すれば、余分な投資や生産性の低下を招かず、微細ホー
ルの埋め込みができ、半導体集積回路の製造歩留まりや
信頼性の向上がはかれる。
As described above, when the present invention is applied to the manufacture of a semiconductor device, fine holes can be buried without incurring extra investment and a decrease in productivity, and the production yield and reliability of a semiconductor integrated circuit can be improved.

【0029】[0029]

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention;

【0030】[実施例1]図1は、本発明の第1の実施
例の製造方法を説明するために、コンタクトホール形成
の場合を例に製造工程順に断面を模式的に示した工程断
面図である。
[Embodiment 1] FIG. 1 is a process cross-sectional view schematically showing a cross section in the order of the manufacturing process, taking a case of forming a contact hole as an example, for explaining the manufacturing method of the first embodiment of the present invention. It is.

【0031】図1(a)に示すように、半導体基板1の
主面上に不純物拡散層3、厚さ1.0μmの絶縁膜2を
形成し、フォトレジスト法と異方性エッチングにより、
不純物拡散層3を露出させ、コンタクトホールを形成す
る。その後、各種薬液や逆スパッタリングにより不純物
拡散層3の表面を洗浄し、図1(b)に示すように、ス
パッタ法でチタン膜4を0.06μm、窒化チタン膜5
を0.1μm形成する。ここで、コンタクトのバリア性
確保と、コンタクト抵抗安定化を目的として、窒化雰囲
気中で400〜1000℃、20〜120秒間のランプ
熱処理を行っても良い。
As shown in FIG. 1A, an impurity diffusion layer 3 and an insulating film 2 having a thickness of 1.0 μm are formed on a main surface of a semiconductor substrate 1 and are formed by a photoresist method and anisotropic etching.
The impurity diffusion layer 3 is exposed, and a contact hole is formed. Thereafter, the surface of the impurity diffusion layer 3 is cleaned by various chemicals or reverse sputtering, and as shown in FIG. 1B, the titanium film 4 is
Is formed to a thickness of 0.1 μm. Here, a lamp heat treatment may be performed in a nitriding atmosphere at 400 to 1000 ° C. for 20 to 120 seconds for the purpose of ensuring the barrier properties of the contact and stabilizing the contact resistance.

【0032】次に、図1(c)に示すように、チタン膜
6を0.03μm、アルミ合金膜7を0.9μm、それ
ぞれスパッタ法により順次形成する。
Next, as shown in FIG. 1C, a titanium film 6 and an aluminum alloy film 7 are formed in order of 0.03 μm and 0.9 μm, respectively, by sputtering.

【0033】続いて真空を破らずに、アルミ合金膜7の
配線上部(図1(d)のB)に、スパッタ法により島上
のチタン薄膜8を形成する。島状にチタン薄膜8を形成
するには、チタンの成膜速度から計算して、10〜20
オングストローム(1〜2nm)程度の膜厚に相当する
スパッタ時間を設定すれば良い。
Subsequently, without breaking the vacuum, a titanium thin film 8 on the island is formed on the aluminum alloy film 7 above the wiring (B in FIG. 1D) by a sputtering method. In order to form the titanium thin film 8 in an island shape, it is calculated from the deposition rate of titanium to be 10 to 20.
A sputtering time corresponding to a film thickness of about angstrom (1-2 nm) may be set.

【0034】そして、図1(e)に示すように、さらに
真空を破らず400〜500℃の熱処理を施すことによ
りホール内部は、アルミ合金膜7で埋め込まれる。
Then, as shown in FIG. 1E, the inside of the hole is filled with an aluminum alloy film 7 by performing a heat treatment at 400 to 500 ° C. without breaking the vacuum.

【0035】ここで、チタン膜6とチタン薄膜8の働き
について説明する。
Here, the function of the titanium film 6 and the titanium thin film 8 will be described.

【0036】従来技術で説明したように、チタン膜6
は、ホール側壁で薄くなっているアルミ合金膜7が、こ
の後の熱処理過程で段切れしボイドが発生するのを防ぐ
ものである。さらに具体的に説明する。
As described in the prior art, the titanium film 6
This is to prevent the aluminum alloy film 7 thinned on the side wall of the hole from being cut off in the subsequent heat treatment process to generate voids. This will be described more specifically.

【0037】熱処理時に、ホール側壁部では、チタン膜
6とアルミ合金膜7が反応し、アルミとチタンの合金層
と余剰のアルミ合金層7の積層構造となる。
At the time of the heat treatment, the titanium film 6 and the aluminum alloy film 7 react on the side wall of the hole to form a laminated structure of an aluminum-titanium alloy layer and an excess aluminum alloy layer 7.

【0038】このアルミとチタンの合金層9は、強固な
接着板となり、ホール側壁の余剰アルミ合金層7自体は
流動しにくい。しかし、その表面は活性なため、ホール
上部より拡散してきたアルミ原子はこれを橋として、ホ
ール底部へと移動できる。もし、チタン膜6を設けず、
窒化チタン5上に直接アルミ合金膜7を形成し熱処理を
行うと、その濡れ性の悪さから、ホール側壁のアルミ原
子は、ホール上部およひ下部へと吸い寄せられ、段切れ
してしまう。すると、ホール底部へのアルミ原子拡散経
路が絶たれるので、結果としてボイドが形成されてしま
う。
The aluminum-titanium alloy layer 9 serves as a strong adhesive plate, and the excess aluminum alloy layer 7 on the side wall of the hole does not easily flow. However, since the surface is active, aluminum atoms diffused from the top of the hole can move to the bottom of the hole using this as a bridge. If the titanium film 6 is not provided,
When the aluminum alloy film 7 is formed directly on the titanium nitride 5 and heat treatment is performed, aluminum atoms on the side wall of the hole are attracted to the upper and lower portions of the hole due to poor wettability, and are cut off. Then, the diffusion path of the aluminum atoms to the bottom of the hole is cut off, resulting in the formation of voids.

【0039】次に、チタン薄膜8の働きについて説明す
る。このチタン薄膜8を形成しない従来のアルミリフロ
ー法では、配線上部(図3(c)のB)からホール上部
へ拡散するアルミ原子量に比べると、ホール側壁(図3
(c)のA)からホール底部へのそれがかなり少ない。
このため、ホール内部を埋め込むのに十分な量のアルミ
原子がホール底部へ拡散する前に、ホール上部が塞がっ
てしまう。そして、ボイドが形成される。これは、拡散
するアルミ原子の供給量の違いである。ホール上部で
は、配線上部の四方八方からアルミ原子が拡散してくる
が、ホール内部では、相対的に表面積の小さな側壁部か
らのみとなるからである。
Next, the function of the titanium thin film 8 will be described. In the conventional aluminum reflow method in which the titanium thin film 8 is not formed, the side wall of the hole (FIG. 3) is compared with the amount of aluminum atoms diffused from the upper part of the wiring (B in FIG.
(C) A little from A) to the bottom of the hole.
For this reason, the upper portion of the hole is closed before a sufficient amount of aluminum atoms to fill the inside of the hole diffuses to the bottom of the hole. Then, a void is formed. This is due to the difference in the supply of aluminum atoms that diffuse. This is because aluminum atoms diffuse from the top and bottom of the wiring in all directions, but inside the hole only from the side wall having a relatively small surface area.

【0040】本実施例において、チタン薄膜8がある場
合には、熱処理時に、配線上部でアルミとチタンの合金
層9が形成される。すると、上述のように、このアルミ
とチタンの合金層9は強固なため、ここからは、拡散す
るアルミ原子が供給されない。すなわち、配線上部(図
1(d)のB)からホール上部へ拡散する単位時間当た
りのアルミ原子量を減らすことができる。このアルミ原
子の拡散量が、ホール側壁からホール底部へのそれと同
等もしくは以下ならば、ホール内部が埋め込まれる前に
ホール上部が塞がることはない。よって、本実施例は、
より微細なホールの埋め込みを可能にする。
In this embodiment, when there is a titanium thin film 8, an alloy layer 9 of aluminum and titanium is formed above the wiring during the heat treatment. Then, as described above, since the alloy layer 9 of aluminum and titanium is strong, diffused aluminum atoms are not supplied from here. That is, the amount of aluminum atoms per unit time diffused from the upper part of the wiring (B in FIG. 1D) to the upper part of the hole can be reduced. If the diffusion amount of the aluminum atoms is equal to or less than that from the hole side wall to the hole bottom, the upper portion of the hole will not be closed before the inside of the hole is buried. Therefore, in this embodiment,
It enables the filling of finer holes.

【0041】[実施例2]図2は、本発明の第2の実施
例の製造方法を説明するために、コンタクトホール形成
の場合を例に工程順に断面を模式的に示した工程断面図
である。
[Embodiment 2] FIG. 2 is a process cross-sectional view schematically showing a cross section in the order of processes, taking a case of forming contact holes as an example, for explaining a manufacturing method of a second embodiment of the present invention. is there.

【0042】前記第1の実施例と同様に、バリア膜であ
るチタン膜4、窒化チタン膜5をコンタクトホールに形
成後、チタン膜6、アルミ合金膜7をそれぞれ形成する
(図2(c)参照)。
Similar to the first embodiment, after forming a titanium film 4 and a titanium nitride film 5 as barrier films in contact holes, a titanium film 6 and an aluminum alloy film 7 are formed respectively (FIG. 2C). reference).

【0043】続いて、真空を破らずに、アルミ合金膜7
の表面を平行平板による窒化プラズマに曝す。この窒化
プラズマの条件は、RFパワー:300W、窒化圧力:
80mTorr、基板温度:50℃、プロセスタイム:
5secが好適である。これにより、アルミ合金膜7の
表面とホール底部の一部が部分的に窒化アルミ膜10が
形成される(図2(d)参照)。
Subsequently, the aluminum alloy film 7 is maintained without breaking the vacuum.
Is exposed to nitriding plasma by a parallel plate. The conditions of the nitriding plasma are as follows: RF power: 300 W, nitriding pressure:
80 mTorr, substrate temperature: 50 ° C., process time:
5 sec is preferred. As a result, the aluminum nitride film 10 is partially formed on the surface of the aluminum alloy film 7 and a part of the bottom of the hole (see FIG. 2D).

【0044】窒化イオン10′は、シリコン基板1に対
して、ほぼ垂直に入射するため、オーバーハング部で影
になるホール側壁のアルミ合金膜7を窒化することはな
い。この窒化アルミ合金層11もまた、アルミとチタン
の合金層と同じく強固なため、配線上部でのアルミ原子
の拡散量を抑制する効果がある。よって、前記第1の実
施例と同じ作用効果が得られるので、その後、真空を破
らず400〜500℃の熱処理をすることによりホール
内部がボイド無くアルミ合金膜7で埋め込まれる(図2
(e)参照)。
Since the nitride ions 10 'are incident on the silicon substrate 1 almost perpendicularly, the aluminum alloy film 7 on the side wall of the hole, which is shadowed by the overhang portion, is not nitrided. The aluminum nitride alloy layer 11 is also strong like the alloy layer of aluminum and titanium, and thus has an effect of suppressing the diffusion amount of aluminum atoms above the wiring. Therefore, the same operation and effect as those of the first embodiment can be obtained, and thereafter, the inside of the hole is filled with the aluminum alloy film 7 without voids by performing a heat treatment at 400 to 500 ° C. without breaking the vacuum (FIG. 2).
(E)).

【0045】上記第1の実施例では、チタンを例として
説明したが、他の膜種でも同じ効果が得られるものであ
れば、これに限らない。
In the first embodiment, titanium is described as an example. However, the present invention is not limited to this as long as the same effect can be obtained with other film types.

【0046】また、上記第2の実施例では、窒素プラズ
マを例として説明したが、酸素プラズマなど同じ効果が
得られるものであれば、これに限らない。
In the second embodiment, nitrogen plasma is described as an example. However, the present invention is not limited to oxygen plasma as long as the same effect can be obtained.

【0047】さらに、上記第1、第2の実施例ともに、
導体層の例として、アルミ合金膜について説明したが、
銅膜など同じ効果が得られれば、他の導体種に対しても
適用できる。
Further, in both the first and second embodiments,
Although an aluminum alloy film has been described as an example of the conductor layer,
If the same effect as that of a copper film can be obtained, it can be applied to other conductor types.

【0048】そして、コンタクトホールだけでなく、配
線と配線を接続するスルーホールでも同様な効果が得ら
れるのは言うまでもない。
Needless to say, the same effect can be obtained not only in the contact hole but also in the through hole connecting the wirings.

【0049】[0049]

【発明の効果】以上説明したように、本発明によれば、
微細ホールでもボイド無く導体膜を埋め込めるという効
果を奏する。
As described above, according to the present invention,
This has the effect that the conductor film can be embedded without voids even in fine holes.

【0050】その理由は、本発明においては、加熱によ
るホール内への導体膜の埋め込み前に、導体配線上部で
の導体原子の拡散を抑制する処理を施すことにより、ホ
ール内部(側壁)での導体原子拡散を優先させ、これに
より、導体層のオーバーハング部がホール内の埋め込み
完了前に塞がり、ボイドが形成されることを防ぐことが
でき、微細ホールでもボイド無く導体膜を埋め込むこと
ができるためである。
The reason is that, in the present invention, before the conductor film is buried in the hole by heating, the treatment for suppressing the diffusion of the conductor atoms in the upper part of the conductor wiring is performed, so that the inside of the hole (side wall) is formed. Priority is given to conductor atom diffusion, so that the overhang portion of the conductor layer is closed before completion of filling in the hole, and it is possible to prevent voids from being formed, and it is possible to bury the conductor film without voids even in fine holes. That's why.

【0051】また、本発明は、既存のプロセス(コンベ
ンショナルスパッタ法)を用いればよいので、新設備へ
の投資は要しない。
Further, in the present invention, an existing process (conventional sputtering method) may be used, so that investment in new equipment is not required.

【0052】以上より、本発明の半導体装置の製造方法
によれば、余分な投資や生産性の低下を招かず、微細ホ
ールの埋め込みができ、半導体集積回路の製造歩留まり
や信頼性の向上を図ることができ、その実用的価値は極
めて高い。
As described above, according to the method for manufacturing a semiconductor device of the present invention, fine holes can be buried without causing extra investment and a decrease in productivity, and the production yield and reliability of a semiconductor integrated circuit are improved. And its practical value is extremely high.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明における第1の実施例の製造工程を工程
順に模式的に示した工程断面図である。
FIG. 1 is a process sectional view schematically showing a manufacturing process of a first embodiment of the present invention in the order of processes.

【図2】本発明における第2の実施例の製造工程を工程
順に模式的に示した工程断面図である。
FIG. 2 is a process sectional view schematically showing a manufacturing process of a second embodiment of the present invention in the order of processes.

【図3】従来のアルミリフロー法の製造工程を工程順に
模式的に示した工程断面図である。
FIG. 3 is a process sectional view schematically showing a manufacturing process of a conventional aluminum reflow method in a process order.

【図4】従来の改善されたアルミリフロー法の工程断面
図である。
FIG. 4 is a process sectional view of a conventional improved aluminum reflow method.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 層間絶縁膜 3 不純物拡散層 4 チタン膜 5 窒化チタン膜 6 チタン膜 7 アルミ合金膜 8 チタン薄膜 8′ チタン粒子 9 アルミとチタンの合金膜 10 窒化アルミ膜 10′ 窒素イオン 11 ボイド 12 CVD−アルミ A ホール側壁部 B 配線上部 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Interlayer insulating film 3 Impurity diffusion layer 4 Titanium film 5 Titanium nitride film 6 Titanium film 7 Aluminum alloy film 8 Titanium thin film 8 'Titanium particles 9 Aluminum and titanium alloy film 10 Aluminum nitride film 10' Nitrogen ion 11 Void 12 CVD-Aluminum A Hole side wall B Wiring top

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上に導電領域または導電体配線を形成
する工程と、 前記導電領域または導電体配線上に接続孔を有する絶縁
体層を形成する工程と、 前記接続孔を覆ってさらに導電体配線材料を成膜する工
程と、 を有し、さらに、前記基板を熱処理することにより前記
接続孔を前記導電体配線材料で埋め込む半導体装置の製
造方法において、 前記導電体配線材料がアルミ合金膜又は銅膜よりなり
アルミ合金膜又は銅膜よりなる前記成膜された導体配線
材料表面に、チタン薄膜を島状に形成する、 ことを特徴とする半導体装置の製造方法。
A step of forming a conductive region or a conductor wiring on a substrate; a step of forming an insulator layer having a connection hole on the conductive region or the conductor wiring; Forming a body wiring material, and further comprising a step of heat-treating the substrate to fill the connection holes with the conductor wiring material, wherein the conductor wiring material is an aluminum alloy film. Or made of copper film ,
The formed conductor wiring made of an aluminum alloy film or a copper film
The surface of the material, method of manufacturing a semiconductor device for forming a thin titanium film into an island shape, it is characterized.
【請求項2】基板上に導電領域または導電体配線を形成
する工程と、 前記導電領域または導電体配線上に接続孔を有する絶縁
体層を形成する工程と、 前記接続孔を覆ってさらに導電体配線材料を成膜する工
程と、 を有し、さらに、前記基板を熱処理することにより前記
接続孔を前記導電体配線材料で埋め込み、 前記熱処理の前に成膜された前記導電体配線材料表面
に、前記熱処理時において前記導電体を形成する原子の
拡散を抑制する処理を施す半導体装置の製造方法であっ
て、 前記導電体配線材料がアルミ合金膜又は銅膜よりなり、
前記導電体を形成する原子の拡散を抑制する処理が、前
記導体膜表面を窒化プラズマに曝すことからなる、こと
を特徴とする半導体装置の製造方法。
2. A step of forming a conductive region or a conductor wiring on a substrate; a step of forming an insulator layer having a connection hole on the conductive region or the conductor wiring; Forming a body wiring material, and further comprising: heat-treating the substrate to fill the connection holes with the conductor wiring material; and forming a surface of the conductor wiring material formed before the heat treatment. A method of manufacturing a semiconductor device for performing a treatment for suppressing diffusion of atoms forming the conductor during the heat treatment, wherein the conductor wiring material is made of an aluminum alloy film or a copper film ;
A method for manufacturing a semiconductor device, wherein the treatment for suppressing the diffusion of atoms forming the conductor comprises exposing the surface of the conductor film to nitriding plasma.
【請求項3】基板上に形成される絶縁膜に設けられたコ
ンタクトホール又はスルーホール(以下、単に「ホー
ル」という)に、アルミ合金膜又は銅膜よりなる導電配
線材料を形成し、熱処理を施すことにより前記ホール内
を前記導電配線材料で埋め込み、前記ホールを埋め込ん
だ前記アルミ合金膜又は銅膜よりなる前記導電配線材料
表面上にチタン膜を島状に形成することにより、熱処理
工程で、配線層上部での、前記導電配線材料の原子の拡
散量を抑制し、これにより、ボイド無く微細コンタクト
ホールの埋め込みを可能としたことを特徴とする半導体
装置の製造方法。
3. A conductive wiring material made of an aluminum alloy film or a copper film is formed in a contact hole or a through hole (hereinafter simply referred to as a “hole”) provided in an insulating film formed on a substrate, and heat treatment is performed. By embedding the inside of the hole with the conductive wiring material by applying, a titanium film is formed in an island shape on the surface of the conductive wiring material made of the aluminum alloy film or the copper film in which the hole is embedded. A method of manufacturing a semiconductor device, comprising: suppressing a diffusion amount of atoms of the conductive wiring material in an upper part of a wiring layer, thereby enabling burying of a fine contact hole without voids.
【請求項4】基板上に形成される絶縁膜に設けられたコ
ンタクトホール又はスルーホール(以下単に「ホール」
という)に、アルミ合金膜又は銅膜よりなる導電配線材
料を形成し、熱処理を施すことにより前記ホール内を前
記導電配線材料で埋め込み、 さらに真空を破らずに前記導電配線材料表面を窒素プラ
ズマに曝すことにより、配線層上部での、前記導電配線
材料の原子の拡散量を抑制し、これにより、ボイド無く
微細コンタクトホールの埋め込みを可能としたことを特
徴とする半導体装置の製造方法。
4. A contact hole or a through hole (hereinafter simply referred to as "hole") provided in an insulating film formed on a substrate.
), A conductive wiring material made of an aluminum alloy film or a copper film is formed, and the hole is filled with the conductive wiring material by performing a heat treatment. Further, the surface of the conductive wiring material is exposed to nitrogen plasma without breaking vacuum. A method for manufacturing a semiconductor device, wherein the exposure reduces the amount of diffusion of atoms of the conductive wiring material in the upper part of the wiring layer, thereby enabling fine contact holes to be buried without voids.
JP09172867A 1997-06-13 1997-06-13 Method for manufacturing semiconductor device Expired - Fee Related JP3087692B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09172867A JP3087692B2 (en) 1997-06-13 1997-06-13 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09172867A JP3087692B2 (en) 1997-06-13 1997-06-13 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH118304A JPH118304A (en) 1999-01-12
JP3087692B2 true JP3087692B2 (en) 2000-09-11

Family

ID=15949780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09172867A Expired - Fee Related JP3087692B2 (en) 1997-06-13 1997-06-13 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3087692B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910752B2 (en) * 1999-03-23 2007-04-25 株式会社東芝 Manufacturing method of semiconductor device
JP2009164510A (en) 2008-01-10 2009-07-23 Renesas Technology Corp Semiconductor device and manufacturing method of same
JP2013171940A (en) * 2012-02-20 2013-09-02 Ulvac Japan Ltd Semiconductor device manufacturing method

Also Published As

Publication number Publication date
JPH118304A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
KR0169283B1 (en) Semiconductor device and method for manufacturing thereof
US6143672A (en) Method of reducing metal voidings in 0.25 μm AL interconnect
US7186642B2 (en) Low temperature nitride used as Cu barrier layer
JPH0917785A (en) Aluminum-based metal interconnection for semiconductor device
KR100457843B1 (en) Method for forming a contact
US5534730A (en) Conductive layer connection structure of a semiconductor device and a method of manufacturing thereof
JP3027946B2 (en) Semiconductor device and manufacturing method thereof
JP3087692B2 (en) Method for manufacturing semiconductor device
JPH08139190A (en) Manufacture of semiconductor device
JP3998937B2 (en) Method for producing TaCN barrier layer in copper metallization process
JP2564786B2 (en) Semiconductor device and manufacturing method thereof
JP2981366B2 (en) Method for manufacturing semiconductor device
KR100197669B1 (en) Forming method for metal wiring in semiconductor device
JP3109687B2 (en) Method for manufacturing conductive layer connection structure of semiconductor device
JPH065674B2 (en) Method for manufacturing semiconductor device
JPH0621236A (en) Semiconductor device and manufacture thereof
KR0139599B1 (en) Mechod of forming metal wiring in semiconducotr device
JP3337758B2 (en) Method for manufacturing semiconductor device
GB2307341A (en) Method of forming a tungsten plug of a semiconductor device.
JPH09275136A (en) Semiconductor device and its manufacture
JPH1074760A (en) Formation of interconnection
JPH05217940A (en) Manufacture of semiconductor device
JP3187065B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH1117004A (en) Semiconductor device and manufacture thereof
KR20040081863A (en) Method for forming a metal wire

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

LAPS Cancellation because of no payment of annual fees