JPS603798B2 - ジヨセフソン干渉装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、接合に共通のベース電極、少なくとも接合領
域でそれを覆うトンネル障壁層、その上に付着された対
向電極、及び下側のベース電極から絶縁層で分離された
、対向電極を接続する干渉装置ブリッジより成る埋め込
み接合ジョセフソン干渉装置に関する。

ジョセフソン干渉装置は当分野において周知である。

データ処理の技術分野においてそれらの応用が、特にメ
モリ、セルのみならず多様なしィアウト及び機能の論理
回路のためにも提案されている。下記の刊行物は技術の
現況を表わすものである。米国特許第３９３６８０計旨
明細書。

ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｍｅ
Ｂｕｌｌｅｔｉｎ 、Ｖｏｌ．２２、Ｎｏ．７、Ｄｅ
ｃｅｍはｒ７９、ｐｐ．２９７０一７３、“Ｃｏｍｐａ
ｃｔＢｒｉｄｇｅＪｏｓｅｐｈｓｏｎＩｎｔｅｒにｒｏ
ｍｅｔｅｒ、ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓｃ１
ｏＳ川ｅ Ｂ山ｌｅｔｉｎ、Ｖｏｌ．２０Ｎｏ．１０、
Ｍａｒｃｈ７８、ｐｐ．４１９７一斑、“Ｃｏｕｐｌｉ
ｎｇＥｌｅｍｅｎｔのｒ Ｊｏｓｅｐｈｓｏｎ Ｒｅａ
ｄ ‐ 仇ｌｙＭｅｍｏｒｙ”、ＩＢＭ Ｔｅｃｈｎ
ｉｃａｌ Ｄｉｓｃｌｏｓｍｅ Ｂｕｌｌｅｔｉｎ
、Ｖｏｌ．２２、Ｎｏ．ふ Ｃｂｔｏｂｅｒ７９、ｐ
ｐ．２１３９−４２、“Ｎｅｗｌｎｔｅｈｅｒｏｍｅに
ｒ ＳｔｎｕＣｔｕｒｅＳ’’、ｍＥＥ Ｔｒａｎｓａ
ｃｔｉｏ低 ｏｆ ＭａｇｎｅｔｉｃＳ Ｖｏｌ．ＭＡ
Ｇ−１３・Ｎｏ．１、Ｊａｎ雌ｒｙ７７、ｐｐ，５２一
５５・“ＳｉｎｇｅＦＩ似‐ＱｕａｎｔｕｍＭｅｍｏｒ
ｙＣｅｌｌｓ”、ａｎｄＩＢＭ ＪｏｍＭ１ ｏｆ
Ｒｅｓｅａｒｃｈ ａｎｄＤｅｖｅｌｏｐｍｅｎ
ｔ、Ｖｏｌ．２４、Ｎｏ．２、Ｎｂｒｃｈｌ９８０、ｐ
ｐ．１３１−１４２、“Ｄｅｓｉｇｎ ｏｆ ２．５
ＭｉｃｒｏｍｅｔｅｒＪｏｓｅｐｈｓｏｎＣｍｒｅｎｔ
Ｉｎｊｅｃｔｉｏｎ山ｇｉｃ”，これらの乾行物に開示
された干渉装置は、２個又は３個以上のジョセフソン接
合から構成されている。

これらの干渉装置は平坦なジョセフソン接合を用いてお
り、それらの接合は基板上にベース電極として働く超伝
導材料の金属膜の第１の層を付着し、その後酸化によっ
てトンネル障壁を形成し、第２の超伝導金属層の対向電
極を付着する事によって形成される。接合が共通ベース
電極を有し、対向電極がブリッジを経て接続され、その
ブリッジが絶縁層によって共通ベース電極から分離され
た干渉装置は、ブリッジ干渉装置と呼ばれる。そのゲー
トあるいはしきし、値特性は、良好な歩蟹りを生じるマ
ージン及び動作窓を提供する。この特性を左右する本質
的なパラメータの１つは干渉装置構造体のＬＬ積である
。但しＬは干渉装置ループ・ィンダクタス、１。は接合
の最大電流密度及び接合面積に比例する最大ジョセフソ
ン接合電流である。ＬＩ。

積を改善則ち増加させるために過去において種々の方策
が取られて来た。Ｌはブリッジをベース電極から分離し
ている絶縁層の厚さを増加させるか又はデバイスの長さ
を増加させる事によって増加させられる。最初の方法を
用いて達成される改善は、厚い層の上にさらに層が付着
されなければならない時に非常に厚い層は問題を生じる
という点で、プレーナ技術によって制限を受ける。第２
の方法は自動的に構造を大きくする。即ち干渉装置に必
要な面積の望ましくない増加をまねく。一方最大ジョセ
フソン電流１。

は電流密度Ｊｍ柵を増加させる事によって増加させられ
る。これはある限界内では可能であるが、約５ＫＡ／の
以上では問題である。というのは干渉装置のスイッチン
グ特性に影響が生じるからである。これは、蓄積される
２進数値「１」及び「０」が各々干渉装置中に捕獲され
た磁束量子の有無によって表現される単一磁束量子（Ｓ
ＦＱ）メモリ・セルにおける応用で特に重要である。高
い電流密度は干渉装置のしきい値特性の「臨界点」をよ
り高くする。臨界点は、渦しきい値曲線上の点であって
、それより上で曲線を横切ると電圧状態へのスイッチン
グを生じ、一方それより下で曲線を横切ると渦モードの
変化即ち磁束重子の捕獲又は解放のいずれかが生じるよ
うな点である。従ってメモリの応用に関して、信頼性の
あるスイッチング動作及び充分に大きな動作マージンの
ために低い臨界点は本質点な要請である。本発明の主な
目的は、小さな面積しか必要とせず従ってより高い実装
密度を可能にする干渉装置を提供する事である。

他の目的は、デバイスに必要な面積を増加させる事なく
、より高い干渉装置ィンダクタンスが得られるレイアウ
トを可能にし、それによって干渉装置のスイッチング特
性を改善する干渉装置構造体を提供する事である。さら
に他の目的は、周知且つ制御可能なプロセス・ステップ
を用いて製造可能な、改善された特性を有する干渉装置
構造体を提供する事である。これらの目的は、接合が干
渉装置ブリッジの下側に位置するように対向電極と干渉
装置ブリッジとの間に絶縁層が存在する事を特徴とする
干渉装置によって満たされる。ここで開示される干渉装
置構造体は、デバイス面積を増加させる事なくより高い
ィンダクタンスを提供し、従ってこれまで知られている
干渉装置構造体を用いて達成可能であるよりも高い実装
密度を可能にする。

これはスイッチング速度及び動作マージン等の基本的な
干渉装置の本質的な特性に悪影響を与える事なく達成さ
れる。さらにそれは、容易に制御可能な１つだけのステ
ップに関係する製造プロセスにおいて製造できる。具体
的な実施例を説明する図面を参照しながら、以下本発明
を実施する種々の方法を詳細に説明する。

第１図は従来技術の状態を代表する２接合干渉装置の概
略図である。

簡単のために電極及び絶縁体等の主要な機能要素だけを
示した。デバイスを被覆する絶縁体及び干渉装置構造体
の上に配置され得る制御線は省略した。基板１はおそら
く絶縁層（図示せず）で覆われている。

この基板１上に、２個のジョセフソン接合３Ａ及び３Ｂ
に関する共通ベース電極を形成する超伝導材料の薄い金
属層２が付着される。それらの接合はベース電極、酸化
物層４Ａ及び４Ｂ、並びに金属超伝導対向電極５Ａ及び
５Ｂによって形成される。層４Ａ及び４Ｂは、通常ベー
ス電極材料の酸化物から成るが、ジョセフソン・トンネ
ル電流を支持する事ができ、トンネル障壁層を呼ばれる
。２つの対向電極はベース電極層２から絶縁層７によっ
て分離された超電導ブリッジ６を経て綾碗される。

干渉装置ィンダクタンスＬは層７の（２つの電極の間の
）長さ１及び厚さｄによって基本的に決定される。性能
の要請は、いよいよ干渉装置のＬＩ。積の最小値を定め
る。最大電流密度Ｊ凪ｘ及び接合寸法によって定まる所
定の１。に関して、第１図に示される干渉装置構造によ
って覆われる面積は、長さ１に比例するインダクタンス
Ｌの必要な値が大きく依存する。第２図は本発明の干渉
装置の概略図である。

この新規な構造体は、パラメータＬ及び１。に影響を与
える事なく干渉装置に必要な面積のかなりの減少を可能
にする。共通ベース電極１２が再び基板１１上に配置さ
れる。

２つのジョセフソン接合１３Ａ及び１３Ｂは、このベー
ス電極１２、２つのトンネル障壁層１４Ａ及び１４Ｂ、
並びに対向電極１５Ａ及び１５Ｂによって形成される。

対向電極はブリッジ１６を経て接続され、ブリッジはベ
ース電極１２及び電極１５Ａ及び１５Ｂの上面から絶縁
体１７によって分離される。この構造が基づいている基
本的概念は、ジョセフソン接合を干渉装置ブリッジの下
に「埋め込む一事である。

この接合の対向電極は接合間のィンダクタンス・ループ
の一部分になる。第２図の干渉装置のィンダクタンスＬ
は絶縁層１７の長さ及び平均の厚さによって基本的に決
定される。第１図及び第２図に示された２つの構造の比
較からわかる様に、ィンダクタンスＬ‘ま両方の干渉装
置に関して殆んど同じである。もし同一の接合が用いら
れるならば、１。の値は同じある。従ってＬＩ。積は両
方の構造で同じである。第２図の構造の長さ、従って必
要なデバイス面積が減少するので、本発明の干渉装置は
より高い実装密度を可能にする。表１は、本発明の典型
的な実施例である第３図に示された干渉装置を製造する
ために必要なプロセス・ステップを掲げている。

その構造は基本的には第２図のものに対応する。蒸着、
エッチング、洗浄又はパターン形成に用いられる全ての
プロセスは周知であり、通常に利用可能な装置を用し・
て実行できる。従ってそれらについてはここで詳しく説
明しない。出発点は絶縁層２１で覆われた平坦な基板２
０である（第３図）。

最初のプロセス・ステップで２５００Ａの厚さのＮｂ層
２２が絶縁層２１上に蒸着される。層２２は干渉装置の
共通ベース電極を形成する。周知のフオトレジスト技術
及びプラズマ・エッチングを適用する事によって所望の
パターンが得られる。層２２上に５００ＡのＳｉ○層を
蒸着する事によって絶縁層２３が形成される。これはフ
オトレジスト工程及びその後のＩＪフト・オフ工程によ
ってパターン形成され、ベース電極２２のへりを分離す
る２つの外側部分及び後で形成される障壁層２４を分離
するのに役立つ中央部分を生じる。３つの絶縁部分２３
は干渉装置の２つのジョセフソン接合の接合領域を定め
る。

このステップに続いて、次の即ち４番目のステップのた
めにベース電極２２の表面を適当に整えるための通常の
がクリーニング処理が行なわれる。次にｒ値段化プロセ
スによって、絶縁体２３で覆われていないベース電極の
部分にＮｂ酸化物（ＮＱ０５）の２０〜３０Ａの厚さの
層がトンネル障壁として形成される。５番目のステップ
ではＰｂ合金たとえばＰｂｌｎＡｕの１０００Ａの層が
蒸着され、フオトレジスト・ステンシルによってそのパ
ターンが決定される。

リフトオフ・プロセスの後、生じたパターンは絶縁体２
３の中央部の上に窓を残す。次に２０００ＡのＳｉｑ絶
縁層２６が付着され、第３図に示すように成形される。
層２５の窓を通じてこの層は絶縁体２３の中央部に直接
に接続される。次に対向電極２５は非被覆面は、清浄な
表面を与えｐｂ合金層２７と良好な電気的接触を可能に
するためにｒｆクリーニング処理が行なわれる。次に３
０００Ａの厚さのｐｂ合金層２７が全構造上に蒸着され
る。層２７は２つの接合の対向電極２６を接続する干渉
装置ブリッジを形成する。表 １ さらにここでは詳しく説明しない通常のプロセス・ステ
ップが、干渉装置の封入又はシールド、分離に必要であ
る。

ジョセフソン接合に影響を与えるために制御電流が用い
られる応用例においては付加的な導電層が必要である。
それらの層は適当なパターニングの後、制御線として機
能する。２．５仏の線幅技術を適用する時、第３図の干
渉装置の平面寸法は次のように選ぶ事ができる。

− 長さ（紙面内の） 約２０ム仇−
深さ（紙面に垂直な） １２．５仏の− 接合
寸法 ６．２５×１２．５ム肌− 絶
縁体２６の長さ １５ぶれ表０Ｇま同
様に本発明の典型的な例である第４図に示した干渉装置
を製造するのに必要なプロセス・ステップを掲げる。こ
の構造はリングラフィに、電子ビーム又はＸ線を用いる
もののような正確な位置合せ装置を必要とする。それら
の装置は例えば接合領域の充分に正確なパターン画定を
可能にし、それによって第３図の構造において接合を正
確に画定するのに用いられた絶縁層２３の必要性をなく
している。出発点は絶縁層３１で覆われた平坦な基板３
０である（第４図）。

最初のプロセス・ステップで２５００Ａの厚さのＮｂ層
３２が絶縁層３１上に蒸着される。層３２は干渉装置の
共通ベース電極を形成する。所望のパターンはフオトレ
ジスト技術及びその後のプラズマ・エッチングによって
得られる。レジストがベース電極層の上にまだ残ってい
る間に、へり３３はｒｆ酸化あるいはプラズマ酸化プロ
セスで分離される。このＮＱ０５酸化物の厚さは数百Ａ
のオーダー例えば４００Ａである。このステップに続い
て通常のｒｆクリーニング処理が行なわれる。次にｒｆ
酸化によってトンネル障壁層３４が得られる。この時に
２０〜３０Ａの厚さのＮｂ酸化物（Ｎｂ２Ｑ）層が形成
される。５番目のステップでは３０００ＡのＰｑ合金例
えばＰｂＩＭｕの層３５が蒸着される。

これは対向電極を形成する。所望のパターン、即ち接合
領域の画定は、２つの対向電極間の距離を正確に制御す
るために電子ビームによるレジスト・ステンシル及びリ
フトオフ処理によって得られる。その後４０００Ａの厚
さのＳｉ○絶縁層３６が蒸着される。これは層３５の窓
を通して接近可能なべース電極部分及び対向電極の上面
の内側の部分を覆うようにパターン形成される。ｒｆク
リーニング操作後、干渉装置ブリッジを形成する５００
０ＡのＰｂ合金（例えばＰｂｌｎＡｕ）層が付着される
。これは絶縁層３６を覆い、対向電極３５の上面の外側
の部分と接触する。ブリッジ３７、対向電極３５及びベ
ース電極３２は干渉装置のィンダクタンス・ループを形
成する。表 □ 表１及び第３図に関連して既に注意したように、構造を
完成するにはさらに他のプロセス・ステップが必要であ
るが、それらは本発明の干渉装置及び既知の干渉装置の
両者に共通の特徴に関するので詳細には説明しない。

例えば２．５仏肌の線幅技術を適用する時、第４図の干
渉装置の平面的寸法は下記の通りに選ぶ事ができる。

− 長さ（紙面内の） 約１５仏肌−
深さ（紙面に垂直な） ｌｏＡｍ一 接合寸
法 １０×６．２５山肌− 絶縁層３
６の長さ １０ｒの表皿こ本発明を用い
て達成可能な干渉装置面積の減少を示す。

その数値は２．５×２．５仏肌のＩＪソグラフィック矩
形を有する２．５〃の最小線幅技術の場合に適用される
。異なった絶縁層厚さ（２０００Ａ及び４０００Ａ）を
有する既知の干渉装置設計（第１図に示すような）の面
積の要求が、ここに示した（第３図及び第４図の）構造
の面積の要求と比較されている。

比較された４つの干渉装置は同一のＬＬ積及び本質的に
同じ性能特性を有するので、達成可能な面積の減少は実
質的な利点に相当する。表ｍ第５図は本発明の概念を用
いた非対称３接合干渉装置の概略図である。

中央の接合４０Ｂの面積は外側２つの接合４０Ａ，４０
Ｃの面積の２倍の大きさである。簡単のために基板は省
略した。

ベース電極４１は３つ全部の接合に共通である。３つの
障壁層４２Ａ，４２Ｂ及び４２Ｃは絶縁層４３Ａ及び４
３Ｂによって互いに分離され境界を画定されている。

対向電極４４Ａ，４４Ｂ及び４４Ｃはブリッジ４５を経
て接続される。絶縁層４６ＡＢ及び４６８Ｃは、ブリッ
ジ及び各対向電極及びベース電極部分と共に、２つの干
渉装置ループのィンダクタンスを決定する。ここでも本
発明の概念が用いられている。即ちジョセフソン接合が
干渉装置ブリッジの下に配置され、それによって接合の
対向電極が接合のィンダクタンス・ループの一部になる
。他の従来技術の干渉装置のように、前述のデバイスは
多様な応用に適している。

例えばそれは日．Ｂｅｈａの論文‘‘兆ｙｍｍｅｔｒｉ
ｃ２−Ｊｏｓｅｐｈｓｏｎ−Ｊｕｎｃｔｉｏｎ ｌｎｔ
ｅｈｅｒｏｍｅｔｅｒ ａｓ ａ Ｌｏｇｉｃ Ｇａ
ｔｅ’’（ＥｌｅｃｔｒｏｎｊＣＳ 戊ｔｔｅ岱、Ｍａ
ｒｃｈ３１・７７ Ｖ。Ｉ，１３・Ｎｏ．７、ｐｐ．２
１８〜２２０）に示されているような論理回路に用いら
れる基本的スイッチング素子として用いる事ができる。
論理回路における応用に関する３接合干渉装置は、日．
Ｂｅｈａ及びＨＪａｃｋｅの論文“Ｈｉｇｈ Ｔｏｌｅ
ｒａｎｃｅ３−Ｊｏｓｅｐｈｓｏｎ Ｊｕｎｃｔｉｏｎ
Ｃｍｒｅｎｔ−ｌｎモｃｔｉｏｎ山ｇｉｃＤｅｖｉｃｅ
ｓ”（Ｄｉ鉾ｓｔｏｆＩＥＥＥ １ｎｔｅｎｎａｇ Ｃ
ｏｎｆｅｒｅｎｃｅｌ９８１、Ｇｒｅｎｏｂｌｅ、Ｍａ
ｙ１２〜１ふ８１、ｐｐ．４０〜４）に示されている。
本発明の干渉装置構造体はメモリに用いるのに特に適し
ている。メモリにおいて干渉装置は基本的記憶素子を形
成し得る。そのようなジョセフソン・メモリ・セルの例
は日．茂ｈａの論文“Ｔｗｏ−ＪｏＳｅｐｈｓｏｎ一Ｊ
皿ｃｔｉｏｎ‐ｌｎｔｅＭｅｒｏｍｅにｒ Ｍｅｍｏｒ
ｙＣｅｌｌ ｂｒ Ｎ．Ｄ．Ｒ．０．”（Ｅｌｅｃｔｒ
ｏｎｉｃｓ 戊ｔｔｅね、Ｓｅｐにｍはｒ２９、７７、
Ｖｏｌ．１３、Ｎｏ．２０、ｐｐ．５９６〜５９８）に
示されている。本発明の概念は例として少数の実施例を
用いて説明されたが、同じ設計原理は例えば３つ以上の
接合を持つか又は複雑な電流供給システムを持つ干渉装
置にも適用可能である。

また本発明は異なった制御方式にも適用できる。即ち制
御電流が干渉装置に磁気的に接合するような方式又は直
接注入される方式にも適用できる。また干渉装置は対称
でも非対称でも良い。また明らかに本発明の概念から逸
脱する事なく干渉装置を製作するのに異なった材料、寸
法又は製造プロセスを用いても良い。

【図面の簡単な説明】

第１図は従来の２接合干渉装置の断面図、第２図は本発
明の実施例の２接合干渉装置の断面図、第３図は本発明
の他の実施例の２接合干渉装置の断面図、第４図は本発
明の他の実施例の２援合千渉装置の断面図、第５図は本
発明の他の実施例の３接合干渉装置の断面図である。 １２，２２，３２・・・・・・ベース電極、１４Ａ，１
４Ｂ，２４，３４・・・・・・トンネル障壁層、１５Ａ
，１５８，２５，３５・・・・・・対向電極、１６，２
７，３７……ブリッジ、１７，２６，２３，３６……絶
縁層。 ・ＦＩＧ．Ｉ ＦＩＧ．２ ＦＩＧ．３ ＦＩＧ．４ ＦＩＧ．５

Claims (1)

【特許請求の範囲】
1. １ 接合に共通なベース電極、少なくとも接合領域で上
   記ベース電極を覆うトンネル障壁層、上記トンネル障壁
   層上の対向電極、上記対向電極を接続する干渉装置ブリ
   ツジ、及び上記ブリツジを上記ベース電極から分離する
   絶縁層を含むジヨセフソン干渉装置であって、上記絶縁
   層が上記対向電極と上記干渉装置ブリツジとの間に伸び
   出している事を特徴とするジヨセフソン干渉装置。