JPS5877270A - ジヨセフソン接合装置の製造方法 - Google Patents
ジヨセフソン接合装置の製造方法Info
- Publication number
- JPS5877270A JPS5877270A JP56175657A JP17565781A JPS5877270A JP S5877270 A JPS5877270 A JP S5877270A JP 56175657 A JP56175657 A JP 56175657A JP 17565781 A JP17565781 A JP 17565781A JP S5877270 A JPS5877270 A JP S5877270A
- Authority
- JP
- Japan
- Prior art keywords
- aperture
- sio
- resist
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はジョセフソン接合装置の製造方法に係プ、とく
に高速計算機用スイッチング素子に好適なす／ドイツチ
形ジョセフソン接合素子をよシ高速性能化するのに必要
な素子の微細化方法に関する。
に高速計算機用スイッチング素子に好適なす／ドイツチ
形ジョセフソン接合素子をよシ高速性能化するのに必要
な素子の微細化方法に関する。
従来、ジョセフソン虚オ索子を形成するためのパメー／
二／クハレジスト編のオーパーツ１ングを利用したり７
トオフ法が用いられて来た（例えば。
二／クハレジスト編のオーパーツ１ングを利用したり７
トオフ法が用いられて来た（例えば。
Ｈ，、Ｉｍｅｓ Ａｎ ｏｖｅｒｖｉｅｗ ｏ
ｆ ｍａｔｅｒｉａｌｓ ２ｎｄｐｒｏｃｅｓｓ
２ｓｐｅｃｔｓ ｏｆ Ｊｏｓｅｐｈｓｏｎ ｉｎｔ
ｅｇｒａｔｅｄｃｓｒｃｕｉｔ ｆａｂｒｓｃ２ｔｉ
ｏｎ ” 、 ＩＢＭ Ｊ 、 Ｒ’−！８．
１）ｅＶｅ−１ｏｐ、 ｖｏｊ、 ２４ 、 ｐ
ｐ１８８ ＝ １９４ 、１９８０ ） 。 サンド
イッチ戯ジョセフソン接合の接合部分は下部電極と上ｌ
ｌ５ＩＩＥ極の間に電、甑膜とほぼ同等の４みを有する
ＳｉＯなどの絶縁膜をそう人し、かつこの絶縁膜に形成
した開口（窓）によって位置および面積を央定づけられ
る。このような開口用のり７トオ７用レジストパターン
は開口部に、１１１当する部分のレジス）ｊｌＫ部分を
残し、かつレジスト膜端部にオーバーハングを形成する
。１・〜２μｍあるいは１μｍ以下の寸法の窓用レジス
トパターン１の場合。
ｆ ｍａｔｅｒｉａｌｓ ２ｎｄｐｒｏｃｅｓｓ
２ｓｐｅｃｔｓ ｏｆ Ｊｏｓｅｐｈｓｏｎ ｉｎｔ
ｅｇｒａｔｅｄｃｓｒｃｕｉｔ ｆａｂｒｓｃ２ｔｉ
ｏｎ ” 、 ＩＢＭ Ｊ 、 Ｒ’−！８．
１）ｅＶｅ−１ｏｐ、 ｖｏｊ、 ２４ 、 ｐ
ｐ１８８ ＝ １９４ 、１９８０ ） 。 サンド
イッチ戯ジョセフソン接合の接合部分は下部電極と上ｌ
ｌ５ＩＩＥ極の間に電、甑膜とほぼ同等の４みを有する
ＳｉＯなどの絶縁膜をそう人し、かつこの絶縁膜に形成
した開口（窓）によって位置および面積を央定づけられ
る。このような開口用のり７トオ７用レジストパターン
は開口部に、１１１当する部分のレジス）ｊｌＫ部分を
残し、かつレジスト膜端部にオーバーハングを形成する
。１・〜２μｍあるいは１μｍ以下の寸法の窓用レジス
トパターン１の場合。
オーバーハングのためにレジストの基板２に接する面積
の割合が小さくなシ、レジスト膜が支え切れなくなった
り、パターンニ／グ自体が不ａＪ能になりたりする（第
１図）。レジスト膜パターンを形成することができたと
しても、コーナ一部をもった開口の場合、コーナ一部の
パターンがくずれ、マスクパターンを正確に絶縁膜開口
に反映できない。
の割合が小さくなシ、レジスト膜が支え切れなくなった
り、パターンニ／グ自体が不ａＪ能になりたりする（第
１図）。レジスト膜パターンを形成することができたと
しても、コーナ一部をもった開口の場合、コーナ一部の
パターンがくずれ、マスクパターンを正確に絶縁膜開口
に反映できない。
本発明の目的は１〜２μｍ以丁のサイズのジョセフソン
接合絶縁膜開口部を形成するためのりフトオ７パターン
ニング方法を与えることにある。
接合絶縁膜開口部を形成するためのりフトオ７パターン
ニング方法を与えることにある。
本発明においては従来のリフトオフ法を用い゛Ｃジョセ
フソン接合素子のパターンニングを行うが、とくに接合
用開口部の形成にあたっては、上記目的を可能にするた
めに、ｇｔ極間絶縁膜のレジストパターン形成および鑞
極間ｄＡ＃膜の形成を２回繰返し行う。しかも各層のレ
ジスト膜および絶縁膜の接合用開口部形状を接合部近傍
においてライン状とし、各絶縁膜の２イン状パターンを
垂直ＶＣ父差させ、かつ交差した部分のみを接合用開口
とする。
フソン接合素子のパターンニングを行うが、とくに接合
用開口部の形成にあたっては、上記目的を可能にするた
めに、ｇｔ極間絶縁膜のレジストパターン形成および鑞
極間ｄＡ＃膜の形成を２回繰返し行う。しかも各層のレ
ジスト膜および絶縁膜の接合用開口部形状を接合部近傍
においてライン状とし、各絶縁膜の２イン状パターンを
垂直ＶＣ父差させ、かつ交差した部分のみを接合用開口
とする。
以Ｆ本発明の実施例を第２図により説明する。
接合素子は第２図に示すようにＰｂ−１２ｗｔ％工ｎ
−４ｗｔ％入Ｕを成分とする下５ｔｓａ極２、第１層Ｓ
ム０開ロｇ３．第２層Ｓ１０開口部４ 、Ｐｂ−１，７
ｗｔ％、Ｉｕを成分とする上ｖＩｈｔ極５および酸化膜
バリアノー６８から構成される。次に接合用開口の形成
法を主として述べる。Ｓ ｔｏｇ用のマスクパターンは
開口３に示すごとく、中央部のライン１＠１．０μｍで
あり、両層で５μｍと広くなっている。このマスクを用
いてＡＺ−１３５０Ｊ（米国シプレー社の商品名）レジ
ストパターンを形成した。オーパーツ１ングは露光プロ
セスと現像プロセスの間にレジスト膜をクロロベンゼン
に１０分間浸浸漬ることにより形成した。−口３のパタ
ーンを有するレジスト膜は。
−４ｗｔ％入Ｕを成分とする下５ｔｓａ極２、第１層Ｓ
ム０開ロｇ３．第２層Ｓ１０開口部４ 、Ｐｂ−１，７
ｗｔ％、Ｉｕを成分とする上ｖＩｈｔ極５および酸化膜
バリアノー６８から構成される。次に接合用開口の形成
法を主として述べる。Ｓ ｔｏｇ用のマスクパターンは
開口３に示すごとく、中央部のライン１＠１．０μｍで
あり、両層で５μｍと広くなっている。このマスクを用
いてＡＺ−１３５０Ｊ（米国シプレー社の商品名）レジ
ストパターンを形成した。オーパーツ１ングは露光プロ
セスと現像プロセスの間にレジスト膜をクロロベンゼン
に１０分間浸浸漬ることにより形成した。−口３のパタ
ーンを有するレジスト膜は。
幅５μｍの両４部によって中央部が支えられるために、
中央部がレジストパターンニノグ過程で流失することは
なかった。このレジストパターン上にＳｉｏ膜を１００
ＯＡの厚さに形成し、アセトン浸漬によるリフトオ７工
程により開口部の８１０展を取除いた。
中央部がレジストパターンニノグ過程で流失することは
なかった。このレジストパターン上にＳｉｏ膜を１００
ＯＡの厚さに形成し、アセトン浸漬によるリフトオ７工
程により開口部の８１０展を取除いた。
次に開口４に示すごとく、−口３と同一形状であるが角
度が９０°ずれた開口４のごときバター −ンをＭす
るマスクを用いてレジスト膜のパターンニング、８１０
ｇの形成、す７トオフプロセスを行った。以上のプロセ
スの結果、開口３および４の交差する部分６のみがジョ
セフノン接合用窓として開かれ、しかも１μｍｘ１μｍ
の寸法の接合が得られた。
度が９０°ずれた開口４のごときバター −ンをＭす
るマスクを用いてレジスト膜のパターンニング、８１０
ｇの形成、す７トオフプロセスを行った。以上のプロセ
スの結果、開口３および４の交差する部分６のみがジョ
セフノン接合用窓として開かれ、しかも１μｍｘ１μｍ
の寸法の接合が得られた。
本実施例で得られた１μｍｘ１μｍサイズのジョセフソ
ン接合は、本発明を用−ることなしに同一構造、つまシ
絶縁物ウィンドウタイプで作製することきわめて困離で
ある。
ン接合は、本発明を用−ることなしに同一構造、つまシ
絶縁物ウィンドウタイプで作製することきわめて困離で
ある。
なお、上記実施例において、他の工程は周昶の従来技術
に従っている。
に従っている。
ジョ七ノノン接合のスイッチング速度はジョセ７ノン臨
界成流密度に比例して速くなるが、振付面積の微小化な
くして臨界電流密度の増大は不可能である。たとえば１
μｍ０の接合では臨界４流密度として１０’Ａ／３”が
可能であった。ｐｂ合金系接合では、この臨界電流密度
櫨はスイッチング速度としてｉｐｓ以下である。このよ
うな微細化およびスイッチング速度の向上は素子形成時
のバターンニングおよび成膜工程を１回増加するのみで
達成される。本発明は製造方法に関するものでｂるが、
本発明を採用したかどうかは製造された素子により一目
瞭然である。
界成流密度に比例して速くなるが、振付面積の微小化な
くして臨界電流密度の増大は不可能である。たとえば１
μｍ０の接合では臨界４流密度として１０’Ａ／３”が
可能であった。ｐｂ合金系接合では、この臨界電流密度
櫨はスイッチング速度としてｉｐｓ以下である。このよ
うな微細化およびスイッチング速度の向上は素子形成時
のバターンニングおよび成膜工程を１回増加するのみで
達成される。本発明は製造方法に関するものでｂるが、
本発明を採用したかどうかは製造された素子により一目
瞭然である。
第１図はＳｉＯ開口用Ｖシストパターンの断面図、第２
図は本発明にかかるジョセフノン接合素子構造の上面図
でるる。
図は本発明にかかるジョセフノン接合素子構造の上面図
でるる。
Claims (1)
- ｌ、少なくとも下部電極、上部ｆｔ４＄Ｐよび接合部開
口を有する上部゛電極と下部電極Ｉ′！４絶縁膜、およ
び絶縁体あるいは半導体バリア層によって捕成されるサ
ンドインチ型ジョセフノン振付にνいて、′Ｉ！極間絶
縁漠のレジストハターン形成および電極間絶縁膜の形成
′ｔ−２回繰返し行い、かつ各層のレジスト膜および絶
縁膜の接オ用開ロ部形状を少なくとも接合部近傍にンい
てライン状とし、かつ各絶縁膜のライン状バター／が画
直に交差し、ρ為″）交差した部分のみを接せ用開口と
することを特徴とするジョセフソン接合装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175657A JPS5877270A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56175657A JPS5877270A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5877270A true JPS5877270A (ja) | 1983-05-10 |
| JPH0456477B2 JPH0456477B2 (ja) | 1992-09-08 |
Family
ID=15999926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56175657A Granted JPS5877270A (ja) | 1981-11-04 | 1981-11-04 | ジヨセフソン接合装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877270A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627357B2 (en) | 2000-04-17 | 2003-09-30 | Nec Electronics Corporation | Reticle |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
-
1981
- 1981-11-04 JP JP56175657A patent/JPS5877270A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5282090A (en) * | 1975-12-27 | 1977-07-08 | Fujitsu Ltd | Apparatus and manufacture for superconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6627357B2 (en) | 2000-04-17 | 2003-09-30 | Nec Electronics Corporation | Reticle |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0456477B2 (ja) | 1992-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256816A (en) | Mask structure for depositing patterned thin films | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| US3672985A (en) | Conductor elements spaced from microelectronic component surface and methods of making the same | |
| US3518084A (en) | Method for etching an opening in an insulating layer without forming pinholes therein | |
| JPS5877270A (ja) | ジヨセフソン接合装置の製造方法 | |
| JPH0449694B2 (ja) | ||
| JPH09507968A (ja) | 低いキャパシタンスおよび高い信頼性のためのスペーサベースのアンチヒューズ構造およびその製造方法 | |
| JPS5979584A (ja) | ジヨセフソン集積回路用抵抗 | |
| JP3446590B2 (ja) | チップインダクタおよびその製造方法 | |
| JPS6213832B2 (ja) | ||
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH0330428A (ja) | 半導体装置の製造方法 | |
| JPS603796B2 (ja) | 超電導回路用コンタクト | |
| JPH09232321A (ja) | バンプ電極及びその製造方法 | |
| JPS5898926A (ja) | ジヨセフソン干渉装置 | |
| US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
| JPH0223029B2 (ja) | ||
| JPH05326518A (ja) | 半導体装置、周辺配線並びにそれらの製造方法 | |
| JPH01133362A (ja) | トランジスタ | |
| JPH0680845B2 (ja) | ジョゼフソン素子の作成方法 | |
| JPS6195554A (ja) | マイクロ波モノリシック回路及びその製造方法 | |
| JPH0343780B2 (ja) |