JPH0343780B2 - - Google Patents
Info
- Publication number
- JPH0343780B2 JPH0343780B2 JP58049824A JP4982483A JPH0343780B2 JP H0343780 B2 JPH0343780 B2 JP H0343780B2 JP 58049824 A JP58049824 A JP 58049824A JP 4982483 A JP4982483 A JP 4982483A JP H0343780 B2 JPH0343780 B2 JP H0343780B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- resist
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018885 Pt—Au Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は電子回路装置の製造方法、特に半導体
もしくは誘電体等よりなる基板上に能動素子、受
動素子或いは集積回路等が設けられた電子回路装
置に橋絡配線を形成する製造方法に関する。
もしくは誘電体等よりなる基板上に能動素子、受
動素子或いは集積回路等が設けられた電子回路装
置に橋絡配線を形成する製造方法に関する。
(b) 従来技術と問題点
半導体基板上に形成されたモノシリツク集積回
路装置、或いは誘電体基板上に形成される半導体
集積回路、ハイブリツド集積回路等の装置におい
て、その回路を構成する能動素子、受動素子或い
は集積回路等の相互間を結ぶ配線を交叉させるこ
とが必要である場合などに、しばしば橋絡（ブリ
ツジ）配線が行なわれる。
路装置、或いは誘電体基板上に形成される半導体
集積回路、ハイブリツド集積回路等の装置におい
て、その回路を構成する能動素子、受動素子或い
は集積回路等の相互間を結ぶ配線を交叉させるこ
とが必要である場合などに、しばしば橋絡（ブリ
ツジ）配線が行なわれる。
この橋絡配線は従来下記の如き方法で製造され
ている。
ている。
第１図ａの模式断面図に示す如く、基板１上に
例えば電極２、誘電体３、電極４よりなるコンデ
ンサと、パツド５とが設けられて、電極４とパツ
ド５との間に橋絡配線を形成するものとする。
例えば電極２、誘電体３、電極４よりなるコンデ
ンサと、パツド５とが設けられて、電極４とパツ
ド５との間に橋絡配線を形成するものとする。
この製造方法としては、先づ基板１の全面に例
えばポリイミド等の樹脂を用いて絶縁皮膜６を形
成する。この絶縁皮膜６の表面はできるだけ平担
にされる。
えばポリイミド等の樹脂を用いて絶縁皮膜６を形
成する。この絶縁皮膜６の表面はできるだけ平担
にされる。
次いで第１図ｂに示す如く、絶縁皮膜６上にレ
ジスト皮膜７を設け、リソグラフイ法によつてレ
ジスト皮膜７の電極４及びパツド５上の位置に開
口を形成する。
ジスト皮膜７を設け、リソグラフイ法によつてレ
ジスト皮膜７の電極４及びパツド５上の位置に開
口を形成する。
このレジスト皮膜７をマスクとして絶縁皮膜６
を選択的にエツチングして、電極４及びパツド５
を表出させる。
を選択的にエツチングして、電極４及びパツド５
を表出させる。
次いで第１図ｃに示す如く、レジスト皮膜７を
剥離除去し、電極４、パツド５及び絶縁皮膜６よ
りなる表出面に、例えばクロム−白金−金（Cr
−Pt−Au）よりなる第１の金属皮膜８を形成す
る。しかる後に第１の金属皮膜８上に高粘度のレ
ジストを用いて、橋絡配線パターンの開口を設け
たマスク９を形成する。
剥離除去し、電極４、パツド５及び絶縁皮膜６よ
りなる表出面に、例えばクロム−白金−金（Cr
−Pt−Au）よりなる第１の金属皮膜８を形成す
る。しかる後に第１の金属皮膜８上に高粘度のレ
ジストを用いて、橋絡配線パターンの開口を設け
たマスク９を形成する。
次いで、第１の金属皮膜８上に例えば金（Au）
をめつきすることによつて第２の金属皮膜１０を
形成する。このめつきはマスク９に被覆されない
領域のみで進行する。
をめつきすることによつて第２の金属皮膜１０を
形成する。このめつきはマスク９に被覆されない
領域のみで進行する。
しかる後に第１図ｄに示す如く、マスク９を剥
離除去し、第２の金属皮膜１０をマスクとして、
第１の金属皮膜８を選択的に除去し、更に絶縁皮
膜６をすべて除去する。
離除去し、第２の金属皮膜１０をマスクとして、
第１の金属皮膜８を選択的に除去し、更に絶縁皮
膜６をすべて除去する。
以上の如くにして、第２及び第１の金属皮膜１
０及び８によつて橋絡配線が形成されることとな
るが、以上述べた従来方法においてはしばしば橋
絡配線の断線障害が発生する。
０及び８によつて橋絡配線が形成されることとな
るが、以上述べた従来方法においてはしばしば橋
絡配線の断線障害が発生する。
すなわち、第１図ｂに示す絶縁皮膜６のエツチ
ングに際して、レジスト皮膜７の開口の大小、及
び電極４及びパツド５等の橋絡配線の接続領域上
のエツチング除去すべき絶縁皮膜６の厚さの大小
等によつて、適正なエツチング時間には本来差異
がある。しかしながらこのエツチング処理はエツ
チング所要時間が最も長い開口を基準としなけれ
ばならないために、多くの開口についてはオーバ
ーエツチングとなる。
ングに際して、レジスト皮膜７の開口の大小、及
び電極４及びパツド５等の橋絡配線の接続領域上
のエツチング除去すべき絶縁皮膜６の厚さの大小
等によつて、適正なエツチング時間には本来差異
がある。しかしながらこのエツチング処理はエツ
チング所要時間が最も長い開口を基準としなけれ
ばならないために、多くの開口についてはオーバ
ーエツチングとなる。
絶縁皮膜６に適する材料であるポリイミド系樹
脂等をウエツトエツチング法によつてエツチング
除去する場合には、材料に適するエツチング手段
を可能な限り採用しても、このオーバーエツチン
グによつて、従来技術による場合には、電極４及
びパツド５等の接続領域を越えてエツチングが進
行して、その周辺に接続面より深くエツチングさ
れた領域１１を生ずる。
脂等をウエツトエツチング法によつてエツチング
除去する場合には、材料に適するエツチング手段
を可能な限り採用しても、このオーバーエツチン
グによつて、従来技術による場合には、電極４及
びパツド５等の接続領域を越えてエツチングが進
行して、その周辺に接続面より深くエツチングさ
れた領域１１を生ずる。
この領域１１には第１図ｃに示す如く高粘度の
レジストの溜り１２を生じて、マスク９形成のた
めの該レジストの露光・現像処理後にもここにレ
ジストが残留する結果となる。高粘度レジストの
正常な厚さの領域に悪影響を及すことなく、この
残留するレジストを排除することは不可能である
場合が多い。
レジストの溜り１２を生じて、マスク９形成のた
めの該レジストの露光・現像処理後にもここにレ
ジストが残留する結果となる。高粘度レジストの
正常な厚さの領域に悪影響を及すことなく、この
残留するレジストを排除することは不可能である
場合が多い。
このレジストの溜り１２が存在するならば、第
２の金属皮膜１０はこの部分には形成されず、第
１の金属皮膜の選択的エツチングの際にこの部分
で断線することとなる。
２の金属皮膜１０はこの部分には形成されず、第
１の金属皮膜の選択的エツチングの際にこの部分
で断線することとなる。
橋絡配線を上述の如き障害なく、安定して形成
することができる製造方法が、電子回路装置の安
定した供給と信頼性の向上のために要望されてい
る。
することができる製造方法が、電子回路装置の安
定した供給と信頼性の向上のために要望されてい
る。
(c) 発明の目的
本発明は、基板上に設けられた能動素子、受動
素子或いは集積回路等の間に、橋絡配線を高い信
頼性をもつて形成することが可能な電子回路装置
の製造方法を提供することを目的とする。
素子或いは集積回路等の間に、橋絡配線を高い信
頼性をもつて形成することが可能な電子回路装置
の製造方法を提供することを目的とする。
(d) 発明の構成
本発明の前記目的は、基板上に橋絡配線の接続
領域を形成し、該基板上を被覆する絶縁皮膜と、
該絶縁皮膜を被覆するレジスト皮膜とを形成し、
前記接続領域上の前記レジスト皮膜を、該接続領
域の橋絡配線形成方向の端に対しては前記絶縁皮
膜厚さの２倍以上の重なり幅を残して、選択的に
除去し、前記レジスト皮膜をマスクとして前記絶
縁皮膜を選択的に除去して前記接続領域を表出す
る開口を形成し、該接続領域及び前記絶縁皮膜に
接する金属皮膜を形成し、前記絶縁皮膜を除去す
る工程を含んでなる電子回路装置の製造方法によ
り達成される。
領域を形成し、該基板上を被覆する絶縁皮膜と、
該絶縁皮膜を被覆するレジスト皮膜とを形成し、
前記接続領域上の前記レジスト皮膜を、該接続領
域の橋絡配線形成方向の端に対しては前記絶縁皮
膜厚さの２倍以上の重なり幅を残して、選択的に
除去し、前記レジスト皮膜をマスクとして前記絶
縁皮膜を選択的に除去して前記接続領域を表出す
る開口を形成し、該接続領域及び前記絶縁皮膜に
接する金属皮膜を形成し、前記絶縁皮膜を除去す
る工程を含んでなる電子回路装置の製造方法によ
り達成される。
(e) 発明の実施例
以下本発明を実施例により図面を参照して具体
的に説明する。
的に説明する。
第２図ａ乃至ｄは本発明の実施例を示す模式断
面図である。
面図である。
第２図ａ参照
基板２１上に、例えば電極２２、誘電体２３及
び電極２４よりなるコンデンサと、パツド２５と
が設けられて、電極２４とパツド２５との間に橋
絡配線を形成するものとする。本発明を実施する
に際しては、橋絡配線を接続するパツド等の面積
が過小とならない様に留意する。次いで従来技術
と同様に、基板２１の全面に例えばポリイミド等
の樹脂をスピンコート法等によつて塗布し、所定
の加熱処理を行なつて絶縁皮膜２６を平担に形成
する。
び電極２４よりなるコンデンサと、パツド２５と
が設けられて、電極２４とパツド２５との間に橋
絡配線を形成するものとする。本発明を実施する
に際しては、橋絡配線を接続するパツド等の面積
が過小とならない様に留意する。次いで従来技術
と同様に、基板２１の全面に例えばポリイミド等
の樹脂をスピンコート法等によつて塗布し、所定
の加熱処理を行なつて絶縁皮膜２６を平担に形成
する。
第２図ｂ参照
絶縁皮膜２６上にレジスト皮膜２７を設けて、
リソグラフイ法によつて電極２４及びパツド２５
上のレジスト皮膜２７を選択的に除去して開口を
形成する。
リソグラフイ法によつて電極２４及びパツド２５
上のレジスト皮膜２７を選択的に除去して開口を
形成する。
但し、本発明においては、図中ｌで示す電極４
等の橋絡配線接続領域の橋絡配線形成方向の端か
らの見たレジスト皮膜２７の重なり幅の、図中ｔ
で示す絶縁皮膜２６の厚さに対する比α＝ｌ／ｔ
を、従来はα＝１程度乃至１未満としているのに
対して、α＝２、０もしくはそれ以上とする。
等の橋絡配線接続領域の橋絡配線形成方向の端か
らの見たレジスト皮膜２７の重なり幅の、図中ｔ
で示す絶縁皮膜２６の厚さに対する比α＝ｌ／ｔ
を、従来はα＝１程度乃至１未満としているのに
対して、α＝２、０もしくはそれ以上とする。
このレジスト皮膜２７をマスクとして絶縁皮膜
２６を選択的にエツチングして、電極２４及びパ
ツド２５を表出させる。ただしその際のエツチン
グ方法としては絶縁皮膜２６に即して選択された
最適条件もしくはこれに近いウエツトエツチング
法を適用する。
２６を選択的にエツチングして、電極２４及びパ
ツド２５を表出させる。ただしその際のエツチン
グ方法としては絶縁皮膜２６に即して選択された
最適条件もしくはこれに近いウエツトエツチング
法を適用する。
本発明においては、前記の如くレジスト皮膜２
７の開口が縮少されているために、オーバーエツ
チング状態となる部分についても、電極等の橋絡
配線接続領域を越えるエツチングは、後に例示す
るデータに見られる如く発生しない。
７の開口が縮少されているために、オーバーエツ
チング状態となる部分についても、電極等の橋絡
配線接続領域を越えるエツチングは、後に例示す
るデータに見られる如く発生しない。
第２図ｃ参照
従来技術と同様に、レジスト皮膜２７を剥離除
去し、電極２４、パツド２５及び絶縁皮膜２６よ
りなる表出面に、例えばクロム（Cr）を厚さ50
〔ｎｍ〕程度に、白金（Pt）を厚さ100〔ｎｍ〕程
度に次いで白金（Au）を厚さ00〔ｎｍ〕程度に順
次蒸着して、第１の金属皮膜２８を形成する。し
かる後にこの第１の金属皮膜２８上に高粘度のレ
ジストを用いて、橋絡配線パターンの開口を設け
たマスク２９を形成する。
去し、電極２４、パツド２５及び絶縁皮膜２６よ
りなる表出面に、例えばクロム（Cr）を厚さ50
〔ｎｍ〕程度に、白金（Pt）を厚さ100〔ｎｍ〕程
度に次いで白金（Au）を厚さ00〔ｎｍ〕程度に順
次蒸着して、第１の金属皮膜２８を形成する。し
かる後にこの第１の金属皮膜２８上に高粘度のレ
ジストを用いて、橋絡配線パターンの開口を設け
たマスク２９を形成する。
次いで、第１の金属皮膜２８上に例えば金
（Au）を厚さ４乃至５〔μｍ〕程度にめつきする
ことによつて、第２の金属皮膜３０によつて橋絡
配線パターンが形成される。
（Au）を厚さ４乃至５〔μｍ〕程度にめつきする
ことによつて、第２の金属皮膜３０によつて橋絡
配線パターンが形成される。
第２図ｄ参照
従来技術と同様に、マスク２９を剥離除去し、
第２の金属皮膜３０をマスクとして、第１の金属
皮膜２８を選択的に除去し、更に絶縁皮膜２６を
すべて除去する。
第２の金属皮膜３０をマスクとして、第１の金属
皮膜２８を選択的に除去し、更に絶縁皮膜２６を
すべて除去する。
以上の如くにして第２及び第１の金属皮膜３０
及び２８によつて橋絡配線が形成される。
及び２８によつて橋絡配線が形成される。
第３図は本発明を適用することによつて先に述
べた如き橋絡配線の断線障害が排除される効果を
示すデータの例であつて、横軸に前記比α＝ｌ／
ｔを、縦軸に断線障害発生率を示す。
べた如き橋絡配線の断線障害が排除される効果を
示すデータの例であつて、横軸に前記比α＝ｌ／
ｔを、縦軸に断線障害発生率を示す。
従来例の如くα＝ｌ／ｔが１程度或いはそれ以
下であるときに障害発生率が100〔％〕に近い電子
回路装置の橋絡配線の例について、α＝ｌ／ｔを
増大するときに障害発生率が次第に減少し、α＝
2.0もしくはそれ以上とするならば、先述の断線
障害が排除できることがわかる。
下であるときに障害発生率が100〔％〕に近い電子
回路装置の橋絡配線の例について、α＝ｌ／ｔを
増大するときに障害発生率が次第に減少し、α＝
2.0もしくはそれ以上とするならば、先述の断線
障害が排除できることがわかる。
(f) 発明の効果
以上説明した如く本発明によつて、接続領域の
橋絡配線形成方向の端におけるレジスト皮膜の重
なり幅ｌの、絶縁皮膜 厚さｔに対する比、α＝ｌ／ｔを2.0もしくは
それ以上とすることにより橋絡配線の断線障害が
排除され、橋絡配線を設けた電子回路装置の製造
歩留及び信頼度が向上する。
橋絡配線形成方向の端におけるレジスト皮膜の重
なり幅ｌの、絶縁皮膜 厚さｔに対する比、α＝ｌ／ｔを2.0もしくは
それ以上とすることにより橋絡配線の断線障害が
排除され、橋絡配線を設けた電子回路装置の製造
歩留及び信頼度が向上する。
第１図ａ乃至ｄは従来方法の例を示す断面図、
第２図ａ乃至ｄは本発明の実施例を示す断面図、
第３図は本発明の効果の例を示す図である。 図において、２１は基板、２４は電極、２５は
パツド、２６は絶縁皮膜、２７はレジスト皮膜、
２８は第１の金属皮膜、２９は高粘度レジスト皮
膜、３０は第２の金属皮膜を示す。
第２図ａ乃至ｄは本発明の実施例を示す断面図、
第３図は本発明の効果の例を示す図である。 図において、２１は基板、２４は電極、２５は
パツド、２６は絶縁皮膜、２７はレジスト皮膜、
２８は第１の金属皮膜、２９は高粘度レジスト皮
膜、３０は第２の金属皮膜を示す。
Claims (1)
- １ 基板上に橋絡配線の接続領域を形成し、該基
板上を被覆する絶縁皮膜と、該絶縁皮膜を被覆す
るレジスト皮膜とを形成し、前記接続領域上の前
記レジスト皮膜を、該接続領域の橋絡配線形成方
向の端に対しては前記絶縁皮膜厚さの２倍以上の
重なり幅を残して選択的に除去し、前記レジスト
皮膜をマスクとして前記絶縁皮膜を選択的に除去
して前記接続領域を表出する開口を形成し、該接
続領域及び前記絶縁皮膜に接する金属皮膜を形成
し、前記絶縁皮膜を除去する工程を含んでなるこ
とを特徴とする電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049824A JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049824A JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59175735A JPS59175735A (ja) | 1984-10-04 |
| JPH0343780B2 true JPH0343780B2 (ja) | 1991-07-03 |
Family
ID=12841843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049824A Granted JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175735A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115066085B (zh) * | 2016-07-22 | 2023-06-23 | Lg伊诺特有限公司 | 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 |
-
1983
- 1983-03-25 JP JP58049824A patent/JPS59175735A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59175735A (ja) | 1984-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226232A (en) | Method for forming a conductive pattern on an integrated circuit | |
| US3680206A (en) | Assemblies of semiconductor devices having mounting pillars as circuit connections | |
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JPH053159B2 (ja) | ||
| JPH02251145A (ja) | 突起電極形成方法 | |
| JPH0343780B2 (ja) | ||
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPS6125221B2 (ja) | ||
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS63119551A (ja) | パタ−ニングされた金属膜の形成方法 | |
| KR920006186B1 (ko) | 배선용 콘택홀 형성방법 | |
| JPH0497532A (ja) | 半導体装置の製造方法 | |
| JP2795475B2 (ja) | プリント配線板及びその製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| JPH1126466A (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 |