JPS59175735A - 電子回路装置の製造方法 - Google Patents
電子回路装置の製造方法Info
- Publication number
- JPS59175735A JPS59175735A JP58049824A JP4982483A JPS59175735A JP S59175735 A JPS59175735 A JP S59175735A JP 58049824 A JP58049824 A JP 58049824A JP 4982483 A JP4982483 A JP 4982483A JP S59175735 A JPS59175735 A JP S59175735A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- electrode
- pad
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は電子回路装置・の製造方法、特に半導体もしく
は誘電体等よりなる基板上に能動素子、受動素子或いは
集積回路等が設けられた電子回路装置に橋絡配線を形成
する製造方法に関する。
は誘電体等よりなる基板上に能動素子、受動素子或いは
集積回路等が設けられた電子回路装置に橋絡配線を形成
する製造方法に関する。
（ｂ） 従来技術と問題点
半導体基板上に形成されたモノリシック集積回路装置、
或いは誘電体基板上に形成される半導体集積回路、ハイ
ブリッド集積回路等の装置において、その回路を構成す
る能動素子、受動素子或いは集積回路等の相互間を結ぶ
配線を交叉させることが必要である場合などに、しばし
ば橋絡（ブリッジ）配線が行なわれる。
或いは誘電体基板上に形成される半導体集積回路、ハイ
ブリッド集積回路等の装置において、その回路を構成す
る能動素子、受動素子或いは集積回路等の相互間を結ぶ
配線を交叉させることが必要である場合などに、しばし
ば橋絡（ブリッジ）配線が行なわれる。
この橋絡配線は従来下記の如き方法で製造されている。
第１図（ａ）の模式断面図に示す如く、基板１上に例え
ば電極２、誘電体３、電極４よりなるコンデンサと、バ
ッド５とが設けられて、電極４とパッド５との間に橋絡
配線を形成するものとする。
ば電極２、誘電体３、電極４よりなるコンデンサと、バ
ッド５とが設けられて、電極４とパッド５との間に橋絡
配線を形成するものとする。
この製造方法としては、先づ基板１の全面に例えばポリ
イミド等の樹脂を用いて絶縁皮膜６を形成する。この絶
縁皮膜６の表面はできるだけ平担にされる。
イミド等の樹脂を用いて絶縁皮膜６を形成する。この絶
縁皮膜６の表面はできるだけ平担にされる。
次いで第１図（ｂ）に示す如く、絶縁皮膜６上にしシス
ト皮膜７を設け、リングラフィ法によってレジスト皮膜
７の電極４及びパッド５上の位置に開口を形成する。
ト皮膜７を設け、リングラフィ法によってレジスト皮膜
７の電極４及びパッド５上の位置に開口を形成する。
このレジスト皮膜７をマスクとして絶縁皮膜６を選択的
にエツチングして、電極４及びパッド５を表出させる。
にエツチングして、電極４及びパッド５を表出させる。
次いで第１図（ｃ）に示す如く、レジスト皮膜７を剥離
除去し、電極４、パッド５及び絶縁皮膜６よジなる表出
面に、例えばクロム−白金−金（Ｃｒ−Ｐｔ−Ａｕ）よ
りなる第１の金属皮膜８を形成する。
除去し、電極４、パッド５及び絶縁皮膜６よジなる表出
面に、例えばクロム−白金−金（Ｃｒ−Ｐｔ−Ａｕ）よ
りなる第１の金属皮膜８を形成する。
しかる後に第１の金属皮膜８上に高粘度のレジストを用
いて、橋絡配線パターンの開口を設けたマスク９を形成
する。
いて、橋絡配線パターンの開口を設けたマスク９を形成
する。
次いで、第１の金属皮膜８上に例えば金（Ａｕ）をめっ
きすることによって第２の金属皮膜１０を形成する。こ
のめっきはマスク９に被覆されない領域のみで進行する
。
きすることによって第２の金属皮膜１０を形成する。こ
のめっきはマスク９に被覆されない領域のみで進行する
。
しかる後に第１図（ｄ）に示す如く、マスク９を剥離除
去し、第２の金属皮膜１０をマスクとして、第１の金属
皮膜８を選択的に除去し、更に絶縁皮膜６をすべて除去
する。
去し、第２の金属皮膜１０をマスクとして、第１の金属
皮膜８を選択的に除去し、更に絶縁皮膜６をすべて除去
する。
以上の如くにして、第２及び第１の金属皮膜１０及び８
によって橋絡配線が形成されることとなるが、以上述べ
た従来方法においてはしげしげ橋絡配線の断線障害が発
生する。
によって橋絡配線が形成されることとなるが、以上述べ
た従来方法においてはしげしげ橋絡配線の断線障害が発
生する。
すなわち、第１図（ｂ）に示す絶縁皮膜６のエツチング
に際して、レジスト皮膜７の開口の大小、及び電極４及
びパッド５等の橋絡配線の接続領域上のエツチング除去
すべき絶縁皮膜６の厚さの大小等によって、適正なエツ
チング時間には本来差異がある。しかしながらこのエツ
チング処理はエツチング所要時間が最も長い開口を基準
としなければならないために、多くの開口についてはオ
ーバーエツチングとなる。
に際して、レジスト皮膜７の開口の大小、及び電極４及
びパッド５等の橋絡配線の接続領域上のエツチング除去
すべき絶縁皮膜６の厚さの大小等によって、適正なエツ
チング時間には本来差異がある。しかしながらこのエツ
チング処理はエツチング所要時間が最も長い開口を基準
としなければならないために、多くの開口についてはオ
ーバーエツチングとなる。
絶縁皮膜６に適する材料であるポリイミド系樹脂等をウ
ェットエツチング法によってエツチング除去する場合に
は、材料に適するエツチング手段を可能な限り採用して
も、このオーバーエツチングによって、従来技術による
場合には、電極４及びパッド５等の接続領域を超えてエ
ツチングが進行して、その周辺に接続面より深くエツチ
ングされた領域１１を生ずる。
ェットエツチング法によってエツチング除去する場合に
は、材料に適するエツチング手段を可能な限り採用して
も、このオーバーエツチングによって、従来技術による
場合には、電極４及びパッド５等の接続領域を超えてエ
ツチングが進行して、その周辺に接続面より深くエツチ
ングされた領域１１を生ずる。
この領域１１には第１図（ｃ）に示す如く高粘度のレジ
ストの溜り１２を生じて、マスク９形成のための該レジ
ストの露光・現像処理復にもここにレジストが残留する
結果となる。高粘度レジストの正常な厚さの領域に悪影
響を及すことなく、この残留するレジス）１排除するこ
とは不可能である場合が多い。
ストの溜り１２を生じて、マスク９形成のための該レジ
ストの露光・現像処理復にもここにレジストが残留する
結果となる。高粘度レジストの正常な厚さの領域に悪影
響を及すことなく、この残留するレジス）１排除するこ
とは不可能である場合が多い。
このレジストの溜り１２が存在するならば、粛２の金属
皮膜１０ばこの部分には形成されず、第１の金属皮膜の
選択的エツチングの際にこの部分で断線することとなる
。
皮膜１０ばこの部分には形成されず、第１の金属皮膜の
選択的エツチングの際にこの部分で断線することとなる
。
橋絡配線を上述の如き障害なく、安定して形成すること
ができる製造方法が、電子回路装置の安定した供給と信
頼性の向上のために要望され光いる０ （ｃ） 発明の目的 本発明は、基板上に設けられた能動素子、受動素子或い
は集積回路等の間に、＠節配線を高い信頼性をもって形
成することが可能な成子回路装置の製造方法を提供する
ことを目的とｒる。
ができる製造方法が、電子回路装置の安定した供給と信
頼性の向上のために要望され光いる０ （ｃ） 発明の目的 本発明は、基板上に設けられた能動素子、受動素子或い
は集積回路等の間に、＠節配線を高い信頼性をもって形
成することが可能な成子回路装置の製造方法を提供する
ことを目的とｒる。
（ｄ） 発明の薄酸
本発明の前記目的は、基板上に・僑路配フ黴の接続領域
を形成し、該基板上全被覆する絶縁皮膜と、該絶縁皮膜
を被覆するレジスト皮膜とを形成し、前記接続領域上の
前記レジスト皮膜を、該接続領域の橋絡配線形成方間の
端に対しては前記絶縁皮膜厚さの２倍以上の重なり１品
を残して、選択的に除去し、前記ンジスト皮ａ！２をマ
スクとしてｈｉｔ記絶縁皮ｊ莫を・へ択的に除去し−（
前記接続領域を表出する開口を形成し、該接続領域及び
前記絶縁皮膜に接する金属皮膜を形成し、前記絶縁皮膜
で除去する工程を貧んでなる電子回路装置の製造方法に
より達成される。
を形成し、該基板上全被覆する絶縁皮膜と、該絶縁皮膜
を被覆するレジスト皮膜とを形成し、前記接続領域上の
前記レジスト皮膜を、該接続領域の橋絡配線形成方間の
端に対しては前記絶縁皮膜厚さの２倍以上の重なり１品
を残して、選択的に除去し、前記ンジスト皮ａ！２をマ
スクとしてｈｉｔ記絶縁皮ｊ莫を・へ択的に除去し−（
前記接続領域を表出する開口を形成し、該接続領域及び
前記絶縁皮膜に接する金属皮膜を形成し、前記絶縁皮膜
で除去する工程を貧んでなる電子回路装置の製造方法に
より達成される。
（ｅ） 発明の実施例
ヅ、下木発明を実施例により１向を衾照しで具体的に説
明する。
明する。
第２図（ａ）乃至（ｄ）は本発明の実施例を示す模式断
面図でちる。
面図でちる。
第２図（ａ）参照
基板２１上に、例えば電極２２、銹電体２３及び電極２
４よりなるコンデンサと、パッド２５とが設けられて、
電極２４とパッド２５との間に橋絡配線を形成中るもの
とする。本発明を実施するに際しては、橋絡配線を接続
するパッド等の面積が過小とならない様に留意する。次
いで従来技術と同様に、基板２１の全面に例えばポリイ
ミド等のイミ（脂をスピンコード法等によって塗布し、
所定のＩＪＯ熱処理全行なって絶縁皮膜２６を平担に形
成する。
４よりなるコンデンサと、パッド２５とが設けられて、
電極２４とパッド２５との間に橋絡配線を形成中るもの
とする。本発明を実施するに際しては、橋絡配線を接続
するパッド等の面積が過小とならない様に留意する。次
いで従来技術と同様に、基板２１の全面に例えばポリイ
ミド等のイミ（脂をスピンコード法等によって塗布し、
所定のＩＪＯ熱処理全行なって絶縁皮膜２６を平担に形
成する。
第２図（ｂ）、参照
絶１．検皮膜２Ｇ上にレジスト皮膜２７を設けて、リソ
グラフィ法によって′電極２４及びパッド２５上のレジ
スト皮膜２７を選択的に除去して開口を形成するー 但し、本発明においては０図中ｔで示す電極４等の橋紹
配Ｉ！ｉＳｌ接続領域の橋絡配線形成方向の端からの見
たレジスト皮膜２７の重なり幅の、図中ｔで示す絶縁皮
膜２６の厚さに対する比α＝ １ ／ １を、従来はα
＝１程度乃至１未満としているのに対して、α＝２、Ｏ
もしくはそれ以上とする。
グラフィ法によって′電極２４及びパッド２５上のレジ
スト皮膜２７を選択的に除去して開口を形成するー 但し、本発明においては０図中ｔで示す電極４等の橋紹
配Ｉ！ｉＳｌ接続領域の橋絡配線形成方向の端からの見
たレジスト皮膜２７の重なり幅の、図中ｔで示す絶縁皮
膜２６の厚さに対する比α＝ １ ／ １を、従来はα
＝１程度乃至１未満としているのに対して、α＝２、Ｏ
もしくはそれ以上とする。
このレジスト皮＃２７全マスクとして絶縁皮膜２６を選
択的にエツチングして、電極２４及びパッド２５全衣出
させる。ただしその際のエツチング方法としては絶縁皮
膜２６に即して選択された最適条件もしくはこれに近い
ウェットエツチング法を適用する。
択的にエツチングして、電極２４及びパッド２５全衣出
させる。ただしその際のエツチング方法としては絶縁皮
膜２６に即して選択された最適条件もしくはこれに近い
ウェットエツチング法を適用する。
本発明においては、前記の如くレジスト皮膜２７の開口
が縮少されているために、オーバーエツチング状態とな
る部分についても、１甑等の橋絡配線接続領域を超える
エラ六ング（仁、仮に＋７１１示するデータに見られる
如く発生しない。
が縮少されているために、オーバーエツチング状態とな
る部分についても、１甑等の橋絡配線接続領域を超える
エラ六ング（仁、仮に＋７１１示するデータに見られる
如く発生しない。
第２図（ｃ）参照
従来技術と同様に、レジスト皮候２７金剥離除去し、電
極２４、パッド２５及び絶縁皮膜２６よりなる表出面に
、例えばクロ、ｘ（Ｃｒ）ｋ厚さ５０して、第１の金属
皮膜２８を形成する。しかる後にこの第１の金属皮膜２
８上に高粘度のレジストを用いて、橋絡配線パターンの
開口を設けたマスク２９を形成する。
極２４、パッド２５及び絶縁皮膜２６よりなる表出面に
、例えばクロ、ｘ（Ｃｒ）ｋ厚さ５０して、第１の金属
皮膜２８を形成する。しかる後にこの第１の金属皮膜２
８上に高粘度のレジストを用いて、橋絡配線パターンの
開口を設けたマスク２９を形成する。
次いで、第１の金属皮膜２８上に例えば金（Ａｕ ）を
厚さ４乃至５〔μｍ〕程度にめっきすることによって、
第２の金属皮膜３０によって橋絡配線パターンが形成さ
れる。
厚さ４乃至５〔μｍ〕程度にめっきすることによって、
第２の金属皮膜３０によって橋絡配線パターンが形成さ
れる。
第２図（ｄ）参照
従来技術と同様に、マスク２９を剥離除去し、第２の金
属皮膜３０をマスクとして、第１の金属皮膜２８を選択
的に除去し、更に絶縁皮膜２６をすべて除去する。
属皮膜３０をマスクとして、第１の金属皮膜２８を選択
的に除去し、更に絶縁皮膜２６をすべて除去する。
以上の如くにして第２及び第１の金属皮膜３０及び２８
によって橋絡配線が形成される。
によって橋絡配線が形成される。
第３図は本発明を適用することによって先に述べた如き
橋絡配線の断線障害が排除される効果を示すデータの例
であって、横軸に前記比α−ｔ７ｔを、縦軸に断線障害
発生率を示す。
橋絡配線の断線障害が排除される効果を示すデータの例
であって、横軸に前記比α−ｔ７ｔを、縦軸に断線障害
発生率を示す。
従来例の如くα−１７１が１程度或いはそれ以下である
ときに障害発生率が１００Ｃ％：］に近い′電子回路装
置の橋絡配線の例について、α−１７１を増大するとき
に障害発生率が次第に減少し、α−２，０もしくはそれ
以上とするならば、先述の断線障害が排除できることが
わかる。
ときに障害発生率が１００Ｃ％：］に近い′電子回路装
置の橋絡配線の例について、α−１７１を増大するとき
に障害発生率が次第に減少し、α−２，０もしくはそれ
以上とするならば、先述の断線障害が排除できることが
わかる。
（ｆ） 発明の詳細
な説明した如く本発明によって、接続領域の橋絡配線形
成方向の端におけるレジスト皮膜の重なり幅りの、絶縁
皮膜 厚さｔに対する比、α＝１７１を２０もしくはそれ以上
とすることにより橋絡配線の断線障害が排除され、橋絡
配線を設けた電子回路装置の′；Ａ造歩留及び信頼度が
向上する。
成方向の端におけるレジスト皮膜の重なり幅りの、絶縁
皮膜 厚さｔに対する比、α＝１７１を２０もしくはそれ以上
とすることにより橋絡配線の断線障害が排除され、橋絡
配線を設けた電子回路装置の′；Ａ造歩留及び信頼度が
向上する。
第１図（ａ）乃至（ｄ）は従来方法の例を示す断面図、
第２図（ａ）乃至（ｄ）は本発明の実施例を示す断面図
、第３図は本発明の効果の例を示す図である。 図において、２１は基板、２４は電極、２５１−ｔパッ
ド、２６は絶縁皮膜、２７はレジスト皮膜、２８は第１
の金属皮膜、２９は高粘度レジスト皮膜、ＪＯは第２の
金属皮膜を示す。 年 １ 図 （ａ） 乙 （α）
第２図（ａ）乃至（ｄ）は本発明の実施例を示す断面図
、第３図は本発明の効果の例を示す図である。 図において、２１は基板、２４は電極、２５１−ｔパッ
ド、２６は絶縁皮膜、２７はレジスト皮膜、２８は第１
の金属皮膜、２９は高粘度レジスト皮膜、ＪＯは第２の
金属皮膜を示す。 年 １ 図 （ａ） 乙 （α）
Claims (1)
- 基板上に橋絡配線の接続領域を形成し、該基板上を被覆
する絶縁皮膜と、該絶縁皮膜を被覆するレジスト皮膜と
を形成し、前記接続領域上の前記レジスト皮膜を、該接
続領域の橋絡配線形成方向の端に対しては前記絶縁及膜
厚さの２倍以上の重なり幅を残して選択的に除去し、前
記レジスト皮膜をマスクとして前記絶縁皮膜を選択的に
除去して前記接続領域を表出する開口を形成し、該接続
領域及び前記絶縁皮膜に接する金属皮膜を形成し、前記
絶縁皮膜を除去する工程を含んでなることを特徴とする
電子回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049824A JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58049824A JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59175735A true JPS59175735A (ja) | 1984-10-04 |
| JPH0343780B2 JPH0343780B2 (ja) | 1991-07-03 |
Family
ID=12841843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58049824A Granted JPS59175735A (ja) | 1983-03-25 | 1983-03-25 | 電子回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59175735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115066085A (zh) * | 2016-07-22 | 2022-09-16 | Lg伊诺特有限公司 | 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备 |
-
1983
- 1983-03-25 JP JP58049824A patent/JPS59175735A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115066085A (zh) * | 2016-07-22 | 2022-09-16 | Lg伊诺特有限公司 | 柔性电路板、覆晶薄膜模块和包括柔性电路板的电子设备 |
| CN115066085B (zh) * | 2016-07-22 | 2023-06-23 | Lg伊诺特有限公司 | 柔性电路板、柔性电路板封装芯片和包括柔性电路板的电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0343780B2 (ja) | 1991-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098205A (ja) | 樹脂封止型半導体装置 | |
| JP2803987B2 (ja) | 半導体チップバンプの製造方法 | |
| GB2187331A (en) | Leads for an integrated circuit | |
| US6372620B1 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JPS59175735A (ja) | 電子回路装置の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH05283412A (ja) | 半導体装置，およびその製造方法 | |
| JP3201022B2 (ja) | リードフレーム | |
| JPS5833853A (ja) | 半導体装置の製造方法 | |
| JP2000299338A (ja) | 突起電極を有するベアチップｉｃ及び突起電極の形成方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JP2985426B2 (ja) | 半導体装置およびその製造方法 | |
| JP2534496B2 (ja) | 半導体装置の製造方法 | |
| KR920006186B1 (ko) | 배선용 콘택홀 형성방법 | |
| JPH02121387A (ja) | 電子回路装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JPS59188127A (ja) | 多層配線を有する電子回路装置とその製造法 | |
| JPH0795556B2 (ja) | テープキャリアの製造方法 | |
| JPH04316339A (ja) | 半導体装置の製造方法 | |
| JPH0354873B2 (ja) | ||
| JPS62211930A (ja) | 基板導体層への突起製造方法 | |
| JPH0438842A (ja) | 半導体集積回路 |