JP2803987B2 - 半導体チップバンプの製造方法 - Google Patents
半導体チップバンプの製造方法Info
- Publication number
- JP2803987B2 JP2803987B2 JP6014337A JP1433794A JP2803987B2 JP 2803987 B2 JP2803987 B2 JP 2803987B2 JP 6014337 A JP6014337 A JP 6014337A JP 1433794 A JP1433794 A JP 1433794A JP 2803987 B2 JP2803987 B2 JP 2803987B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive film
- semiconductor chip
- bump
- photosensitive
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000000034 method Methods 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 20
- 239000007788 liquid Substances 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 150000003457 sulfones Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/11472—Profile of the lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、高密度実装用半導体
チップバンプの製造方法に関し、さらに詳しくは、半導
体基板のボンディングパッド上に所定の形状を有する半
導体チップバンプを製造する方法に関する。
チップバンプの製造方法に関し、さらに詳しくは、半導
体基板のボンディングパッド上に所定の形状を有する半
導体チップバンプを製造する方法に関する。
【０００２】
【従来の技術】一般的にタブ（tape automated bond ）
パッケージは、リードフレームとワイヤの役割を遂行す
る金属パターンが絶縁フィルム上に形成されており、導
電物質から成るバンプによって前記絶縁フィルム上に形
成された金属パターンと半導体チップのボンディングパ
ッドをボンディングする表面実装形パッケジング技術の
一種でボンディングワイヤを使ってパッケージングする
方式とは全く異なる技術であり、主に小型計算器、ＬＣ
Ｄ（Liquid Crystal Display）装置及びコンピューター
などに広く使われている。
パッケージは、リードフレームとワイヤの役割を遂行す
る金属パターンが絶縁フィルム上に形成されており、導
電物質から成るバンプによって前記絶縁フィルム上に形
成された金属パターンと半導体チップのボンディングパ
ッドをボンディングする表面実装形パッケジング技術の
一種でボンディングワイヤを使ってパッケージングする
方式とは全く異なる技術であり、主に小型計算器、ＬＣ
Ｄ（Liquid Crystal Display）装置及びコンピューター
などに広く使われている。
【０００３】また、前記タブパッケージは、小型化及び
薄形化のためにスライムタブ又はスモールタブパッケー
ジなどで開発されている。
薄形化のためにスライムタブ又はスモールタブパッケー
ジなどで開発されている。
【０００４】図５は一般的なテープキャリヤを用いたタ
ブパッケージの一実施例を示す平面図である。図５を参
照すれば、前記タブパッケージに適用されるテープキャ
リヤ１０はポリイミド、ポリエステル、ポリエテルスル
ホン、ポリパラアニック酸などで形成された絶縁材質の
ベースフィルム１２上に取り付けられた金属膜を写真蝕
刻して内部リード１３及び外部リード１４を形成して前
記内部リード１３に半導体チップ１１を搭載している構
造となっている。
ブパッケージの一実施例を示す平面図である。図５を参
照すれば、前記タブパッケージに適用されるテープキャ
リヤ１０はポリイミド、ポリエステル、ポリエテルスル
ホン、ポリパラアニック酸などで形成された絶縁材質の
ベースフィルム１２上に取り付けられた金属膜を写真蝕
刻して内部リード１３及び外部リード１４を形成して前
記内部リード１３に半導体チップ１１を搭載している構
造となっている。
【０００５】また、前記ベースフィルム１２の中央部が
パンチング加工されて前記内部リード１３の先端が露出
されるようにデバイス孔１５が形成されており、外部端
子と電気的に接続するために外部リード１４の一方の側
が露出されるようにスロット１６が形成されている。
パンチング加工されて前記内部リード１３の先端が露出
されるようにデバイス孔１５が形成されており、外部端
子と電気的に接続するために外部リード１４の一方の側
が露出されるようにスロット１６が形成されている。
【０００６】また、前記内部リード１３の下端部には、
半導体チップ１１の電極端子と電気的に接続されるよう
に熱圧着方法によりバンプ（図示せず）が形成されてい
る。
半導体チップ１１の電極端子と電気的に接続されるよう
に熱圧着方法によりバンプ（図示せず）が形成されてい
る。
【０００７】従って、前記タブパッケージは、内部リー
ド１３、バンプ及び半導体チップ１１の上部表面などを
封止樹脂（図示せず）でモールディングして保護するよ
うに構成されている。
ド１３、バンプ及び半導体チップ１１の上部表面などを
封止樹脂（図示せず）でモールディングして保護するよ
うに構成されている。
【０００８】このような、タブパッケージは、半導体装
置の高集積化趨勢によりリードの数が増加されてその間
隔が減らされ、前記バンプの間隔も減らされて微細ピッ
チ化されている趨勢にある。
置の高集積化趨勢によりリードの数が増加されてその間
隔が減らされ、前記バンプの間隔も減らされて微細ピッ
チ化されている趨勢にある。
【０００９】このような、前記タブパッケージに適用さ
れる半導体チップバンプは、半導体チップのパッド上に
感光膜パターンをマスクにして電気鍍金法又は非電解鍍
金法で形成されるが、これによる半導体チップのバンプ
製造工程を詳細に見ると次の通りである。
れる半導体チップバンプは、半導体チップのパッド上に
感光膜パターンをマスクにして電気鍍金法又は非電解鍍
金法で形成されるが、これによる半導体チップのバンプ
製造工程を詳細に見ると次の通りである。
【００１０】図６（ａ）及び図６（ｂ）は、従来技術に
よる半導体チップバンプの製造工程を示す概略断面図で
ある。
よる半導体チップバンプの製造工程を示す概略断面図で
ある。
【００１１】先ず、図６（ａ）を参照すれば、印刷回路
配線からなる金属配線がワイヤリングパターンの形成工
程により半導体基板２１上に形成されてボンディングパ
ッドとなり、前記ボンティングパッド上のバリヤーメタ
ル層２６が露出可能とするように感光膜パターン２２を
約２０μｍ程度の厚さで形成する。
配線からなる金属配線がワイヤリングパターンの形成工
程により半導体基板２１上に形成されてボンディングパ
ッドとなり、前記ボンティングパッド上のバリヤーメタ
ル層２６が露出可能とするように感光膜パターン２２を
約２０μｍ程度の厚さで形成する。
【００１２】このとき、前記ボンディングパッドは、半
導体基板２１上に絶縁膜２３、金属配線２４及びパシベ
ーション層２５が順次的に形成された構造となってお
り、前記ボンディングパッドの金属配線２４の所定の領
域が露出されて金属配線２４とパシベーション層２５上
にバリアーメタル層２６が形成されている。
導体基板２１上に絶縁膜２３、金属配線２４及びパシベ
ーション層２５が順次的に形成された構造となってお
り、前記ボンディングパッドの金属配線２４の所定の領
域が露出されて金属配線２４とパシベーション層２５上
にバリアーメタル層２６が形成されている。
【００１３】ここで、前記した感光膜パターンを形成す
るための一般的な写真工程を見ると、感光剤及び樹脂
（resin ）などがソルベントに一定の比率で溶解されて
いる感光液をスピン塗布方法で半導体基板上に均一に塗
布した後、低温で第一次にソフトベーキングを実施す
る。
るための一般的な写真工程を見ると、感光剤及び樹脂
（resin ）などがソルベントに一定の比率で溶解されて
いる感光液をスピン塗布方法で半導体基板上に均一に塗
布した後、低温で第一次にソフトベーキングを実施す
る。
【００１４】従って、前記ソフトベーキングの後、パタ
ーンマスクを通じて光を選択的に照射して現像すれば、
所定の形状を有する感光膜パターンが形成される。
ーンマスクを通じて光を選択的に照射して現像すれば、
所定の形状を有する感光膜パターンが形成される。
【００１５】このとき、前記露光及び現像工程は、ＴＭ
ＡＨ（tetra methylammonium hydroxide）を主原料とす
る水溶液状態の弱アルカリ現像液を使ってパターンマス
クの露光部又は非露光部を選択的に除去することによ
り、感光膜パターンを形成する。
ＡＨ（tetra methylammonium hydroxide）を主原料とす
る水溶液状態の弱アルカリ現像液を使ってパターンマス
クの露光部又は非露光部を選択的に除去することによ
り、感光膜パターンを形成する。
【００１６】図６（ｂ）を参照すれば、前記半導体基板
２１上に形成された所定の形状を有する感光膜パターン
２２は、露出されたバリアーメタル層２６上に所定の高
さのバンプ２７を形成させた後、除去される。
２１上に形成された所定の形状を有する感光膜パターン
２２は、露出されたバリアーメタル層２６上に所定の高
さのバンプ２７を形成させた後、除去される。
【００１７】前記バンプ２７は、タブパッケージの内部
リードのボンディング工程の時に半導体基板２１と内部
リードとの間の接触を防止するためにある程度、例えば
２０μｍ以上の高さを持たなくてはならない。
リードのボンディング工程の時に半導体基板２１と内部
リードとの間の接触を防止するためにある程度、例えば
２０μｍ以上の高さを持たなくてはならない。
【００１８】しかし、このような従来の方法による半導
体チップバンプの製造方法においては、露光工程及び感
光液の塗布工程により形成された感光膜パターンをパタ
ーンマスクで希望する高さのバンプを形成しなければな
らない。そのため、一度の感光液の塗布工程では、感光
膜の厚さを、光の到達限界である約２０μｍ以上には形
成できないので、直径に対する高さ比率であるアスペク
ト比をある程度以上に高めることができないという問題
点がある。
体チップバンプの製造方法においては、露光工程及び感
光液の塗布工程により形成された感光膜パターンをパタ
ーンマスクで希望する高さのバンプを形成しなければな
らない。そのため、一度の感光液の塗布工程では、感光
膜の厚さを、光の到達限界である約２０μｍ以上には形
成できないので、直径に対する高さ比率であるアスペク
ト比をある程度以上に高めることができないという問題
点がある。
【００１９】また、前記半導体チップバンプの高さが増
加するほど、写真工程の特性上、感光膜パターンの上部
及び下部直径の差が増加し、バンプの下部直径が上部直
径に比べて小さくなり、内部リードとバンプとのポンデ
ィング工程の時に、ボンディングパッドへ力が集中し、
ボンディングパッドに亀裂が発生される問題点がある。
加するほど、写真工程の特性上、感光膜パターンの上部
及び下部直径の差が増加し、バンプの下部直径が上部直
径に比べて小さくなり、内部リードとバンプとのポンデ
ィング工程の時に、ボンディングパッドへ力が集中し、
ボンディングパッドに亀裂が発生される問題点がある。
【００２０】また、半導体装置の高集積化でバンプ間の
間隔は減らされているが、バンプの上部直径が大きいの
で、バンプによる内部リードの微細ピッチ化に障害にな
っており、内部リードとバンプとのボンディング工程の
時に、バンプの上部がひろがり隣接したバンプと接触す
る問題点がある。
間隔は減らされているが、バンプの上部直径が大きいの
で、バンプによる内部リードの微細ピッチ化に障害にな
っており、内部リードとバンプとのボンディング工程の
時に、バンプの上部がひろがり隣接したバンプと接触す
る問題点がある。
【００２１】また、前記バンプ下部の感光膜パターンが
前記バンプ下部の凹部分で一度の感光膜パターン除去工
程のみでは完全に除去されず、これを除去するための後
続工程が必要になる問題点がある。
前記バンプ下部の凹部分で一度の感光膜パターン除去工
程のみでは完全に除去されず、これを除去するための後
続工程が必要になる問題点がある。
【００２２】また、前記バンプの上部表面中のふちの高
さが中央部より高く形成されれば、内部リードとの接触
に不良が発生する問題点がある。これを防止するために
茸形状のバンプを形成することが考えられるが、茸形状
のバンプは感光膜パターンの高さより高く形成されるも
ので、内部リードとの接触不良は防止することができる
が、ボンディングパッドの亀裂やバンプ間の接触が発生
する問題が残る。
さが中央部より高く形成されれば、内部リードとの接触
に不良が発生する問題点がある。これを防止するために
茸形状のバンプを形成することが考えられるが、茸形状
のバンプは感光膜パターンの高さより高く形成されるも
ので、内部リードとの接触不良は防止することができる
が、ボンディングパッドの亀裂やバンプ間の接触が発生
する問題が残る。
【００２３】
【発明が解決しようとする課題】従って、この発明の目
的は、半導体チップバンプの形状及びアスペクト比が任
意に調節でき、内部リードとバンプとのボンディング工
程の時のボンディングパッドの亀裂を防止することがで
きるとともに、隣接したバンプ間の接触を防止でき、ま
た感光膜パターンの不完全除去を防止できる半導体チッ
プバンプの製造方法を提供することにある。
的は、半導体チップバンプの形状及びアスペクト比が任
意に調節でき、内部リードとバンプとのボンディング工
程の時のボンディングパッドの亀裂を防止することがで
きるとともに、隣接したバンプ間の接触を防止でき、ま
た感光膜パターンの不完全除去を防止できる半導体チッ
プバンプの製造方法を提供することにある。
【００２４】この発明の他の目的は、微細ピッチ化が可
能な半導体チップバンプの製造方法を提供することにあ
る。
能な半導体チップバンプの製造方法を提供することにあ
る。
【００２５】
【課題を解決するための手段】前記目的を達成するため
に、この発明は、半導体基板のボンディングパッド上に
所定の形状を有する半導体チップバンプを製造する方法
において、前記半導体基板のボンディングパッド上に半
導体チップバンプが形成される領域を定義するために第
１及び第２感光液を全面塗布する段階と、第１及び第２
感光液により形成された第１及び第２感光膜を所定のエ
ネルギーで少なくとも二度以上露光する段階と、露光さ
れた前記第１及び第２感光膜を現像して感光膜パターン
を形成する段階と、前記感光膜パターンにより定義され
ているバンプ形成の領域上に所定の形状を有する半導体
チップバンプを形成する段階と、前記半導体チップバン
プの形成後、感光膜パターンを除去する段階とを具備す
ることを特徴とする。
に、この発明は、半導体基板のボンディングパッド上に
所定の形状を有する半導体チップバンプを製造する方法
において、前記半導体基板のボンディングパッド上に半
導体チップバンプが形成される領域を定義するために第
１及び第２感光液を全面塗布する段階と、第１及び第２
感光液により形成された第１及び第２感光膜を所定のエ
ネルギーで少なくとも二度以上露光する段階と、露光さ
れた前記第１及び第２感光膜を現像して感光膜パターン
を形成する段階と、前記感光膜パターンにより定義され
ているバンプ形成の領域上に所定の形状を有する半導体
チップバンプを形成する段階と、前記半導体チップバン
プの形成後、感光膜パターンを除去する段階とを具備す
ることを特徴とする。
【００２６】上記構成において、前記感光膜パターンの
高さは、１０μｍ以上に形成されることが望ましく、ま
た、前記半導体チップバンプの上部直径は、該バンプの
中間部の直径と比較して同じか或いは小さく形成される
ことができ、また、前記第１感光膜は、一次に全面露光
を実施し、第２感光膜はバンプを形成するための領域を
露光できるように所定のパターンが形成されているパタ
ーンマスクを使って露光されるようにすることができ、
また、第１感光膜と第２感光膜をすべてポジティブ形と
して露光することができる。
高さは、１０μｍ以上に形成されることが望ましく、ま
た、前記半導体チップバンプの上部直径は、該バンプの
中間部の直径と比較して同じか或いは小さく形成される
ことができ、また、前記第１感光膜は、一次に全面露光
を実施し、第２感光膜はバンプを形成するための領域を
露光できるように所定のパターンが形成されているパタ
ーンマスクを使って露光されるようにすることができ、
また、第１感光膜と第２感光膜をすべてポジティブ形と
して露光することができる。
【００２７】また、別の本発明に係る半導体基板のボン
ティンクパッド上に所定の形状を有する半導体チップバ
ンプを製造する方法においては、前記半導体基板のボン
ディングパッド上に半導体チップバンプが形成される領
域を定義するためにポジティブ形の第１感光液を全面塗
布して第１感光膜を形成した後、第１パターンマスクに
光を照射して所定のエネルギーで第１感光膜を露光させ
る段階と、前記露光されたポジティブ形の第１感光膜上
部にネガティブ形の第２感光液を全面塗布して第２感光
膜を形成した後、前記第１パターンマスクと反対形状を
持つ第２パターンマスクに光を照射して所定のエネルギ
ーで露光させる段階と、バリアーメタル層が露出される
ように前記露光されたポジティブ形の第１感光液とネガ
ティブ形の第２感光膜を現像して感光膜パターンを形成
する段階と、前記感光膜パターンにより定義されている
バンプ形成領域上に所定の形状を有する半導体チップバ
ンプを形成する段階と、前記半導体チップバンプの形成
後、感光膜パターンを除去する段階とを具備することを
特徴とする。
ティンクパッド上に所定の形状を有する半導体チップバ
ンプを製造する方法においては、前記半導体基板のボン
ディングパッド上に半導体チップバンプが形成される領
域を定義するためにポジティブ形の第１感光液を全面塗
布して第１感光膜を形成した後、第１パターンマスクに
光を照射して所定のエネルギーで第１感光膜を露光させ
る段階と、前記露光されたポジティブ形の第１感光膜上
部にネガティブ形の第２感光液を全面塗布して第２感光
膜を形成した後、前記第１パターンマスクと反対形状を
持つ第２パターンマスクに光を照射して所定のエネルギ
ーで露光させる段階と、バリアーメタル層が露出される
ように前記露光されたポジティブ形の第１感光液とネガ
ティブ形の第２感光膜を現像して感光膜パターンを形成
する段階と、前記感光膜パターンにより定義されている
バンプ形成領域上に所定の形状を有する半導体チップバ
ンプを形成する段階と、前記半導体チップバンプの形成
後、感光膜パターンを除去する段階とを具備することを
特徴とする。
【００２８】また、別の半導体基板のボンティンクパッ
ド上に所定の形状を有する半導体チップバンプを製造す
る方法においては、前記半導体基板のボンディングパッ
ド上に半導体チップバンプが形成される領域を定義する
ためにポジティブ形の第１及び第２感光液を全面塗布す
る段階と、前記露光された第１及び第２感光膜を第１及
び第２パターンマスクに光を照射して所定のエネルギー
レベルで露光させる段階と、露光されたポジティブ形の
第１及び第２感光膜を現像して段差を持つ感光膜パター
ンを形成する段階と、前記感光膜パターンにより定義さ
れているバンプ形成領域上に所定の形状を有する半導体
チップバンプを形成する段階と、前記半導体チップバン
プの形成後、感光膜パターンを除去する段階とを具備す
ることを特徴とする。
ド上に所定の形状を有する半導体チップバンプを製造す
る方法においては、前記半導体基板のボンディングパッ
ド上に半導体チップバンプが形成される領域を定義する
ためにポジティブ形の第１及び第２感光液を全面塗布す
る段階と、前記露光された第１及び第２感光膜を第１及
び第２パターンマスクに光を照射して所定のエネルギー
レベルで露光させる段階と、露光されたポジティブ形の
第１及び第２感光膜を現像して段差を持つ感光膜パター
ンを形成する段階と、前記感光膜パターンにより定義さ
れているバンプ形成領域上に所定の形状を有する半導体
チップバンプを形成する段階と、前記半導体チップバン
プの形成後、感光膜パターンを除去する段階とを具備す
ることを特徴とする。
【００２９】この構成において、前記第１感光膜を形成
するための１次露光工程は、バンプを形成するためのバ
リアーメタル層の上面で露光されるように所定の形状を
有するパターンが形成されている第１パターンマスクを
用いて実施され、前記第２感光膜を形成するための２次
露光工程は、前記第１パターンマスクに比べて小さいか
あるいは大きな領域の露光を可能にする第２パターンマ
スクを用いて実施されるようにするとよい。
するための１次露光工程は、バンプを形成するためのバ
リアーメタル層の上面で露光されるように所定の形状を
有するパターンが形成されている第１パターンマスクを
用いて実施され、前記第２感光膜を形成するための２次
露光工程は、前記第１パターンマスクに比べて小さいか
あるいは大きな領域の露光を可能にする第２パターンマ
スクを用いて実施されるようにするとよい。
【００３０】
【実施例】以下、添付した図面を参照してこの発明によ
る半導体チップバンプの製造方法に対する望ましい実施
例を詳細に説明する。
る半導体チップバンプの製造方法に対する望ましい実施
例を詳細に説明する。
【００３１】＜第１実施例＞図１（ａ）〜図１（ｄ）
は、この発明の一実施例による半導体チップバンプの製
造工程を詳細に示す断面図である。ここで、半導体チッ
プバンプの製造工程の核心は、二度の露光工程及び感光
液の塗布工程と一度の現像工程を通じて感光膜パターン
を形成することにある。
は、この発明の一実施例による半導体チップバンプの製
造工程を詳細に示す断面図である。ここで、半導体チッ
プバンプの製造工程の核心は、二度の露光工程及び感光
液の塗布工程と一度の現像工程を通じて感光膜パターン
を形成することにある。
【００３２】まず、図１（ａ）に示すように、半導体基
板３１上にスピン塗布方法でボジティブ形の第１感光液
を全面塗布した後に形成された第１感光膜３２にエネル
ギーの少ない一次全面露光を実施する。
板３１上にスピン塗布方法でボジティブ形の第１感光液
を全面塗布した後に形成された第１感光膜３２にエネル
ギーの少ない一次全面露光を実施する。
【００３３】このとき、ボンディングパッドは、例えば
半導体基板３１上に絶縁膜３３、金属配線３４及びパシ
ベーション層３５を順次に形成した構造となっており、
前記パシベーション層３５の開口部により露出された金
属配線３４上に接触して形成されているバリアーメタル
層３６を含めて構成される。
半導体基板３１上に絶縁膜３３、金属配線３４及びパシ
ベーション層３５を順次に形成した構造となっており、
前記パシベーション層３５の開口部により露出された金
属配線３４上に接触して形成されているバリアーメタル
層３６を含めて構成される。
【００３４】次に、図１（ｂ）に示すように、前記不完
全露光された第１感光膜３２上にポジティブ形の第２感
光液を、再度スピン塗布の方法で所定の厚さに塗布し、
第２感光膜３７を形成した後、パターンマスク３８を使
って、第２感光膜３７と不完全露光された第１感光膜３
２の積層体を所定のエネルギーレベルに露光させる。
全露光された第１感光膜３２上にポジティブ形の第２感
光液を、再度スピン塗布の方法で所定の厚さに塗布し、
第２感光膜３７を形成した後、パターンマスク３８を使
って、第２感光膜３７と不完全露光された第１感光膜３
２の積層体を所定のエネルギーレベルに露光させる。
【００３５】次に、図１（ｃ）に示すように、前記第１
及び第２感光膜３２，３７は、現像工程により現像され
て前記バリアーメタル層３６が露出されている感光膜パ
ターン３９が形成される。
及び第２感光膜３２，３７は、現像工程により現像され
て前記バリアーメタル層３６が露出されている感光膜パ
ターン３９が形成される。
【００３６】このとき、前記感光膜パターン３９の総高
さは、形成しようとするバンプの高さと同じか或いは若
干高く、例えば約１０μｍ以上になるようになされる。
また、前記現像工程の時、前記第１感光膜３２は二度露
光されているので、一度だけ露光されている第２感光膜
３７に比べて速く除去され、前記感光膜パターン３９の
（図面における）最上部分あるいは上辺部分より下側の
部分が該上辺部分より多く除去され開放される。
さは、形成しようとするバンプの高さと同じか或いは若
干高く、例えば約１０μｍ以上になるようになされる。
また、前記現像工程の時、前記第１感光膜３２は二度露
光されているので、一度だけ露光されている第２感光膜
３７に比べて速く除去され、前記感光膜パターン３９の
（図面における）最上部分あるいは上辺部分より下側の
部分が該上辺部分より多く除去され開放される。
【００３７】次に、図１（ｄ）に示すように、上記のよ
うな構造の半導体基板３１を電気鍍金の方法または非電
解鍍金方法で処理し、前記バリアーメタル層３６上にバ
ンプ４０を形成した後、前記感光膜パターン３９を除去
する。
うな構造の半導体基板３１を電気鍍金の方法または非電
解鍍金方法で処理し、前記バリアーメタル層３６上にバ
ンプ４０を形成した後、前記感光膜パターン３９を除去
する。
【００３８】従って、この第１実施例により前記バンプ
４０は、その最上部分あるいは上辺部分より下側の部分
が該上辺部分より図面横方向により広く残され、中間部
が広いあるいは太い瓶状に形成される。
４０は、その最上部分あるいは上辺部分より下側の部分
が該上辺部分より図面横方向により広く残され、中間部
が広いあるいは太い瓶状に形成される。
【００３９】＜第２実施例＞図２（ａ）〜図２（ｄ）
は、この発明の他の実施例による半導体チップバンプの
製造工程を詳細に示す断面図である。ここで、図１
（ａ）〜図（ｄ）と同一な部分は、同一な参照符号を付
与した。
は、この発明の他の実施例による半導体チップバンプの
製造工程を詳細に示す断面図である。ここで、図１
（ａ）〜図（ｄ）と同一な部分は、同一な参照符号を付
与した。
【００４０】先ず、図２（ａ）に示すように、第１感光
液を半導体基板３１上のボンディングパッド上に半導体
チップバンプが形成される領域を定義するために、スピ
ン塗布方法で光を受ける部分が速く除去されるポジティ
ブ形に全面塗布し、第１感光膜４１を形成する。その
後、バリアーメタル層３６上部の第１感光膜４１が形成
されるように第１パターンマスク４２により所定のエネ
ルギー、例えば、１００〜２０００ｍＪ／ｃｍ2 で光を
照射して１次露光を実施する。
液を半導体基板３１上のボンディングパッド上に半導体
チップバンプが形成される領域を定義するために、スピ
ン塗布方法で光を受ける部分が速く除去されるポジティ
ブ形に全面塗布し、第１感光膜４１を形成する。その
後、バリアーメタル層３６上部の第１感光膜４１が形成
されるように第１パターンマスク４２により所定のエネ
ルギー、例えば、１００〜２０００ｍＪ／ｃｍ2 で光を
照射して１次露光を実施する。
【００４１】次に、図２（ｂ）に示すように、前記露光
された第１感光膜４１上にネガティブ形の第２感光を再
度スピン塗布の方法で所定の厚さで塗布し、第２感光膜
４３を形成する。その後、前記第１パターンマスク４２
の反対のパターンが形成されいる第２パターンマスク４
４を使って所定のエネルギー、例えば、１００〜２００
０ｍＪ／ｃｍ2 で２次露光を実施する。
された第１感光膜４１上にネガティブ形の第２感光を再
度スピン塗布の方法で所定の厚さで塗布し、第２感光膜
４３を形成する。その後、前記第１パターンマスク４２
の反対のパターンが形成されいる第２パターンマスク４
４を使って所定のエネルギー、例えば、１００〜２００
０ｍＪ／ｃｍ2 で２次露光を実施する。
【００４２】このとき、前記第１感光膜４１の一次露光
された部分は遮られる。ここで、２次露光のエネルギー
が大きいと、第１感光膜４１が全面露光したことになっ
て第１実施例と同様な結果になる。
された部分は遮られる。ここで、２次露光のエネルギー
が大きいと、第１感光膜４１が全面露光したことになっ
て第１実施例と同様な結果になる。
【００４３】しかし、現像後のパターン形状を図２
（ｃ）に示すように、一様な穴径にするためには、２次
露光エネルギーを小さくする必要がある。したがって、
ネガティブ形の第２感光液４３は、高感度であるほど効
果が増進される。
（ｃ）に示すように、一様な穴径にするためには、２次
露光エネルギーを小さくする必要がある。したがって、
ネガティブ形の第２感光液４３は、高感度であるほど効
果が増進される。
【００４４】次に、図２（ｃ）に示すように、前記半導
体基板３１のボンディングパッド上に形成された第１及
び第２感光膜４１，４３を現像した後、前記第１及び第
２感光膜４１，４３を除去し、感光膜パターン４５を形
成する。このとき、前記感光膜パターン４５の高さは、
１０μｍ以上になるように形成する。
体基板３１のボンディングパッド上に形成された第１及
び第２感光膜４１，４３を現像した後、前記第１及び第
２感光膜４１，４３を除去し、感光膜パターン４５を形
成する。このとき、前記感光膜パターン４５の高さは、
１０μｍ以上になるように形成する。
【００４５】次に、図２（ｄ）に示すように、上記のよ
うな半導体基板３１を電気鍍金方法または非電解鍍金方
法で処理し、前記バリアーメタル層３６上にバンプ４６
を形成させ、その後、前記感光膜パターン４５を除去す
る。
うな半導体基板３１を電気鍍金方法または非電解鍍金方
法で処理し、前記バリアーメタル層３６上にバンプ４６
を形成させ、その後、前記感光膜パターン４５を除去す
る。
【００４６】このとき、前記バンプ４６の高さは、前記
感光膜パターン４５の高さと同じか或いは若干小さくな
るように形成され、この第２実施例により半導体チップ
バンプ４６が柱形状に形成される。
感光膜パターン４５の高さと同じか或いは若干小さくな
るように形成され、この第２実施例により半導体チップ
バンプ４６が柱形状に形成される。
【００４７】＜第３実施例＞図３は、この発明の又他の
実施例による茸形半導体チップバンプの製造工程を概略
的に示す断面図である。ここで、この製造工程は、上記
の方法と同等な部分があるため、同一な部分を省略した
状態でその図面を概略的に示した。
実施例による茸形半導体チップバンプの製造工程を概略
的に示す断面図である。ここで、この製造工程は、上記
の方法と同等な部分があるため、同一な部分を省略した
状態でその図面を概略的に示した。
【００４８】図３に示すように、上記第２実施例の方法
とは異なり第１及び第２感光膜４７，４８は、ポジティ
ブ形に形成されている。さらに、１次及び２次露光工程
によりバンプを形成しようとする部分を有する第１パタ
ーンマスク４９は、広く開放されている形状に特徴があ
る。
とは異なり第１及び第２感光膜４７，４８は、ポジティ
ブ形に形成されている。さらに、１次及び２次露光工程
によりバンプを形成しようとする部分を有する第１パタ
ーンマスク４９は、広く開放されている形状に特徴があ
る。
【００４９】すなわち、現像により形成される第１感光
膜開口部の面積が第２感光膜開口部の面積に対して１０
〜９０％小さくなるように、１次露光（第１感光膜用）
マスクと２次露光（第２感光膜用）マスクの形状が選定
されている。バンプ部分に対応するマスク領域を透過性
にするか、遮光性にするか、ということは、第１あるい
は第２感光膜がポジティブ形とネガティブ形のどちらを
使うかによって適宜に選択する。
膜開口部の面積が第２感光膜開口部の面積に対して１０
〜９０％小さくなるように、１次露光（第１感光膜用）
マスクと２次露光（第２感光膜用）マスクの形状が選定
されている。バンプ部分に対応するマスク領域を透過性
にするか、遮光性にするか、ということは、第１あるい
は第２感光膜がポジティブ形とネガティブ形のどちらを
使うかによって適宜に選択する。
【００５０】前記露光工程後、現像工程により現像すれ
ば、上側の第２感光膜に大きい開口部が作られ、下側の
第１感光膜には小さい開口部が作られる。
ば、上側の第２感光膜に大きい開口部が作られ、下側の
第１感光膜には小さい開口部が作られる。
【００５１】図４は図３により製造された半導体チップ
バンプを示す断面図である。図４に示すように、半導体
基板３１のバリアーメタル層３６上に形成された半導体
チップバンプ５１は、茸形状に形成されている。これは
数回の写真工程により形成された感光膜パターンの高さ
よりバンプ５１を高く形成したもので、従来技術に比べ
てバンプ５１の高さが高くバンプ５１の上部表面が凸で
内部リードとのボンディングの時に接触不良を防止する
ことができる。
バンプを示す断面図である。図４に示すように、半導体
基板３１のバリアーメタル層３６上に形成された半導体
チップバンプ５１は、茸形状に形成されている。これは
数回の写真工程により形成された感光膜パターンの高さ
よりバンプ５１を高く形成したもので、従来技術に比べ
てバンプ５１の高さが高くバンプ５１の上部表面が凸で
内部リードとのボンディングの時に接触不良を防止する
ことができる。
【００５２】なお、上述した方法においては、二度の写
真工程を実施例としてにあげたが、数次の写真工程を実
施して感光膜パターンを形成することもでき、１層感光
膜の１度露光とバンプ形成時の電気鍍金により図４に示
すような茸形バンプを作ることができるように、感光膜
の厚さとパターンマスクを適切に調節すれば、バンプの
形状を任意に調節することができる。
真工程を実施例としてにあげたが、数次の写真工程を実
施して感光膜パターンを形成することもでき、１層感光
膜の１度露光とバンプ形成時の電気鍍金により図４に示
すような茸形バンプを作ることができるように、感光膜
の厚さとパターンマスクを適切に調節すれば、バンプの
形状を任意に調節することができる。
【００５３】以上説明したごとく、この発明に係る半導
体チップバンプの製造方法においては、バンプを形成し
ようとする領域を定義する感光膜パターンを数次の写真
工程で形成しており、また、それぞれの感光液をポジテ
ィブ形とネガティブ形を組み合わせて選択的に使うこと
ができ、さらに、これらに対応して適当なパターンマス
クを使うことができる。
体チップバンプの製造方法においては、バンプを形成し
ようとする領域を定義する感光膜パターンを数次の写真
工程で形成しており、また、それぞれの感光液をポジテ
ィブ形とネガティブ形を組み合わせて選択的に使うこと
ができ、さらに、これらに対応して適当なパターンマス
クを使うことができる。
【００５４】従って、この発明は、バンプの上部直径と
下部直径の大小関係を適宜選択できるように、複数の製
作方法を提供するもので、各方法は、それぞれ固有の上
記大小関係を持っており、バンプの使用状況に合わせて
方法を選択することにより、製作過程での不良発生を防
止する効果がある。バンプの上部直径が下部よりも小さ
く形成される場合には、タブパッケージの内部リードボ
ンディング工程の時、圧力によりバンプの上部がひろが
っても、バンプ間の接触が発生されることを防止できる
利点がある。
下部直径の大小関係を適宜選択できるように、複数の製
作方法を提供するもので、各方法は、それぞれ固有の上
記大小関係を持っており、バンプの使用状況に合わせて
方法を選択することにより、製作過程での不良発生を防
止する効果がある。バンプの上部直径が下部よりも小さ
く形成される場合には、タブパッケージの内部リードボ
ンディング工程の時、圧力によりバンプの上部がひろが
っても、バンプ間の接触が発生されることを防止できる
利点がある。
【００５５】また、この発明は、数次の写真工程により
バンプを定義するための感光膜パターンが形成されるの
で、高いアスペクト比を持つバンプを形成することがで
き、内部リードが半導体チップの表面と接触することを
防止することができる利点がある。
バンプを定義するための感光膜パターンが形成されるの
で、高いアスペクト比を持つバンプを形成することがで
き、内部リードが半導体チップの表面と接触することを
防止することができる利点がある。
【００５６】また、この発明は、バンプ形成後に感光膜
パターンの除去が容易であり、工程が簡単な利点があ
る。
パターンの除去が容易であり、工程が簡単な利点があ
る。
【００５７】なお、この発明は、以上説明した実施例に
限定されず、この発明の技術的思想が外れない範囲内で
多様な変更が可能であることは言うまでもない。
限定されず、この発明の技術的思想が外れない範囲内で
多様な変更が可能であることは言うまでもない。
【００５８】
【発明の効果】以上説明したごとく、この発明に係る半
導体チップバンプの製造方法においては、バンプを形成
しようとする領域を定義する感光膜パターンを数次の写
真工程で形成しており、また、バンプの使用状況に合わ
せて、それぞれの感光液をポジティブ形とネガティブ形
を組み合わせて選択的に使い、また、これらに対応して
適当なパターンマスクを使うことで、バンプの上部直径
と下部直径の大小関係を適宜選択しながら感光膜パター
ンを形成できるので、半導体チップバンプの形状及びア
スペクト比が任意に調節でき、したがって、内部リード
が半導体チップの表面と接触することを防止することが
できるとともに、バンプの上部直径が下部よりも小さく
形成される場合には、タブパッケージの内部リードボン
ディング工程の時、圧力によりバンプの上部がひろがっ
てもバンプ間の接触が発生されることを防止でき、ま
た、内部リードとバンプとのボンディング工程の時のボ
ンディングパッドの亀裂を防止することができ、さら
に、バンプ形成後に感光膜パターンの除去が容易であっ
て感光膜パターンの不完全除去を防止でき、製作過程で
の不良発生を防止しながら、信頼性の高い半導体チップ
バンプを製造できるものである。
導体チップバンプの製造方法においては、バンプを形成
しようとする領域を定義する感光膜パターンを数次の写
真工程で形成しており、また、バンプの使用状況に合わ
せて、それぞれの感光液をポジティブ形とネガティブ形
を組み合わせて選択的に使い、また、これらに対応して
適当なパターンマスクを使うことで、バンプの上部直径
と下部直径の大小関係を適宜選択しながら感光膜パター
ンを形成できるので、半導体チップバンプの形状及びア
スペクト比が任意に調節でき、したがって、内部リード
が半導体チップの表面と接触することを防止することが
できるとともに、バンプの上部直径が下部よりも小さく
形成される場合には、タブパッケージの内部リードボン
ディング工程の時、圧力によりバンプの上部がひろがっ
てもバンプ間の接触が発生されることを防止でき、ま
た、内部リードとバンプとのボンディング工程の時のボ
ンディングパッドの亀裂を防止することができ、さら
に、バンプ形成後に感光膜パターンの除去が容易であっ
て感光膜パターンの不完全除去を防止でき、製作過程で
の不良発生を防止しながら、信頼性の高い半導体チップ
バンプを製造できるものである。
【図１】図１（ａ）〜図１（ｄ）は、この発明の一実施
例による半導体チップバンプの製造工程を示す断面図で
ある。
例による半導体チップバンプの製造工程を示す断面図で
ある。
【図２】図２（ａ）〜図２（ｄ）は、この発明の他の実
施例による半導体チップバンプの製造工程を示す断面図
である。
施例による半導体チップバンプの製造工程を示す断面図
である。
【図３】この発明の又他の実施例による半導体チップバ
ンプの製造工程を概略的に示す断面図である。
ンプの製造工程を概略的に示す断面図である。
【図４】図３により製造された半導体チップバンプを示
す断面図である。
す断面図である。
【図５】一般的なテープキャリヤを用いたタブパッケー
ジの一実施例を示す平面図である。
ジの一実施例を示す平面図である。
【図６】図６（ａ）〜図６（ｂ）は従来技術による半導
体チップバンプの製造工程を示す概略断面図である。
体チップバンプの製造工程を示す概略断面図である。
３２，４１，４７ 第１感光膜 ３７，４３，４８ 第２感光膜 ３９，４５ 感光膜パターン ４０，４６，５１ 半導体チップバンプ
Claims (6)
- 【請求項１】 半導体基板のボンディングパッド上に所
定の形状を有する半導体チップバンプを製造する方法に
おいて、 前記半導体基板のボンディングパッド上に半導体チップ
バンプが形成される領域を定義するために第１感光液を
全面塗布する段階と、前記第１感光液を全面にわたって不完全に露光する段階
と、 第２感光液を全面塗布する段階と、前記第１感光液および前記第２感光液により形成された
第１感光膜および第２感光膜を、バンプを形成するため
の領域を露光できるように所定のパターンが形成されて
いるパターンマスクを使って全面にわたって所定のエネ
ルギーで露光する段階と、 露光された前記第１感光膜及び第２感光膜を現像して感
光膜パターンを形成する段階と、 前記感光膜パターンにより定義されているバンプ形成の
領域上に所定の形状を有する半導体チップバンプを形成
する段階と、 前記半導体チップバンプの形成後、感光膜パターンを除
去する段階とを具備することを特徴とする半導体チップ
バンプの製造方法。 - 【請求項２】 前記感光膜パターンの高さが１０μｍ以
上に形成されることを特徴とする請求項１記載の半導体
チップバンプの製造方法。 - 【請求項３】 前記半導体チップバンプの上部直径が該
バンプの中間部の直径と比較して同じか或いは小さく形
成されていることを特徴とする請求項１記載の半導体チ
ップバンプの製造方法。 - 【請求項４】 第１感光膜と第２感光膜をすべてポジテ
ィブ形として露光することを特徴とする請求項１記載の
半導体チップバンプの製造方法。 - 【請求項５】 半導体基板のボンディングパッド上に所
定の形状を有する半導体チップバンプを製造する方法に
おいて、 前記半導体基板のボンディングパッド上に半導体チップ
バンプが形成される領域を定義するためにポジティブ形
の第１感光液を全面塗布して第１感光膜を形成した後、
第１パターンマスクに光を照射して所定のエネルギーで
第１感光膜を露光させる段階と、 前記露光されたポジティブ形の第１感光膜上部にネガテ
ィブ形の第２感光液を全面塗布して第２感光膜を形成し
た後、前記第１パターンマスクと反対形状を持つ第２パ
ターンマスクに光を照射して前記第１感光膜を露光させ
る段階よりも小さい所定のエネルギーで露光させる段階
と、 バリアーメタル層が露出されるように前記露光されたポ
ジティブ形の第１感光液とネガティブ形の第２感光膜を
現像して感光膜パターンを形成する段階と、 前記感光膜パターンにより定義されるバンプ形成領域上
に所定の形状を有する半導体チップバンプを形成する段
階と、 前記半導体チップバンプの形成後、前記感光膜パターン
を除去する段階とを具備することを特徴とする半導体チ
ップバンプの製造方法。 - 【請求項６】 前記感光膜パターンは一様な穴径に形成
されることを特徴とする請求項５記載の半導体チップバ
ンプの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001663A KR960016007B1 (ko) | 1993-02-08 | 1993-02-08 | 반도체 칩 범프의 제조방법 |
| KR1993-1663 | 1993-02-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06252151A JPH06252151A (ja) | 1994-09-09 |
| JP2803987B2 true JP2803987B2 (ja) | 1998-09-24 |
Family
ID=19350516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014337A Expired - Fee Related JP2803987B2 (ja) | 1993-02-08 | 1994-02-08 | 半導体チップバンプの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5496770A (ja) |
| JP (1) | JP2803987B2 (ja) |
| KR (1) | KR960016007B1 (ja) |
| CN (1) | CN1061470C (ja) |
| DE (1) | DE4403916C2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0805493B1 (en) * | 1991-02-22 | 2007-02-28 | Canon Kabushiki Kaisha | Electrical connecting member and manufacturing method therefor |
| US5744382A (en) * | 1992-05-13 | 1998-04-28 | Matsushita Electric Industrial Co., Ltd. | Method of packaging electronic chip component and method of bonding of electrode thereof |
| JP3258740B2 (ja) * | 1993-01-29 | 2002-02-18 | 三菱電機株式会社 | 突起電極を有する半導体装置の製造方法 |
| JP3152796B2 (ja) * | 1993-05-28 | 2001-04-03 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3362545B2 (ja) * | 1995-03-09 | 2003-01-07 | ソニー株式会社 | 半導体装置の製造方法 |
| US5620131A (en) * | 1995-06-15 | 1997-04-15 | Lucent Technologies Inc. | Method of solder bonding |
| US5926731A (en) * | 1997-07-02 | 1999-07-20 | Delco Electronics Corp. | Method for controlling solder bump shape and stand-off height |
| US6025649A (en) | 1997-07-22 | 2000-02-15 | International Business Machines Corporation | Pb-In-Sn tall C-4 for fatigue enhancement |
| DE19821240C1 (de) | 1998-05-12 | 1999-08-12 | Siemens Ag | Abschaltbarer Thyristor |
| US6047637A (en) * | 1999-06-17 | 2000-04-11 | Fujitsu Limited | Method of paste printing using stencil and masking layer |
| US6249044B1 (en) * | 1999-06-17 | 2001-06-19 | National Semiconductor Corp. | Opaque metallization to cover flip chip die surface for light sensitive semiconductor devices |
| DE10017746B4 (de) * | 2000-04-10 | 2005-10-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen |
| US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US6649507B1 (en) * | 2001-06-18 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Dual layer photoresist method for fabricating a mushroom bumping plating structure |
| US6602775B1 (en) * | 2001-08-16 | 2003-08-05 | Taiwan Semiconductor Manufacturing Company | Method to improve reliability for flip-chip device for limiting pad design |
| US6586322B1 (en) * | 2001-12-21 | 2003-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of making a bump on a substrate using multiple photoresist layers |
| TWI243439B (en) * | 2001-12-31 | 2005-11-11 | Advanced Semiconductor Eng | Bumping process |
| KR100450242B1 (ko) * | 2002-04-09 | 2004-09-24 | 아남반도체 주식회사 | 범프 제조용 마스크와 이를 이용한 반도체 소자의 범프제조 방법 |
| KR100541396B1 (ko) | 2003-10-22 | 2006-01-11 | 삼성전자주식회사 | 3차원 ｕｂｍ을 포함하는 솔더 범프 구조의 형성 방법 |
| US7892903B2 (en) * | 2004-02-23 | 2011-02-22 | Asml Netherlands B.V. | Device manufacturing method and substrate comprising multiple resist layers |
| US7608484B2 (en) * | 2006-10-31 | 2009-10-27 | Texas Instruments Incorporated | Non-pull back pad package with an additional solder standoff |
| CN102022511B (zh) * | 2009-09-09 | 2014-07-30 | 吴志强 | 一种复合型双泵轮液力变矩器 |
| US8598030B2 (en) * | 2010-08-12 | 2013-12-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process for making conductive post with footing profile |
| US10453811B2 (en) | 2016-11-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post passivation interconnect and fabrication method therefor |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3821785A (en) * | 1972-03-27 | 1974-06-28 | Signetics Corp | Semiconductor structure with bumps |
| NL165316C (nl) * | 1973-10-01 | 1981-03-16 | Mca Disco Vision | Werkwijze voor de vervaardiging van een schrijfvormige video-afdrukmatrijs uitgaande van een moederschijf. |
| US4293637A (en) * | 1977-05-31 | 1981-10-06 | Matsushita Electric Industrial Co., Ltd. | Method of making metal electrode of semiconductor device |
| US4205099A (en) * | 1978-04-14 | 1980-05-27 | Sprague Electric Company | Method for making terminal bumps on semiconductor wafers |
| US5310699A (en) * | 1984-08-28 | 1994-05-10 | Sharp Kabushiki Kaisha | Method of manufacturing a bump electrode |
| JPH0760817B2 (ja) * | 1986-10-30 | 1995-06-28 | 富士通株式会社 | 半導体装置におけるバンプ形成方法 |
| KR910006967B1 (ko) * | 1987-11-18 | 1991-09-14 | 가시오 게이상기 가부시기가이샤 | 반도체 장치의 범프 전극 구조 및 그 형성 방법 |
| JPH01293635A (ja) * | 1988-05-23 | 1989-11-27 | Seiko Instr Inc | バンプめっき用レジストパターンの形成方法 |
| US4880708A (en) * | 1988-07-05 | 1989-11-14 | Motorola, Inc. | Metallization scheme providing adhesion and barrier properties |
| KR940010510B1 (ko) * | 1988-11-21 | 1994-10-24 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 제조 방법 |
| JPH02246218A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| GB8910961D0 (en) * | 1989-05-12 | 1989-06-28 | Am Int | Method of forming a pattern on a surface |
| JPH03119550A (ja) * | 1989-10-02 | 1991-05-21 | Toshiba Corp | 磁気記録再生装置 |
| US5091288A (en) * | 1989-10-27 | 1992-02-25 | Rockwell International Corporation | Method of forming detector array contact bumps for improved lift off of excess metal |
| JPH0432235A (ja) * | 1990-05-28 | 1992-02-04 | Fujitsu Ltd | バンプ電極の形成方法 |
| KR940001149B1 (ko) * | 1991-04-16 | 1994-02-14 | 삼성전자 주식회사 | 반도체 장치의 칩 본딩 방법 |
-
1993
- 1993-02-08 KR KR1019930001663A patent/KR960016007B1/ko not_active IP Right Cessation
-
1994
- 1994-02-08 JP JP6014337A patent/JP2803987B2/ja not_active Expired - Fee Related
- 1994-02-08 US US08/194,361 patent/US5496770A/en not_active Expired - Lifetime
- 1994-02-08 DE DE4403916A patent/DE4403916C2/de not_active Expired - Lifetime
- 1994-02-08 CN CN94102787A patent/CN1061470C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1061470C (zh) | 2001-01-31 |
| DE4403916C2 (de) | 2002-05-29 |
| KR940020508A (ko) | 1994-09-16 |
| CN1094850A (zh) | 1994-11-09 |
| KR960016007B1 (ko) | 1996-11-25 |
| DE4403916A1 (de) | 1994-09-01 |
| JPH06252151A (ja) | 1994-09-09 |
| US5496770A (en) | 1996-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803987B2 (ja) | 半導体チップバンプの製造方法 | |
| US7579692B2 (en) | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument | |
| US5246880A (en) | Method for creating substrate electrodes for flip chip and other applications | |
| KR100455404B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2001068495A (ja) | 半導体装置及びその製造方法 | |
| US10622320B2 (en) | Semiconductor package and method of manufacturing the same | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP5247998B2 (ja) | 半導体装置の製造方法 | |
| JP2011029314A (ja) | 半導体装置の製造方法 | |
| JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
| JP4015790B2 (ja) | 半導体装置の製造方法 | |
| JP4949790B2 (ja) | 半導体装置の製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JPH0661233A (ja) | 半導体装置の製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| KR20050036464A (ko) | 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지 | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| JP2002353261A (ja) | バンプの設計方法および形成方法 | |
| US20030160335A1 (en) | Flip chip interconnection structure and fabrication process thereof | |
| KR100237671B1 (ko) | 반도체 장치 제조방법 | |
| JP4971960B2 (ja) | 半導体装置の製造方法 | |
| KR0161899B1 (ko) | 반도체 칩의 범프 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |