JPH0432235A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法Info
- Publication number
- JPH0432235A JPH0432235A JP2138995A JP13899590A JPH0432235A JP H0432235 A JPH0432235 A JP H0432235A JP 2138995 A JP2138995 A JP 2138995A JP 13899590 A JP13899590 A JP 13899590A JP H0432235 A JPH0432235 A JP H0432235A
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- resist film
- bump
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 23
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 230000004888 barrier function Effects 0.000 claims abstract description 19
- 238000007747 plating Methods 0.000 claims abstract description 18
- 238000001035 drying Methods 0.000 claims abstract description 5
- 239000011248 coating agent Substances 0.000 claims abstract description 3
- 238000000576 coating method Methods 0.000 claims abstract description 3
- 239000010931 gold Substances 0.000 abstract description 19
- 229910052737 gold Inorganic materials 0.000 abstract description 17
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 150000002343 gold Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体デバイスにおけるバンプ電極の形成方法に関し、
金属ヒゲの生じない品質の良いバンプ電極を形成するこ
とを目的とし、 金属パッド上にバリヤメタル膜を介して金属バンプを鍍
金して形成するバンプ電極の形成方法において、 鍍金するための開口部を除く全面を被覆するレジスト膜
マスクを、複数回に分けて塗布、乾燥および露光を繰り
返し、次いで現像して開口した後、該開口部に金属バン
プを鍍金するようにした工程が含まれることを特徴とす
る。
とを目的とし、 金属パッド上にバリヤメタル膜を介して金属バンプを鍍
金して形成するバンプ電極の形成方法において、 鍍金するための開口部を除く全面を被覆するレジスト膜
マスクを、複数回に分けて塗布、乾燥および露光を繰り
返し、次いで現像して開口した後、該開口部に金属バン
プを鍍金するようにした工程が含まれることを特徴とす
る。
本発明は半導体デバイスにおけるバンプ電極の形成方法
に関する。
に関する。
バンプ（ｂｕｍｐ）電極を有する半導体デバイスは、ワ
イヤーをボンディングする必要がなく、ＴＡＢ（Ｔａｐ
ｅ Ａｕｔｏｎ＋ａｔｅｄ Ｂｏｎｄｉｎｇ）技術によ
って実装できるために、半導体容器の厚みが薄くなって
パッケージを偏平にでき、例えば、ＩＣカードに組み込
んだり、また、多ビンＩＣを高集積化できる利点のある
構造である。また、複数の半導体チップを回路基板に配
置して複合デバイスにも作成できるために、電子回路を
高密度実装できる利点がある。従って、バンプ電極を有
する半導体デバイスは、最近、その高密度化の面から見
直されており、本発明はその形成方法の改善に関してい
る。
イヤーをボンディングする必要がなく、ＴＡＢ（Ｔａｐ
ｅ Ａｕｔｏｎ＋ａｔｅｄ Ｂｏｎｄｉｎｇ）技術によ
って実装できるために、半導体容器の厚みが薄くなって
パッケージを偏平にでき、例えば、ＩＣカードに組み込
んだり、また、多ビンＩＣを高集積化できる利点のある
構造である。また、複数の半導体チップを回路基板に配
置して複合デバイスにも作成できるために、電子回路を
高密度実装できる利点がある。従って、バンプ電極を有
する半導体デバイスは、最近、その高密度化の面から見
直されており、本発明はその形成方法の改善に関してい
る。
第３図（ａ）〜（ｅ）はバンプ電極の従来の形成方法の
工程順断面図を示しており、順を追って説明すると、 第３図（ａ）参照；本図は半導体基板１上に絶縁膜２が
被覆され、アルミニウム（ＡＩ）パッド３の上は開口さ
れて、そのパッド３に接続したバリヤメタル膜４が表面
に被着して、いる断面図である。そのうち、バリヤメタ
ル膜４は膜厚５０００人のＴｉ （チタン）と膜厚３０
００人のＰｄ （パラジウム）を積層した複合膜からな
り、このような複合バリヤメタルはアルミニウムと金バ
ンプとの反応を抑制するために介在させる膜で、Ｔｉは
アルミニウムとの密着性が良＜、Ｐｄは金との密着性が
良い膜であるためである。また、絶縁膜２は５ｉＯｚ
（酸化シリコン）膜やＳｉ３ Ｎａ （窒化シリコ
ン）膜の上に化学気相成長（ＣＶＤ）法によってＰＳＧ
（燐シリケートガラス膜を被覆した複合膜である。
工程順断面図を示しており、順を追って説明すると、 第３図（ａ）参照；本図は半導体基板１上に絶縁膜２が
被覆され、アルミニウム（ＡＩ）パッド３の上は開口さ
れて、そのパッド３に接続したバリヤメタル膜４が表面
に被着して、いる断面図である。そのうち、バリヤメタ
ル膜４は膜厚５０００人のＴｉ （チタン）と膜厚３０
００人のＰｄ （パラジウム）を積層した複合膜からな
り、このような複合バリヤメタルはアルミニウムと金バ
ンプとの反応を抑制するために介在させる膜で、Ｔｉは
アルミニウムとの密着性が良＜、Ｐｄは金との密着性が
良い膜であるためである。また、絶縁膜２は５ｉＯｚ
（酸化シリコン）膜やＳｉ３ Ｎａ （窒化シリコ
ン）膜の上に化学気相成長（ＣＶＤ）法によってＰＳＧ
（燐シリケートガラス膜を被覆した複合膜である。
第３図（ｂ）参照；このような構成の上に、厚さ数十μ
ｍのネガ型レジストを塗布して乾燥し、次いで露光・現
像して、鍍金（メツキ）するための開口部５を設けたレ
ジスト膜マスク６を被覆形成する。
ｍのネガ型レジストを塗布して乾燥し、次いで露光・現
像して、鍍金（メツキ）するための開口部５を設けたレ
ジスト膜マスク６を被覆形成する。
第３図（Ｃ）参照；次いで、バリヤメタル膜４をメツキ
電極に利用して開口部５に金（Ａｕ）バンプ７を電解メ
ツキ法で鍍金する。この時、レジスト膜マスク６で被覆
した部分は鍍金されない。
電極に利用して開口部５に金（Ａｕ）バンプ７を電解メ
ツキ法で鍍金する。この時、レジスト膜マスク６で被覆
した部分は鍍金されない。
第３図（ｄ）参照；次いで、レジスト膜マスク６をアッ
シング法で灰化して除去する。また、有機溶剤で溶解除
去してもよい。
シング法で灰化して除去する。また、有機溶剤で溶解除
去してもよい。
第３図（ｅ）参照；次いで、レジスト膜マスクを除去し
たために露出したバリヤメタル膜４をエツチング除去す
る。このエツチングには、例えば、Ｐｄ膜を王水液でエ
ツチングし、Ｔｉ膜は弗硝酸系のエツチング液でエツチ
ングする、所謂、ウェットエツチング法を用いる。
たために露出したバリヤメタル膜４をエツチング除去す
る。このエツチングには、例えば、Ｐｄ膜を王水液でエ
ツチングし、Ｔｉ膜は弗硝酸系のエツチング液でエツチ
ングする、所謂、ウェットエツチング法を用いる。
このようにして、アルミニウムパッド３の上にバリヤメ
タル１１Ｗ４を介した金バンプ７が形成され、これが従
来の金属バンプ電極の形成法の概要である。
タル１１Ｗ４を介した金バンプ７が形成され、これが従
来の金属バンプ電極の形成法の概要である。
ところで、上記のような金属バンプ電極の形成方法にお
いて、鍍金するための開口部５を設けたレジスト膜マス
ク６は膜厚数十μｍと部属いために十分な露光量を与え
て露光すれば、開口部５の周囲に裾を引くような薄いレ
ジスト膜が形成される（第３図（ロ）参照）、これは露
光がバリヤメタル膜４に当たって乱反射して周囲部分に
露光が及ぶためと考えられる。
いて、鍍金するための開口部５を設けたレジスト膜マス
ク６は膜厚数十μｍと部属いために十分な露光量を与え
て露光すれば、開口部５の周囲に裾を引くような薄いレ
ジスト膜が形成される（第３図（ロ）参照）、これは露
光がバリヤメタル膜４に当たって乱反射して周囲部分に
露光が及ぶためと考えられる。
そうすると、金バンプ７を電解メツキ法で鍍金した場合
、開口部５周囲の薄いレジスト膜は捲れ易くて、その捲
れた薄いレジスト膜の下にメツキ液が浸み込んで、ヒゲ
状の薄い金が鍍金される。
、開口部５周囲の薄いレジスト膜は捲れ易くて、その捲
れた薄いレジスト膜の下にメツキ液が浸み込んで、ヒゲ
状の薄い金が鍍金される。
従って、次にバリヤメタル膜の接続部分をエツチング除
去すると、この金ヒゲＷが宙に浮かんだ状態になる（第
３図（ｅ）参照）。この金ヒゲＷは第３図の断面図に垂
直な方向に連続した長いヒゲとなって、その状態を第４
図の問題点を示す斜視図に示している。このような長い
金ヒゲＷが第４図に示すように剥がれを起こすと電極を
ショートする等の問題が発生する。
去すると、この金ヒゲＷが宙に浮かんだ状態になる（第
３図（ｅ）参照）。この金ヒゲＷは第３図の断面図に垂
直な方向に連続した長いヒゲとなって、その状態を第４
図の問題点を示す斜視図に示している。このような長い
金ヒゲＷが第４図に示すように剥がれを起こすと電極を
ショートする等の問題が発生する。
本発明はこのような問題点を解消させて、金属ヒゲの生
じない品質の良いバンプ電極を形成することを目的とし
たバンプ電極の形成方法を提案するものである。
じない品質の良いバンプ電極を形成することを目的とし
たバンプ電極の形成方法を提案するものである。
［課題を解決するための手段］
その課題は、鍍金するための開口部を除く全面を被覆す
るレジスト膜マスクを、複数回に分けて塗布、乾燥およ
び露光を繰り返し、次いで現像して開口した後、該開口
部に金属バンプを鍍金するようにした工程が含まれる製
造方法によって解決される。
るレジスト膜マスクを、複数回に分けて塗布、乾燥およ
び露光を繰り返し、次いで現像して開口した後、該開口
部に金属バンプを鍍金するようにした工程が含まれる製
造方法によって解決される。
［作用１
即ち、本発明は、厚いレジスト膜マスクを、複数回に分
けて塗布。乾燥および露光を繰り返す。
けて塗布。乾燥および露光を繰り返す。
そして、露光条件を最適に選び、光の照射量を低下させ
て露光を繰り返した後に現像する。
て露光を繰り返した後に現像する。
そうすれば、開口部５周囲の薄いレジスＩ−膜が形成さ
れ難くなり、従って、金ヒゲＷが生し難くなって安定し
たバンプ電極が形成され、半導体デバイスを高品質化す
ることができる。
れ難くなり、従って、金ヒゲＷが生し難くなって安定し
たバンプ電極が形成され、半導体デバイスを高品質化す
ることができる。
［実施例］
以下、図面を参照し７て実施例によって詳細に説明する
。
。
第１図（ａ）〜（ｆ）は本発明にかかる形成方法の工程
順断面図を示しており、順を追って説明する。
順断面図を示しており、順を追って説明する。
第１図（ａ）参照−本図は半導体基板１上に絶縁膜２を
被覆し、アルミニウム（Ａｌ）バッド３（厚み１μｍ程
度）の部分を開口して、そのバッド３に接続するバリヤ
メタル膜４が表面に被着している断面である。バリヤメ
タル膜４は膜厚５０００人のＴｉ（チタン）と膜厚３０
００人のＰｄ （パラジウム）を積層した複合膜からな
る膜で、この工程までの形成方法は従来法と同じく周知
の方法である。
被覆し、アルミニウム（Ａｌ）バッド３（厚み１μｍ程
度）の部分を開口して、そのバッド３に接続するバリヤ
メタル膜４が表面に被着している断面である。バリヤメ
タル膜４は膜厚５０００人のＴｉ（チタン）と膜厚３０
００人のＰｄ （パラジウム）を積層した複合膜からな
る膜で、この工程までの形成方法は従来法と同じく周知
の方法である。
第１図ら）参照；次いで、そのよ・うな構成の上に、従
来の厚さの半分の厚さのネガ型レジストを塗布して乾燥
し、次いで、そのレジスト膜Ｒ８を露光する。この照射
量は従来法の照射量より少なくて、このネガ型レジスト
には最適の照射量とする。そうすると、下地のバリヤメ
タル膜からの露光の反射を減少させることができる。
来の厚さの半分の厚さのネガ型レジストを塗布して乾燥
し、次いで、そのレジスト膜Ｒ８を露光する。この照射
量は従来法の照射量より少なくて、このネガ型レジスト
には最適の照射量とする。そうすると、下地のバリヤメ
タル膜からの露光の反射を減少させることができる。
第１図（Ｃ）参照−更に、その上に、上記と同様に従来
の半分の厚さのネガ型レジストを塗布して乾燥し、次い
で、そのレジストＤＩＪＲ，を上記と同様に照射量を少
なくして露光した後、現像して、鍍金するための開口部
１５を形成したレジスト膜マスク１６を被覆形成する。
の半分の厚さのネガ型レジストを塗布して乾燥し、次い
で、そのレジストＤＩＪＲ，を上記と同様に照射量を少
なくして露光した後、現像して、鍍金するための開口部
１５を形成したレジスト膜マスク１６を被覆形成する。
第１図（ｄ）参照；次いで、レジスト膜マスク１６を保
護膜にし、バリヤメタル膜４をメツキ電極として開口部
５に金（Ａｕ）バンプ１７を電解メツキ法で鍍金する。
護膜にし、バリヤメタル膜４をメツキ電極として開口部
５に金（Ａｕ）バンプ１７を電解メツキ法で鍍金する。
第１図（ｅ）参照；次いで、レジスト膜マスク１６をア
ッシング法で灰化して除去する。
ッシング法で灰化して除去する。
第１図げ）参照；次いで、レジスト膜マスクを除去した
ために露出したバリヤメタル膜４をエツチング除去する
。
ために露出したバリヤメタル膜４をエツチング除去する
。
そうすると、例えば、直径１００〜２００ ｕｍφ。
高さ３０〜５０μｍ程度の金バンプ１７が形成され、従
来のようなレジスト膜マスクの開口部周囲の薄いレジス
ト膜は形成され難くなって、そのため、メツキ液の浸み
込みによる金ヒゲは発生せず、ショートの心配の少ない
バンプ電極が形成される。
来のようなレジスト膜マスクの開口部周囲の薄いレジス
ト膜は形成され難くなって、そのため、メツキ液の浸み
込みによる金ヒゲは発生せず、ショートの心配の少ない
バンプ電極が形成される。
次に、第２図は本発明にかかる他の形成方法の工程断面
図を示している。記号は第１図と同一部位に同一記号が
付けであるが、他の記号２６はレジスト膜マスク、Ｒ３
，Ｒ，はレジスト膜である。
図を示している。記号は第１図と同一部位に同一記号が
付けであるが、他の記号２６はレジスト膜マスク、Ｒ３
，Ｒ，はレジスト膜である。
本例は２回に分けて塗布、乾燥および露光を繰り返えす
際、露光のためのマスクパターンを換えて、レジスト膜
Ｒ１の開口部寸法よりもレジスト膜Ｒ３の開口部寸法を
太き（する。そうすれば、金バンプ１７は円筒形よりも
むしろマッシュル・−ム形に形成されるが、レジスト膜
マスクの開口部周囲を重複して露光しなくなるために重
複露光による露光ずれがなくなって、−層精度良く形成
でき、金ヒゲの発生を一層少なくできる効果がある。
際、露光のためのマスクパターンを換えて、レジスト膜
Ｒ１の開口部寸法よりもレジスト膜Ｒ３の開口部寸法を
太き（する。そうすれば、金バンプ１７は円筒形よりも
むしろマッシュル・−ム形に形成されるが、レジスト膜
マスクの開口部周囲を重複して露光しなくなるために重
複露光による露光ずれがなくなって、−層精度良く形成
でき、金ヒゲの発生を一層少なくできる効果がある。
上記例はネガ型レジストによる実施例であるが、ポジ型
レジストを用いた場合にも厚いレジスト膜を１回のみの
塗布・露光によると開口部周囲に薄いレジスト膜ができ
易くなり、ポジ型レジスト・の場合にも本発明を適用し
て同様の効果の得られるものである。
レジストを用いた場合にも厚いレジスト膜を１回のみの
塗布・露光によると開口部周囲に薄いレジスト膜ができ
易くなり、ポジ型レジスト・の場合にも本発明を適用し
て同様の効果の得られるものである。
また、金バンプ以外の半田バンプなどの形成方法にも適
用できることは勿論である。
用できることは勿論である。
［発明の効果〕
以上の説明から明らかなように、本発明によればバンプ
を形成するレジスト膜マスクに薄いレジスト膜が形成さ
れ難くなり、メツキ液の浸み込みが減少して、安定した
バンプ電極が形成され、半導体デバイスの高品質化・信
軽性向上に大きく寄与するものである。
を形成するレジスト膜マスクに薄いレジスト膜が形成さ
れ難くなり、メツキ液の浸み込みが減少して、安定した
バンプ電極が形成され、半導体デバイスの高品質化・信
軽性向上に大きく寄与するものである。
第１図（ａ）〜げ）は本発明にかかる形成方法の工程順
断面図、 第２図は本発明にかかる他の形成方法の工程断面図、 第３図（ａ）〜（ｅ）は従来の形成方法の工程順断面図
、第４図は従来の問題点を示す斜視図である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はアルミニウムバッド、 ４はバリヤメタル膜、 ５．１５は開口部、 ６、１６．２６はレジスト膜マスク、 ７．１７は金バンプ、 Ｒ＋ 、Ｒｚ 、Ｒ３はレジスト膜 図（イリ１）
断面図、 第２図は本発明にかかる他の形成方法の工程断面図、 第３図（ａ）〜（ｅ）は従来の形成方法の工程順断面図
、第４図は従来の問題点を示す斜視図である。 図において、 １は半導体基板、 ２は絶縁膜、 ３はアルミニウムバッド、 ４はバリヤメタル膜、 ５．１５は開口部、 ６、１６．２６はレジスト膜マスク、 ７．１７は金バンプ、 Ｒ＋ 、Ｒｚ 、Ｒ３はレジスト膜 図（イリ１）
Claims (1)
- 【特許請求の範囲】 金属パッド上にバリヤメタル膜を介して金属バンプを
鍍金して形成するバンプ電極の形成方法において、 鍍金するための開口部を除く全面を被覆するレジスト膜
マスクを、複数回に分けて塗布、乾燥および露光を繰り
返し、次いで現像して開口した後、該開口部に金属バン
プを鍍金するようにした工程が含まれてなることを特徴
とするバンプ電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138995A JPH0432235A (ja) | 1990-05-28 | 1990-05-28 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2138995A JPH0432235A (ja) | 1990-05-28 | 1990-05-28 | バンプ電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0432235A true JPH0432235A (ja) | 1992-02-04 |
Family
ID=15235024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2138995A Pending JPH0432235A (ja) | 1990-05-28 | 1990-05-28 | バンプ電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0432235A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252151A (ja) * | 1993-02-08 | 1994-09-09 | Samsung Electron Co Ltd | 半導体チップバンプの製造方法 |
-
1990
- 1990-05-28 JP JP2138995A patent/JPH0432235A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252151A (ja) * | 1993-02-08 | 1994-09-09 | Samsung Electron Co Ltd | 半導体チップバンプの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI235439B (en) | Wiring structure on semiconductor substrate and method of fabricating the same | |
| JPH06252151A (ja) | 半導体チップバンプの製造方法 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| JPH0432235A (ja) | バンプ電極の形成方法 | |
| JP3116573B2 (ja) | 半導体装置用バンプ電極及びその形成方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2001332577A (ja) | 半導体装置の製造方法 | |
| JPH0312933A (ja) | 半導体装置の製造方法 | |
| KR100278990B1 (ko) | 반도체장치의제조방법 | |
| JPS621249A (ja) | 半導体装置 | |
| JPH0395931A (ja) | 半導体装置及びその製造方法 | |
| JPH0319344A (ja) | 半導体装置の製造方法 | |
| KR20050036464A (ko) | 웨이퍼 상에 범프를 형성하는 방법 및, 그에 의한 범프를구비한 반도체 팩키지 | |
| JPH02220440A (ja) | 半導体装置の製造方法 | |
| GB2244176A (en) | Method and apparatus for forming a conductive pattern on an integrated circuit | |
| JPH0257702B2 (ja) | ||
| JP2005044971A (ja) | 半導体装置及びその製造方法 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH0715909B2 (ja) | 半導体装置の製造方法 | |
| JPH03132036A (ja) | 半導体装置の製造方法 | |
| JPH03116847A (ja) | フィルム基板の製造方法 | |
| JPH04216631A (ja) | 半導体装置及びその製造方法 |