JP3201022B2 - リードフレーム - Google Patents

リードフレーム

Info

Publication number
JP3201022B2
JP3201022B2 JP32312792A JP32312792A JP3201022B2 JP 3201022 B2 JP3201022 B2 JP 3201022B2 JP 32312792 A JP32312792 A JP 32312792A JP 32312792 A JP32312792 A JP 32312792A JP 3201022 B2 JP3201022 B2 JP 3201022B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
leads
insulator
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32312792A
Other languages
English (en)
Other versions
JPH06177304A (ja
Inventor
達広 岡野
聡 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP32312792A priority Critical patent/JP3201022B2/ja
Publication of JPH06177304A publication Critical patent/JPH06177304A/ja
Application granted granted Critical
Publication of JP3201022B2 publication Critical patent/JP3201022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレームのリード
側面に絶縁体を設けることにより、高精細で多ピン化、
狭ピッチ化されたリードフレームの信頼性を向上させる
と共に、リード側面の絶縁体によりリード先端部を接続
することによって、多ピン化されたリードの位置精度を
向上させ、集積回路の実装を容易にするリードフレーム
を提供するものである。
【0002】
【従来の技術】一般に、リードフレームのリード間に
は、絶縁体を形成することはなく、集積回路実装後にパ
ッケージングする際に、モールド樹脂によってリード間
の絶縁を保っていた。また、リード先端の位置精度を確
保するためにリードは絶縁性のテープによって固定され
ている。
【0003】しかしながら昨今IC、LSI等の集積回
路が急速に多機能化、高密度化する中で、従来の半導体
装置では必要とするリードフレームのピン数が急速に増
加し、さらに高精細化しリードピッチが狭まってくるこ
とに伴い、リード間の信頼性は低下し、また、テープに
よるリードの固定ではリード先端部の位置精度を保てな
くなりつつある。なお、特開昭60−165747号公
報でリードフレームの側面部に陽極酸化についての記載
があるが、何れも表面にめっきを施すためであり、その
めっきブリッジを防止するための発明である。このた
め、めっき後この陽極酸化膜は剥離される。また、特開
平2−69966号公報でリードフレームの側面部に感
光性樹脂を用いて形成する記載があるが、何れも表面に
めっきを施すためであり、そのめっきブリッジを防止す
るための発明であり、側面のみに完全な絶縁物質を形成
することは困難である。
【0004】
【発明が解決しようとする課題】本発明は、上記のよう
な問題を解決するために成されたもので、その目的は多
ピン化、狭ピッチ化、そして高精細化されたリードフレ
ームのリード間の信頼性を向上すると共に、リードの位
置精度を高め、集積回路の実装を容易にするリードフレ
ームを提供するものである。
【0005】
【課題を解決するための手段】前記課題を解決するため
に本発明が提供する手段は、すなわち、リードフレーム
の側面に絶縁体を設けることにより、多ピン化、狭ピッ
チ化されたリードフレームのリード間の絶縁性を高め、
リード間の信頼性を向上すると共に、リード側面に形成
された絶縁体によってリード間を接続することにより、
リードのバタツキを防止し、リードの位置精度を向上す
るものである。
【0006】具体的に請求項1では、リードフレームの
リード先端部を含む側面に陽極酸化膜あるいは電着樹脂
を用いた絶縁体を残存させたことを特徴としたリードフ
レームを提供するものである。請求項2では、リード側
面の絶縁体により先端部のリード間が接続されているこ
とを特徴とする請求項1記載のリードフレームを提供す
るものである。
【0007】リード側面の絶縁体は、陽極酸化膜あるい
は、電着樹脂を用いて行うので、容易に形成することが
できる。
【0008】リード側面の絶縁体の形成方法としては、
エッチングによるリードフレームの製造直後に、エッチ
ングレジストを残したまま陽極酸化あるいは電着を行う
ことによりリード側面にのみ絶縁体を形成することがで
き、またエッチングレジストを剥離することにより通常
のリードフレームと同様に使用することができる。
【0009】リード側面の絶縁体に電着樹脂を用いて、
リード先端部を電着樹脂によって接続することにより、
多ピン化、狭ピッチ化されたリードフレームのリード先
端部の位置精度を向上することができる。
【0010】また、リード間を絶縁体で接続した後にリ
ード先端部をカットすることにより、なおいっそうのリ
ード先端部の位置精度の向上が図れる。
【0011】リードの位置精度を向上することにより、
集積回路の実装時におけるワイヤーボンディング等の接
続不良やリードのバタツキによる短絡不良等を防止する
ことができる。
【0012】
【作用】本発明のリードフレームを用いることにより、
リード間の絶縁性が向上するため、リード間の信頼性が
向上し、多ピン化、狭ピッチ化されたリードフレームに
対してもリード間の信頼性を保つことができる。
【0013】またリード間を絶縁体により接続すること
により、リードの位置精度を向上することができるた
め、集積回路実装時の接続不良ならびにリードのバタツ
キによる短絡不良等を防止することができる。
【0014】絶縁体をリード側面部にのみ形成するた
め、通常のリードフレームと同様に扱うことができる。
【0015】
【実施例】以下、図面を参照して本発明をさらに詳細に
説明する。図1は本発明に係わるリードフレームの一実
施例を平面で示す説明図である。また、図2および図3
はリードフレームの断面形状を示す断面図である。図4
から図8は、本実施例に関する製造工程を示す断面図で
ある。
【0016】はじめに従来通りエッチングレジスト3の
コーティングおよびパターニングを行い、エッチングに
よってリードフレーム2の形成を行う(図4〜図6)。
次にエッチングレジスト3を残したまま、絶縁体1であ
る電着樹脂を電着することによりリード側面にのみ絶縁
体1を形成することができる(図7)。また、エッチン
グレジスト3を剥離(図8)することにより図1、図
2、図3のようなリード側面に絶縁体1を形成したリー
ドフレーム2を得ることができる。絶縁体1をリード側
面に形成することにより、リード間の信頼性を向上する
ことができ、リード先端部を絶縁体1で接続しているた
め、リードの位置精度を向上させ、集積回路実装時の接
続性を向上することができた。
【0017】次に、本発明の他の実施例について説明す
る。上記の実施例と同様にエッチングによってリードフ
レームの形成を行った後、エッチングレジストを残した
まま陽極酸化処理を施すことにより、リード側面を絶縁
することができ、リード間の信頼性を向上することがで
きた。
【0018】また、本発明は前記各実施例に限定される
ものではない。
【0019】以上から、本発明からは次のような種々の
効果が得られるものである。
【0020】(a)リード側面を絶縁することにより、
リード間の信頼性を高め、多ピン化、狭ピッチ化された
リードフレームに対する信頼性を確保することができ
る。
【0021】(b)リード先端を絶縁体で接続すること
により、リードの位置精度を向上させ、リードのバタツ
キによるリード短絡不良をなくすことができる。
【0022】(c)リードの位置精度が向上するため
に、集積回路実装時の集積回路との接続性を向上するこ
とができる。
【0023】(d)リード側面にのみ絶縁体を形成する
ため、通常のリードフレームと同様に扱うことができ
る。
【0024】以上により、多ピン化、高精細化されたリ
ードフレームの信頼性を確保でき、半導体装置製造の市
場動向に伴う要求に十分対応することができる。
【0025】
【発明の効果】以上詳細に説明したように本発明によれ
ば、リードフレームのリード側面を絶縁することにより
リードフレームの信頼性を確保し、さらに絶縁体による
リード間の接続を行うことによりリードの位置精度を向
上し、集積回路実装時のワイヤーボンディング性を向上
させることができる。またリードの変形によるリードの
短絡不良をなくすことができる。このように本発明は、
多ピン化、狭ピッチ化されたリードフレームの信頼性を
確保したリードフレームを提供するものである。
【0026】
【図面の簡単な説明】
【図1】本発明の一実施例に係わるリードフレームの平
面図である。
【図2】図1のリードフレームの断面図である。
【図3】別な実施例のリードフレームの断面図である。
【図4】図1のリードフレームの製造工程におけるエッ
チングレジストパターン化前を示す断面図である。
【図5】図1のリードフレームの製造工程におけるエッ
チングレジストパターン化後を示す断面図である。
【図6】図1のリードフレームの製造工程におけるリー
ドフレームエッチング後を示す断面図である。
【図7】図1のリードフレームの製造工程における樹脂
電着後を示す断面図である。
【図8】図1のリードフレームの製造工程における完成
状態を示す断面図である。
【符号の説明】
1・・・絶縁体 2・・・リードフレーム 3・・・エッチングレジスト

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】リードフレームのリード先端部を含む側面
    に陽極酸化膜あるいは電着樹脂を用いた絶縁体を残存さ
    せたことを特徴としたリードフレーム。
  2. 【請求項2】リード側面の絶縁体により先端部のリード
    間が接続されていることを特徴とする請求項1記載のリ
    ードフレーム。
JP32312792A 1992-12-02 1992-12-02 リードフレーム Expired - Fee Related JP3201022B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32312792A JP3201022B2 (ja) 1992-12-02 1992-12-02 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32312792A JP3201022B2 (ja) 1992-12-02 1992-12-02 リードフレーム

Publications (2)

Publication Number Publication Date
JPH06177304A JPH06177304A (ja) 1994-06-24
JP3201022B2 true JP3201022B2 (ja) 2001-08-20

Family

ID=18151393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32312792A Expired - Fee Related JP3201022B2 (ja) 1992-12-02 1992-12-02 リードフレーム

Country Status (1)

Country Link
JP (1) JP3201022B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100601891B1 (ko) * 2005-08-04 2006-07-19 삼성전자주식회사 Led 패키지 및 그 제조방법
IT201900009585A1 (it) * 2019-06-20 2020-12-20 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
WO2022224340A1 (ja) * 2021-04-20 2022-10-27 三菱電機株式会社 電力用半導体装置

Also Published As

Publication number Publication date
JPH06177304A (ja) 1994-06-24

Similar Documents

Publication Publication Date Title
US7563645B2 (en) Electronic package having a folded package substrate
EP1020903B1 (en) A semiconductor device using a lead frame and its manufacturing method
US5306874A (en) Electrical interconnect and method of its manufacture
JPH08222682A (ja) リードフレームおよびその製造方法
KR960006970B1 (ko) 필름 캐리어 및 그 제조방법
JP3201022B2 (ja) リードフレーム
JP2005252227A (ja) フィルム基板およびその製造方法と画像表示用基板
JP2861841B2 (ja) リードフレームの製造方法
US6274822B1 (en) Manufacture of semiconductor connection components with frangible lead sections
JP2717198B2 (ja) プリント配線板におけるバンプの形成方法
JP2002050715A (ja) 半導体パッケージの製造方法
JP3195060B2 (ja) Tabテープの製造方法
JPH05283412A (ja) 半導体装置,およびその製造方法
JPH11186344A (ja) デバイスホール内ダミーパターンの改善
JP3925280B2 (ja) 半導体装置の製造方法
JPS61284991A (ja) アルミニウム/銅複合箔張基板の回路形成法
JPH10340923A (ja) 半導体装置の接続方法
JPH04291737A (ja) Tabフィルムキャリアテープ
JPH10178141A (ja) 複合リードフレーム及びその製造方法
JPH0795556B2 (ja) テープキャリアの製造方法
JPH0445986B2 (ja)
JPH02273961A (ja) リードフレームおよびそれを用いた混成集積回路
JPH04273467A (ja) 半導体装置の製造方法及びリードフレーム
JPH08335661A (ja) 樹脂封止型半導体装置
JPH08340072A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees