JPH04273467A - 半導体装置の製造方法及びリードフレーム - Google Patents

半導体装置の製造方法及びリードフレーム

Info

Publication number
JPH04273467A
JPH04273467A JP3058007A JP5800791A JPH04273467A JP H04273467 A JPH04273467 A JP H04273467A JP 3058007 A JP3058007 A JP 3058007A JP 5800791 A JP5800791 A JP 5800791A JP H04273467 A JPH04273467 A JP H04273467A
Authority
JP
Japan
Prior art keywords
outer lead
width
lead
outer leads
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3058007A
Other languages
English (en)
Inventor
Yuichi Asano
祐一 浅野
Kenji Kobayashi
賢司 小林
Fumihito Takahashi
高橋 文仁
Hitoshi Kobayashi
均 小林
Shigenori Okuyama
奥山 重徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Miyagi Electronics Ltd
Original Assignee
Fujitsu Miyagi Electronics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Miyagi Electronics Ltd filed Critical Fujitsu Miyagi Electronics Ltd
Priority to JP3058007A priority Critical patent/JPH04273467A/ja
Publication of JPH04273467A publication Critical patent/JPH04273467A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,ファインピッチプラス
チックICの組立の改善に関する。近年のフラットIC
においては小型化, 薄型化が進み, この傾向に伴っ
てプラスチックICのアウターリードのファインピッチ
化が進んできている。このためにICの組み立て及びプ
リント板への実装における信頼性が極めて重要になって
きている。
【0002】
【従来の技術】図4 は, 従来のICパッケージボデ
ィとアウターリードを示す図である。図中,図4(a)
はICパッケージボディ21とアウターリード22の部
分の斜視図を示す。図4(b)はICパッケージボディ
21とアウターリード22の部分の平面図で,A はア
ウターリード22の幅を表し, D はアウターリード
22の間隔( 距離) を表す。図4(c)は図4(b
)に対応する立面図である。
【0003】従来, プラスチックICに用いるリード
フレームでは, アウターリード部の幅 Aは最初から
正規の幅, 例えば0.30 mmに形成されており,
 アウターリード22の間隔D は例えば0.35 m
m であった。そしてアウターリード22の表面は, 
樹脂封止工程後の工程において外装メッキされていた。
【0004】
【発明が解決しようとする課題】しかし, 近年ファイ
ンピッチ化が進むに伴ってアウターリード間距離D が
例えば, 0.20 mm と小さくなってくるので,
 図4(b), 図4(c)に示されるような外装メッ
キの際に生じるメッキブリッヂ23のため, アウター
リード間ショートが発生し易くなってきている。  又
,アウターリードリード間距離D が小さくなると, 
プリント板への実装の際にも半田が盛り上がって隣合う
アウターリード22が接触するということが起こり易く
アウターリード間ショートが発生し易くなってきている
。従って, このような組立及び実装不良による良品率
低下の対策が強く望まれていた。
【0005】そこで本発明は, 上記アウターリード間
ショートが発生することなくファインピッチプラスチッ
クICの組立を容易にし, 且つプリント板への実装性
を改善することを目的としている。
【0006】
【課題を解決するための手段】上記問題は, アウター
リードの幅が最初から正規の幅よりも大きく設計されて
おり, 外装メッキ処理以後に, 該アウターリードの
幅が正規の幅になるようにアウターリードの両側部を切
断する工程を有する方法によって解決される。
【0007】図1 は本発明の原理説明図である。図1
(a)は, 規定幅より大きい幅を有する最初のアウタ
ーリード2’を示す図である。  図1(b)は, 図
1(a)に対応する立面図である。図1(c)はアウタ
ーリード2’の表面が外装メッキ層4 によって被覆さ
れたアウターリード2’’の断面を示す図である。
【0008】図1(d)はアウターリード2’の両側面
部が切断されて,幅が規定の幅に成形されたアウターリ
ード2 を示す図である。  図1(e)は, 図1(
d)に対応する立面図である。図1(f)はアウターリ
ード2 の断面を示す図で, アウターリード2 の表
面の上面と下面のみが外装メッキ層4 によって被覆さ
れている。
【0009】
【作用】従来, 4 図に示されるようにアウターリー
ド22の全表面が半田により外装メッキされるので, 
隣合うアウターリード22の側面においてメッキブリッ
ジ23が生じたり, 実装時に半田が盛り上がって隣合
うアウターリード22が接触するということが多かった
。  若し, アウターリード22の側面に半田メッキ
がなければ上記のようなアウターリード間ショートが発
生し難くなる。
【0010】アウターリードの側面の半田メッキを除去
するために, アウターリードの側面部分を一定量機械
的に切断すればよい。アウターリードの幅A は規定さ
れているから, 最初のアウターリード2’の幅は図1
(a)のように切り代A’に見合うだけ大きく設計され
ている。  アウターリード2’の両側面がA’だけ切
断されて, 図1(d)に示されるように幅A の  
アウターリード2 が成形される。
【0011】
【実施例】本発明の実施例について以下に図を参照しな
がら説明する。図2 は本実施例のリードフレームの要
部を表す図である。図2(a)はその平面図で, 図2
(b)は図2(a)に対応する立面図を示す。図中, 
アウターリードの表面は未だ半田メッキされていない状
態を示している。 アウターリードの幅は正規の幅Aよりも, 後で切断さ
れる切り代A’だけ大きく設計されている。
【0012】図3 は図2 に示されるリードフレーム
を用いて, ICを組み立てる場合の工程の手順を説明
する図である。図3(a)は図2 に示されるものと同
様のリードフレームを表している。図3(b)は図3(
a)に示されるアウターリード2’の全表面に半田めっ
き層4 が形成される工程を示している。この半田メッ
キ層の厚さ(x)は通常約10μm である。図3(c
)は図3(b)のアウターリード2’’の両側面を切断
してアウターリードの幅が正規の幅Aを有するアウター
リード2 に成形する工程を示している。両側面の切断
は金型による切断で行なわれ, この切断によりメッキ
層4 を含んでアウターリード2’’両側面部が除去さ
れる。
【0013】この後, 通常の方法によってプリント板
へ実装される。
【0014】
【発明の効果】本発明によって, 外装メッキ工程にお
いてメッキブリッヂが発生してもその後のアウターリー
ド切断工程においてメッキブリッヂは自動的に切断され
るからアウターリード間ショートが防止される。又,ア
ウターリードの側面にはメッキ層が無いため, プリン
ト板へ実装される時点でのピン間ショートが防止される
【0015】従って, 本発明はプラスチックIC組み
立て及び実装の信頼性向上に寄与するところ大きい。
【図面の簡単な説明】
【図1】  本発明の原理説明図である。
【図2】  本実施例のリードフレームの要部を表す図
である。
【図3】  図2 に示されるリードフレームを用いて
, ICを組み立てる場合の工程の手順を説明する図で
ある。
【図4】  従来のICパッケージボディとアウターリ
ードを示す図である。
【符号の説明】
1, 21  IC パッケージボディ2, 22  
 正規の幅をもつアウターリード2’      正規
の幅よりも大きい幅をもつアウターリード2’’   
  2’のアウターリードに外装メッキが施されたアウ
ターリード 4   外装メッキ層 23  メッキブリッヂ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  ICパッケージ用リードフレームにお
    いて, アウターリードの幅が実装時の該幅よりも大き
    いアウターリードを有することを特徴とするリードフレ
    ーム。
  2. 【請求項2】  請求項1記載のビームフレームのアウ
    ターリードの表面にメッキ層を形成する工程と,隣合う
    該アウターリードの向かい合う表面部分の該メッキ層を
    少なくとも除去する工程とを有することを特徴とする半
    導体装置の製造方法。
JP3058007A 1991-02-28 1991-02-28 半導体装置の製造方法及びリードフレーム Pending JPH04273467A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3058007A JPH04273467A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3058007A JPH04273467A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法及びリードフレーム

Publications (1)

Publication Number Publication Date
JPH04273467A true JPH04273467A (ja) 1992-09-29

Family

ID=13071919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3058007A Pending JPH04273467A (ja) 1991-02-28 1991-02-28 半導体装置の製造方法及びリードフレーム

Country Status (1)

Country Link
JP (1) JPH04273467A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123337A (ja) * 2005-10-25 2007-05-17 Tamagawa Seiki Co Ltd Icの端子構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123337A (ja) * 2005-10-25 2007-05-17 Tamagawa Seiki Co Ltd Icの端子構造

Similar Documents

Publication Publication Date Title
KR970007468B1 (ko) 반도체 리이드 프레임
JP3391282B2 (ja) 電子部品の製造方法
JPH04273467A (ja) 半導体装置の製造方法及びリードフレーム
JP2586352B2 (ja) 半導体装置用リード切断装置
KR930002816B1 (ko) 리드프레임의 가공방법
JP3201022B2 (ja) リードフレーム
US11917756B2 (en) Printed wiring board and method for manufacturing printed wiring board
JPH09275106A (ja) バンプの構造と形成方法
JPH04326755A (ja) 樹脂封止型半導体装置およびその製造方法
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JP3418769B2 (ja) リードフレームの製造方法及びリードフレーム
JP3134614B2 (ja) リードフレームの製造方法
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR0145766B1 (ko) 반도체 패키지 및 그 제조방법
JPH0832348B2 (ja) 半導体装置のリードカツト方法
JPS622560A (ja) 樹脂封止型半導体装置
JP2543251B2 (ja) ソルダクリ―ム印刷版
JPH06291244A (ja) リードフレームおよび半導体装置
JP2946775B2 (ja) 樹脂封止金型
JPH07176673A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JPH03120854A (ja) 樹脂封止型半導体装置
JPH06132466A (ja) 半導体装置用リードフレーム
JPH05190736A (ja) 電子部品搭載用基板の製造方法